【課題】バースト読み出し時にデータの読み出しにおけるデータ線のアクセスを好適に制御する方法を提供すること。
【解決手段】複数のメモリセルを連続的にバーストアクセスする場合、メモリセルの読み出し動作の際に、制御回路の制御に基づき充電回路によりビット線の活性／非活性を切り替える第一ステップと、制御回路の制御に基づきワード線の活性／非活性を切り替える第二ステップとを有することにより、バースト読み出しの際、ビット線の活性／非活性を切り替える制御と、ワード線の活性／非活性を切り替える制御とを、個別に行うことができ、各々の制御を好適に行うことができる。 （もっと読む）

【課題】スケーリングされたフラッシュメモリ装置で低いビット線コンタクト抵抗を容易にする、改良されたフラッシュメモリ装置の製造技術が必要とされている。
【解決手段】 半導体装置ウェハ上でエッチマスクの一連の開口部をパターニングする際に使用するためにリソグラフィマスク上に光学的特徴を作るための方法（２１０）が提供され、この方法は、第１の方向に沿ってリソグラフィマスク上で互いから間隔をあけられた一連の光学的特徴を作るステップ（３００，３１０）を含み、個々の光学的特徴は、エッチマスクにパターニングされる開口部に対する所望の第１の寸法より小さい第１の方向に沿った第１のマスク特徴寸法を有する。 （もっと読む）

【課題】パーティションコンポーネントはメモリデバイスと一体化され、以前に形成されたセルに関連づけられた、または以前に形成されたセルの上部への付加的メモリ層の積層とそのプログラミングとを容易にする。
【解決手段】本発明はメモリセルとして利用できる選択的導電性有機半導体（例えば、ポリマー）デバイスを提供する。導電性ポリマー（２２）を含むポリマー溶液は導電性電極（２６）に関してセルフアセンブルする。最短の導電性経路を実現できるように、処理はセルフアセンブルを行うことができる。方法において、導電面（２６）に導電性ポリマー（２３）の濃縮液を堆積し、熱と、任意に真空を与えて、導電性ポリマー（２２）を有機半導体にセルフアセンブルさせる。有機半導体は、２つもしくはそれ以上の電極を有する構造を形成し、一方で各電極間のパッシブデバイスに沿って有機半導体を利用して、シングル及びマルチセルメモリデバイス内に用いられてよい。 （もっと読む）

【課題】不揮発性メモリ装置において、ＪＥＤＥＣのＳＤＲＡＭの規格に準拠しつつ、アドレス指定を従来よりも低消費電力で行う方法を提供する。
【解決手段】アクティブコマンドにより、ロウデコーダ１８が複数のワード線ＷＬからアクティブコマンドで指定されたワード線ＷＬの一部を選択するとともに、カラムデコーダ１５が複数のビット線ＬＢＬ、ＧＢＬからアクティブコマンドで指定されたビット線ＬＢＬ、ＧＢＬを選択することにより、センス予定のビット線を決定する。次に、リードコマンドにより、ロウデコーダ１８がアクティブコマンドに応じて選択されたワード線ＷＬから活性化する１本のワード線ＷＬを選択するとともに、既に選択されたビット線ＬＢＬ、ＧＢＬからセンスし、そのデータの内、リードコマンドで指定されたアドレスのデータを選択してリードデータを出力する。 （もっと読む）

【課題】電源投入時やリセット時に行われる不揮発性記憶装置の初期化動作において、初期化動作と外部アクセス動作とを好適に制御すると共に動作情報の読み出しを効率的に行うことにより、不揮発性記憶装置に対する読出しアクセス動作を、初期化動作の開始から短時間で可能とすること。
【解決手段】不揮発性記憶装置の各種の動作条件を設定する動作情報がメモリセルアレイに格納されているところ、動作情報は第１メモリ領域に格納されて内部アクセス制御により読み出され、第２メモリ領域は、内部アクセス制御に並行して外部からアクセス制御される。第１メモリ領域と第２メモリ領域とは互いに独立してアクセス制御が行われるので、第１メモリ領域に対して動作情報の読出しを行いながら、第２メモリ領域に対して通常の読出しアクセス動作を行うことができる。 （もっと読む）

【課題】第１電荷格納セル（３８、４０）及び第２電荷格納セル（３８、４０）を有するデュアルセルメモリデバイス（６）にプログラミングを行う方法である
【解決手段】。この方法の一局面によれば、この方法は、前記第１電荷格納セル及び前記第２電荷格納セルを過消去し、前記メモリデバイスの消去状態の電圧閾値を通常状態の電圧閾値よりも低下させる工程を備えることができる。この方法の他の局面によれば、この方法は、前記第１電荷格納セル及び前記第２電荷格納セルが同一のデータ状態になるようにプログラミングし、そして、プログラミングが行われた前記第２電荷格納セルが前記データ状態に対応する電荷を格納することを検証する工程を備えることができる。検証できない場合は、両方の電荷格納セルに再度パルスを印加する。 （もっと読む）

【課題】酸化処理や酸化剤への耐性を向上させ、かつビット線の低抵抗化を可能とする半導体装置及びその製造方法を提供する。
【解決手段】酸化処理により、第１ポリシリコン層１４の側壁及び露出した基板１０の底面に第３酸化膜１７を形成する。次いで、ビット線１６を、溝１５の底面に形成し、溝１５の側壁に第１窒化膜１９を形成する。次いで、ビット線１６上にのみ所望の厚さのタングステン層１８を形成する。次いで、溝１５を埋めるように第２窒化膜２０を形成する。これにより、タングステン層１８が第１窒化膜１９及び第２窒化膜２０で覆われることになり、この後に行われる熱処理や薬液処理からタングステン層１８を保護することができる。 （もっと読む）

【課題】ビット間の干渉に起因する読出の誤りを抑制することができる半導体記憶装置およびその読出方法を提供する。
【解決手段】第２のビット線ＢＬ０は第１のビット線ＢＬ１と間隔を空けつつ並んで延びている。電荷蓄積層は、ワード線ＷＬ０〜ＷＬｎと半導体基板２０との間に設けられ、平面視において第１のビット線ＢＬ１および第２のビット線ＢＬ０の間に配置されている。第１のアシストゲートＡＧ１は、半導体基板２０上に絶縁膜を介して設けられ、第１のビット線ＢＬ１とワード線ＷＬ０〜ＷＬｎとの各々と電気的に絶縁され、平面視において、ワード線ＷＬ０〜ＷＬｎの第１のビット線ＢＬ１および第２のビット線ＢＬ０の間に位置する部分と、第１のビット線ＢＬ１とを繋ぐ領域ＰＲを有する。 （もっと読む）

【課題】不揮発性メモリからのデータ読み出し速度の向上及び消費電力の低減
【解決手段】複数のワード線と、複数のワード線に交差して設けられた複数のビット線と、複数のワード線と複数のビット線のそれぞれの交差領域に設けられたメモリセルと、を含むメモリセルアレイと、メモリセルアレイからデータの読み出しを行う制御部と、を具備し、メモリセルアレイは、ワード線の方向に沿って複数のメモリブロックに分割され、制御部は、分割されたメモリブロック単位でデータの読み出しを行うことを特徴とする半導体装置。 （もっと読む）

【課題】定電流源を含むセンス回路の製造ばらつきの影響を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、対応の第１の定電流源ＩＳの出力端子に結合された導通電極を有し、閾値電圧が変更可能であり、閾値電圧に基づいてデータを記憶する複数のメモリセルＭＣと、第２の定電流源ＩＳＲの出力端子に結合された可変抵抗素子と、対応の第１の定電流源ＩＳの出力端子の電位と第２の定電流源ＩＳＲの出力端子の電位とを比較し、比較結果を示す信号を出力する複数のセンスアンプＳＡと、対応の第１の定電流源ＩＳの出力端子に結合された導通電極を有し、閾値電圧が変更可能な複数の第１の調整用メモリセルＭＣＴと、第２の定電流源ＩＳＲの出力端子に結合された導通電極を有し、閾値電圧が変更可能な第２の調整用メモリセルＭＣＴＲとを備える。 （もっと読む）