【課題】可変抵抗を有する半導体装置のタイマー機能の精度のばらつきを低減する。
【解決手段】本発明の半導体装置は、時間経過に伴って変化する抵抗値の変化率が第１の変化率である第１参照セル４４と、時間経過に伴って変化する抵抗値の変化率が第１の変化率とは異なる第２の変化率である第２参照セル４６と、評価時刻における基準時刻からの第１参照セル４４の抵抗値の変動量と評価時刻における基準時刻からの第２参照セル４６の抵抗値の変動量との差に関係する量に基づいて、基準時刻から評価時刻までの時間が所定時間を超えるか否かを判定する判定回路４８と、を具備する。 （もっと読む）

【課題】ベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧を調整してベリファイ対象のメモリセルからデータを読み出すことにより、メモリセルの書き換え状態の印加電圧依存性を検出することが可能な不揮発性記憶装置の制御方法、および不揮発性記憶装置を提供すること。
【解決手段】内部降圧電源回路が搭載される不揮発性記憶装置に関して、メモリセルに対して書き換え用のバイアスを印加し、書き換え用バイアスの印加の後、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整する。内部降圧電圧の降圧電圧値が調整された状態で、書き換えられたメモリセルの内容を読み出してベリファイする。 （もっと読む）

【課題】可変抵抗を用いたデータ記憶素子を、揮発性の記憶素子として用いる場合に、リフレッシュを行いデータの保持時間を延ばすことが可能な半導体装置及びその制御方法を提供すること。
【解決手段】本発明は、可変抵抗４３を低抵抗状態及び高抵抗状態のいずれかに変化させてデータを記憶する第１モードを有するデータ記憶素子４０と、第１モードでデータを記憶するデータ記憶素子４０が低抵抗状態及び高抵抗状態のいずれの状態にあるか判定し、第１モードでデータを記憶するデータ記憶素子４０を低抵抗状態にさせるための第１電圧条件及び第１モードでデータを記憶するデータ記憶素子４０を高抵抗状態にさせるための第２電圧条件のいずれかにより、第１モードでデータを記憶するデータ記憶素子４０にリフレッシュを行うリフレッシュ制御回路３２と、を有する半導体装置及びその制御方法である。 （もっと読む）

【課題】入出力帯域の低下を抑制すること。
【解決手段】本発明は、メモリセル１３０を有するメモリ装置１１０に、メモリセルに記憶または読み出すデータをデータ線を介して入出力する入出力部９４と、メモリ装置１１０に、データを入出力するためのコマンドを出力するコマンド出力部９６と、データを入出力するタイミングを一対の差動信号のクロスポイントで通知するストローブ信号をデータストローブ線を介してメモリ装置に入出力し、データを入出力する期間の間の期間において、コマンドに基づきまたは／およびコマンドが出力してからの期間に応じて、ストローブ信号のうち一方をハイ、他方をローに保持するストローブ信号制御部１０と、を具備するメモリ制御装置、メモリシステムおよびメモリ装置の制御方法である。 （もっと読む）

【課題】配線層からの配線材料のエレクトロマイグレーションを抑制することができ、且つ配線抵抗の増加を抑制すること。
【解決手段】本発明は、半導体基板１０上に形成された第１絶縁膜３０に溝部３２を形成する工程と、溝部３２に埋め込まれるように、第１絶縁膜３０上にＣｕ膜３８を形成する工程と、第１絶縁膜３０上に形成されたＣｕ膜３８を除去、平坦化し、溝部３２にＣｕからなるＣｕ配線４０を形成する工程と、Ｃｕ配線４０の表面に形成された酸化膜を除去するため、Ｃｕ配線４０の表面にプラズマ処理を行う工程と、プラズマ処理を行う工程の後、半導体基板１０を大気に曝すことなく、半導体基板１０にシラン系ガスを含むガス雰囲気中で熱処理を行う工程と、を有する半導体装置の製造方法及びその製造方法により製造される半導体装置である。 （もっと読む）

【課題】高耐圧素子の使用をできるだけ少なくして、動作が従来よりも高速で且つ小型化された不揮発性記憶装置を提供する。
【解決手段】少なくとも２値を取り得るデータを記憶可能なメモリセル１１を有するメモリセクタ１０と、メモリセル１１に記憶されたデータを読み出すためのロード電流供給部１２及びセンスアンプ１３と、ロード電流供給部１２とメモリセクタ１０との間に接続されて、メモリセル１１からデータが読み出されるときに導通状態になる第１、第２読出／書込切換スイッチＳＷ４、ＳＷ５と、を備える不揮発性記憶装置である。第１、第２読出／書込切換スイッチＳＷ４、ＳＷ５及びメモリセクタ１０を構成する素子は、ロード電流供給部１２及びセンスアンプ１３を構成する素子よりも高耐圧である。 （もっと読む）

【課題】除算を用いた認証処理において除数の秘匿性を高めた認証装置を提供する。
【解決手段】除算に用いられる除数Ｄを記憶可能な揮発性の第１除数記憶部１３と、外部から入力される入力数値Ｚを第１除数記憶部１３に記憶される除数Ｄで除算したときの剰余Ｒ１を生成する剰余生成部１０と、基準パスワードＲ２を記憶する基準パスワード記憶部１１と、剰余生成部１０で生成された剰余Ｒ１と基準パスワード記憶部１１に記憶された基準パスワードＲ２とを比較して、一致すると、認証したこと表す認証信号を出力するパスワード判定部１２と、を備える認証装置１である。除数Ｄは、剰余生成部１０により剰余Ｒ１が生成される前に第１除数記憶部１３に記憶され、パスワード判定部１２により認証信号が出力されると第１除数記憶部１３から消去される。 （もっと読む）

【課題】信頼性を損なうことなく、ダマシン法により配線層を形成することが可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明は、半導体基板１０上に設けられた、溝部２２を有する絶縁膜２１と、溝部２２の内面に沿って設けられたＣｕシード層２６と、Ｃｕシード層２６の表面に沿って設けられたＣｕシリサイド層２８と、溝部２２に埋め込まれるように、Ｃｕシリサイド層２８の表面上に設けられたＣｕ配線層３０と、を有する半導体装置である。 （もっと読む）

【課題】反りを低減することができ、かつ反りの量を制御することが可能な半導体装置を提供する。
【解決手段】基板２と、基板２に実装された半導体チップ６と、針状フィラーが添加され、基板２の前記半導体チップ６が実装された面と反対側の面が露出するように、基板２と半導体チップ６とを封止する樹脂４と、を具備する半導体装置である。基板２と樹脂４との収縮率の差異を小さくすることができるため、基板２の反りを低減することができ、かつ反りの量を制御することが可能な半導体装置。 （もっと読む）

【課題】動作速度が従来よりも高速な半導体装置を提供する。
【解決手段】各々に同じ信号が入力される第１電極パッド２１及び第２電極パッド２２と、第１電極パッド２１及び第２電極パッド２２の両方から信号が入力されるメモリ回路２３と、を備える半導体装置である。メモリ回路２３は、第１電極パッド２１から入力される信号と、第２電極パッド２２から入力される信号と、のいずれか早く入力される信号により動作する。 （もっと読む）