【課題】フラッシュメモリにおいて、メモリセルアレイの領域の一部を消去することが可能な半導体装置およびその制御方法を提供する。
【解決手段】本発明の半導体装置は、メモリセルアレイ５０、５２と、第１メモリセルアレイ１３０、１４０および第２メモリセルアレイ１３２、１４２と、ワードライン選択回路５６、１３６、１４４と、ビットライン選択回路５８、６０と、ワードライン選択回路５６、１３６、１４４が選択するワードラインおよびビットライン選択回路５８、６０が選択するビットラインにより共通に選択されるメモリセル６４を有する第２メモリセルアレイ１３２を消去する消去制御回路と、を具備する。 （もっと読む）

【課題】ビット線に発生するノイズに関係なく高速にメモリセルからのデータの読み出しが可能な半導体装置を提供する。
【解決手段】少なくとも２値を取り得るデータが記録されたメモリセル１１と、メモリセル１１に接続されるビット線ＢＬに、データの読み出しに必要な基準電圧Ｖrefと基準電圧Ｖref未満の第１電圧Ｖ１とのいずれかを印加するとともに、読み出し時にビット線ＢＬを流れる電流を電圧に変換するカスコード回路２２と、カスコード回路２２で変換された電圧を所定の比較電圧ＶＣと比較して、メモリセル１１に記録されたデータの値を判定するセンスアンプ２４と、を備える。カスコード回路２２は、センスアンプ２４による比較に先だって第１電圧Ｖ１をビット線ＢＬに印加し、比較の間、第１電圧V1に代えて基準電圧Ｖrefをビット線ＢＬに印加する。 （もっと読む）

【課題】一度の酸化処理でＯＮＯ膜の上側酸化膜を下側酸化膜よりも厚く形成することができるミラービットの半導体装置の製造方法を提供する。
【解決手段】基板１０上に第１酸化膜１１、この第１酸化膜１１よりも膜厚が薄い窒化膜１２、第１酸化膜１１よりも膜厚が薄い第２酸化膜１３、及びゲート電極１４を積層する工程と、第１酸化膜１１の端部及び第２酸化膜１３の端部を除去して窒化膜１２を一部露出する工程と、第１酸化膜１１が除去された基板１０上に第３酸化膜１５を形成すると同時に、窒化膜１２の露出部分を酸化して第４酸化膜１６を形成し且つゲート電極１４の周囲に第５酸化膜１７を形成して、第４酸化膜１６と第５酸化膜１７とが一体化した、第３酸化膜１５よりも厚い酸化膜を形成する工程と、第３酸化膜１５と第４酸化膜１６との間に電荷蓄積層１８ａを形成する工程と、をこの順に行う。 （もっと読む）

【課題】汎用リードフレームパッケージを積層することができ、コストダウンが可能な半導体装置、及びその製造方法を提供する。
【解決手段】絶縁性基板２と、前記絶縁性基板２の上面に実装された第１半導体チップ１０と、前記第１半導体チップ１０と電気的に接続されたリードフレーム６と、前記絶縁性基板２の下面に設けられ、前記第１半導体チップ１０と電気的に接続された外部接続端子１６と、前記絶縁性基板２の下面と前記リードフレームの６上面とが露出するように、前記絶縁性基板２と前記半導体チップ１０と前記リードフレーム６とを封止する樹脂部４と、を具備することを特徴とする半導体装置。 （もっと読む）

【課題】薄型化及びコストダウンが可能で、かつダメージの発生を防止することができる半導体装置の製造方法、及び半導体パッケージキャリアを提供する。
【解決手段】リードフレーム２のリード６に、接続手段を用いて先端部１６を電気的に接続する工程と、先端部１６に半導体チップ２２をフリップチップ実装する工程と、リード６を介して半導体チップ２２の電気的な試験を行う工程と、接続手段１４を取り外すことで、先端部１６と前記半導体チップ２２とからなる半導体パッケージ２８を前記リード６から分離する工程と、を有する半導体装置の製造方法である。薄型化及びコストダウンが可能で、かつダメージの発生を防止することができる半導体装置の製造方法、及び半導体パッケージキャリアを提供することが可能となる。 （もっと読む）

【課題】可変抵抗型メモリ素子を備えた半導体装置におけるデータ書き込み動作の安定性向上。
【解決手段】可変抵抗１２及びダイオード１４が直列に接続されてなるメモリセルＭＣと、メモリセルＭＣのアノード側に接続されたワード線ＷＬと、メモリセルＭＣのカソード側に接続されたデータ線ＤＬと、ワード線ＷＬ及びデータ線ＤＬの一方に接続され、メモリセルＭＣを選択する選択信号をメモリセルに対して印加する選択回路ＷＤｒと、ワード線ＷＬ及びデータ線ＤＬの他方に接続され、選択信号がメモリセルに対し印加されている間に、可変抵抗１２を高抵抗状態に変化させる第１パルス及び可変抵抗１２を低抵抗状態に変化させる第２パルスのいずれかである書き込みパルスをメモリセルＭＣに対して印加する書き込み回路ＤＤｒと、を具備することを特徴とする半導体装置 （もっと読む）

【課題】通常の読み出し単位より小さな単位で不揮発性メモリからデータのロード動作行うメモリシステムであって、バッファメモリへのロード動作を簡易且つ迅速に実行するメモリシステムおよびその制御方法を提供すること。
【解決手段】不揮発性メモリと、不揮発性メモリと外部端子との間に介在して、外部との１回の読出しまたは／および書込み動作で転送される第１データ量の記憶容量を備えるバッファメモリと、第１データ量より小さな第２データ量の記憶容量を備え、バッファメモリから不揮発性メモリへのプログラム動作の際、期待値を格納する検証メモリとを備え、不揮発性メモリからバッファメモリへのデータのロード動作の際、不揮発性メモリにおける第２データ量またはその整数倍であって第１データ量より小さな所定記憶容量が消去状態の場合、検証メモリをリセットし、該検証メモリの内容をバッファメモリの該当する記憶容量に転送する。 （もっと読む）

【課題】ＣＭＰのスループットを上昇させることや、メンテナンスコストの上昇を抑えることが可能な半導体装置の製造方法を提供すること。
【解決手段】層間絶縁膜にコンタクトホール３２を形成する工程と、キャップＳｉＯ_２膜１６にバリアメタル層２１およびタングステン層２２を堆積する工程と、バリアメタル層２１およびタングステン層２２の残膜値ＲＴが所定値以上となるように、タングステン層２２の上層部をウェットエッチングにより除去する工程と、キャップＳｉＯ_２膜１６の表面に残存するタングステン層２２をタングステンＣＭＰにより除去する工程とを備える。ＣＭＰに先立ってウェットエッチングを行うことにより、ＣＭＰでの必要研磨量を減少させることができる。 （もっと読む）

【課題】複数のメモリを備えるメモリシステムにおいて、リフレッシュ動作が不要なメモリが放出する熱の影響を受けてリフレッシュ動作が必要なメモリのリフレッシュ動作におけるデータ保持特性の悪化を防止する。
【解決手段】リフレッシュ動作が必要なメモリとリフレッシュ動作が不要なメモリとを含む複数のメモリを有するメモリシステムにおいて、リフレッシュ動作の不要なメモリに対するアクセスコマンドを認識するコマンド認識部と、コマンド認識部によりアクセス開始指令を認識することに応じて、リフレッシュ動作の周期を、アクセス開始指令の認識以前に設定されていた周期に比して短周期に変更するリフレッシュ周期変更部とを備えて構成されている。 （もっと読む）

【課題】配線と側壁配線との接続の信頼性が高い積層型半導体装置及びその製造方法を提供する。
【解決手段】複数の半導体チップの各々の上に、複数の配線１２を設ける工程と、前記複数の半導体チップのうち、隣接する半導体チップの間に配置された絶縁体４の上に、前記複数の配線１２と電気的に接続されるように、前記配線の幅よりも大きな幅を有する配線連結部２０を設ける工程と、前記複数の半導体チップの各々の側面に前記配線連結部２０の側面が露出するように、前記複数の半導体チップを個片化し、半導体装置を形成する工程と、複数の前記半導体装置を積層する工程と、前記配線連結部２０同士が接続されるように、前記積層された複数の半導体装置の側面に延在する側壁配線１８を設ける工程と、を有する積層型半導体装置の製造方法。 （もっと読む）