【課題】可変抵抗型メモリ素子を有する半導体装置におけるデータの読み出し動作の安定化
【解決手段】メモリセルに含まれる可変抵抗の状態が第１の高抵抗状態及び第１の低抵抗状態のいずれかになることによりデータを記憶するメモリセルＭＣを含み、メモリセルの抵抗値の大きさにより第１モードと第２モードとの２つの記憶モードをもつ半導体装置。データ読み出しの際は、第１モードの場合はビットラインの電位を基準電位より高い第１電位に昇圧し、第２モードの場合はビットラインの電位を第１電位より高い第２電位に昇圧し、ビットラインの電位を基準電位と比較することによりデータの読み出しを行う。 （もっと読む）

【課題】リーク電流が存在するメモリセルから正確にデータを読み出すことができる不揮発性記憶装置および不揮発性記憶装置の制御方法を提供すること。
【解決手段】ＮＯＲ型フラッシュメモリ１は、電気的にデータの書き換えが可能な複数の不揮発性のメモリセルＭＣ１ないしＭＣ４が接続されたビット線ＢＬと、ビット線ＢＬに対応して備えられる電圧検出型センスアンプＶＳＡと、ビット線ＢＬと電圧検出型センスアンプＶＳＡとの接続経路間に備えられる選択トランジスタＳＱとを備える。選択トランジスタＳＱは、メモリセルＭＣ１ないしＭＣ４からデータを読み出す際にパルス時間Ｔの間導通状態とされ、パルス時間Ｔの経過後に非導通状態とされる。電圧検出型センスアンプＶＳＡは、選択トランジスタＳＱが非導通状態とされた後にセンス動作を行う。 （もっと読む）

【課題】メモリデバイスへの書き込み動作にかかる時間を従来よりも短縮するメモリコントローラを提供する。
【解決手段】メモリコントローラ１０には、内蔵する揮発性メモリ２２ａ、２２ｂから対応する不揮発性メモリ２１ａ、２１ｂへのデータのコピーが可能になっているメモリデバイス２０ａ、２０ｂが接続される。メモリコントローラ１０からメモリデバイス２０ａ、２０ｂの揮発性メモリ２２ａ、２２ｂにデータが書き込まれると、メモリデバイス２０ａ、２０ｂ内で、揮発性メモリ２２ａ、２２ｂから不揮発性メモリ２１ａ、２１ｂにデータのコピーが行われる。メモリコントローラ１０は、不揮発性メモリ２１ａに書き込まれたデータを、揮発性メモリ２２ｂに書き込まれたデータを用いてベリファイする。 （もっと読む）

【課題】層間絶縁膜にＣＭＰによるスクラッチが発生することを防止することや層間絶縁膜の膜厚均一性の悪化を防止することが可能な半導体装置の製造方法を提供すること。
【解決手段】キャップＳｉＯ_２膜１５上にアモルファスカーボン膜１６を形成する工程と、アモルファスカーボン膜１６をパターニングし、アモルファスカーボン膜１６をハードマスクとしてエッチングによりコンタクトホール３２を形成する工程と、アッシングによりアモルファスカーボン膜１６を薄膜化する工程と、アモルファスカーボン膜１６上にタングステン層２２を形成する工程と、タングステン層２２をアモルファスカーボン膜１６が露出するまでタングステンＣＭＰにより研磨する工程と、露出したアモルファスカーボン膜１６をアッシングにより除去する工程とを備える。 （もっと読む）

【課題】複数のメモリの内の第１メモリとは異なる他のメモリが放出する熱の影響を受けて、第１メモリのリフレッシュ動作の性能が劣ることを防止することができる積層型メモリ装置及びそのリフレッシュ動作制御方法を提供する。
【解決手段】所定の周期でメモリセルのリフレッシュ動作が必要な第１メモリ２０を含む複数のメモリ２０、４０がマザー基板１０の上に積層され、ワイヤボンディングによってマザー基板上の電極端子１１に複数のメモリ２０、４０が共通接続された積層型メモリ装置１において、積層された複数のメモリの内の最下層に、第１メモリ２０を配置した。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置の製造方法および半導体装置を提供すること。
【解決手段】シリコン基板１上に第１アモルファスカーボン膜２４を形成する工程と、第１アモルファスカーボン膜２４上にＢＰＳＧ膜１３を形成する工程と、ＢＰＳＧ膜１３上に第２アモルファスカーボン膜１６を形成する工程と、第２アモルファスカーボン膜１６をパターニングし、第２アモルファスカーボン膜１６をハードマスクとしてＢＰＳＧ膜１３を第１アモルファスカーボン膜２４が露出するまでエッチングする工程と、露出した第１アモルファスカーボン膜２４および第２アモルファスカーボン膜１６をアッシングする工程とを備える。第１アモルファスカーボン膜２４がエッチングストッパ層として作用する。よってシリコン基板１がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】外部アクセス速度を高速化すると共に信頼性が高い不揮発性記憶装置および不揮発性記憶装置の制御方法を提供すること。
【解決手段】
不揮発性メモリ１は、少なくとも１つの書込み対象メモリセルへのプログラム情報ＰＤの書込みに先立って、書込み対象メモリセルに関連する複数のメモリセルに保持されるデータに対してＥＣＣチェックを行うＥＣＣ検出回路１９を備える。また、書込み対象メモリセルへのプログラム情報ＰＤの書込みと同時期に、ＥＣＣ検出回路１９により訂正が必要と判断された訂正対象メモリセルへ訂正情報ＣＤを書き込むプログラム情報修正／ＥＣＣデータ作成回路１２を備える。 （もっと読む）

【課題】電源装置の給電能力が低い場合でも正常複数の半導体チップ起動可能な半導体システムを提供する。
【解決手段】半導体システム１は、第１〜第ｎ半導体チップ２１〜２ｎと、第１〜第ｎ半導体チップ２１〜２ｎの各々と１つずつ組になる第１〜第ｎ起動制御装置３１〜３ｎと、を備えている。第１起動制御装置３１は、電源電圧VDDが所定値以上になると、第１半導体チップ２１の起動処理を行い、起動完了時に起動完了信号PUOK１を出力する。第２〜第ｎ起動制御装置３２〜３ｎは、電源電圧VDDが所定値以上になった後に、前段の第１〜第ｎ−１起動制御装置３１〜３ｎ−１から出力される起動完了信号PUOK１〜ｎ−１を受信して、組となる第２〜第ｎ半導体チップ２２〜２ｎの起動処理を行い、起動完了時に起動完了信号PUOK２〜ｎを出力する。 （もっと読む）

【課題】入力電圧の電圧降下に対応した電圧比較装置を提供する。
【解決手段】本発明の電圧比較装置は、所定の基準電圧VREFと入力電圧VCCINとを比較して、入力電圧VCCINが基準電圧VREFよりも低い場合に第１状態になり、入力電圧VCCINが基準電圧VREFよりも高い場合に第２状態になる検知信号VCCOKを出力する比較器２と、入力電圧VCCINの候補となる複数の候補電圧Ｖ１〜Ｖ５を出力可能とし、検知信号VCCOKが第１状態の場合に入力電圧VCCINよりも低い候補電圧を入力電圧VCCINとして比較器２へ出力し、検知信号VCCINが第２状態の場合に入力電圧VCCINよりも高い候補電圧を入力電圧VCCINとして比較器２へ出力する入力電圧生成回路３とを備える。 （もっと読む）

【課題】電荷蓄積層をチャネル方向で分離させた場合でも、半導体基板にシリサイド層が形成されることを抑制すること。
【解決課題】本発明は、半導体基板１０内に延伸して設けられたビットライン１２と、ビットライン１２間中央部の半導体基板１０上に、ビットライン１２延伸方向に延伸して設けられたゲート絶縁膜２０と、半導体基板１０上に、ビットライン１２幅方向でゲート絶縁膜２０を挟むように、ビットライン１２延伸方向に延伸して設けられた電荷蓄積層２６と、ゲート絶縁膜２０上に設けられた、ゲート絶縁膜２０と異なる材料からなる第１絶縁膜４２と、電荷蓄積層２６上と第１絶縁膜４２上とに設けられた、ビットライン１２に交差して延伸するワードライン１４と、ワードライン１４上部に設けられたシリサイド層２２と、を具備する半導体装置及びその製造方法である。 （もっと読む）