【課題】ソースがチャネル領域の中に横方向に散在および拡散するのを低減させ、これはフローティングゲートメモリセルにおけるドレイン誘導障壁低下（ＤＩＢＬ）の低減をもたらす。
【解決手段】基板４０４のソース領域４２２に窪み４６４を形成する。窪み４６４はスタックゲート構造４０８に隣接して位置し、窪み４６４は傾斜のついた側壁４６６と底部４６８と深さ４７６とを有し、スタックゲート構造４０８は基板４０４におけるチャネル領域４２６の上に位置する。さらに、窪み４６４の傾斜のついた側壁４６６に隣接したフローティングゲートメモリセル４０２のソース４８８を形成し、スタックゲート構造４０８に隣接しかつ窪み４６４の傾斜のついた側壁４６６に隣接したスペーサ４９０を形成する。スペーサ４９０は窪み４６４の底部４６８に延在し、ソース４８８が前記チャネル領域４２６の中に横方向に散在および拡散するのを低減させる。 （もっと読む）

【課題】オーバープログラミング状態を生じさせることなくコアセルをプログラムする手段を提供する。
【解決手段】コアセルと、コアセルを目標閾値電圧にプログラミングする手段と、を具備し、当該手段は、コアセルをプログラム条件でプログラミングするプログラム手段と、コアセルの電圧レベルがプログラム検証条件を満足するかによりプログラミングが成功したかを検証する検証手段と、検証手段におけるコアセルの電圧レベルに応じて、プログラム条件とプログラム検証条件とを調整する調整手段と、プログラミングに失敗したと検証した場合はプログラム手段にプログラミングさせ、プログラミングに成功したと検証した場合は調整手段にプログラム条件とプログラム検証条件とを調整させ、電圧レベルが目標閾値電圧に達するまで、プログラム、検証及び調整を繰り返す制御手段と、を有する。 （もっと読む）

【課題】非選択ブロックのリーク電流を低減する。
【解決手段】半導体装置は、ワード線に接続されたメモリセルを含む複数のメモリセル群と該複数のメモリセル群を選択する選択ゲートとを含む複数のメモリブロックを含み、読み出し時、非選択のメモリブロック内の選択ゲートがプログラムされている。読み出し時には、非選択のメモリブロック内の選択ゲートをプログラムすることにより、選択ゲートを完全にオフ状態にすることができ、読み出し時の非選択ブロックにおけるリーク電流を抑制できる。これにより、正確な読み出し動作が可能であると共に、回路規模を小さくすることができる。 （もっと読む）

【課題】メモリデバイスのプログラムを高速に実行する。
【解決手段】メモリデバイス（１００）は、不揮発性メモリセル（２０１）の少なくとも１つのアレイ（１０２）と、複数のメモリセル（２０１）を同時にプログラムするためのプログラミング電圧を発生させるよう構成された電圧供給コンポーネント（１２２）とを備える。この電圧供給コンポーネント（１２２）はＤＣ−ＤＣ変換器（１２３）を含む。 （もっと読む）

【課題】オーバープログラミング状態を生じさせることなくセルをプログラムする。
【解決手段】プログラム手段と、プログラミングが成功したかを検証する検証手段と、検証手段におけるコアセルの電圧レベルに応じて、プログラム条件とプログラム検証条件とを調整する調整手段と、プログラミングに失敗したと検証した場合はプログラム手段にプログラミングさせ、プログラミングに成功したと検証した場合は調整手段にプログラム条件とプログラム検証条件とを調整させ、電圧レベルが目標閾値電圧に達するまで、プログラム、検証及び調整を繰り返す制御手段を有する。調整手段は、コアセルを目標閾値電圧にプログラミングするまでに、始めの選択された回数のプログラミングの間はプログラミングの強度を変更しない一方で、選択された回数のプログラミングの後はプログラミングの強度を弱めるように、プログラム条件を調整する。 （もっと読む）

【課題】選択トランジスタと浮遊ゲート・メモリ・トランジスタのゲート酸化物（２４）を単一の酸化工程で製造する、ＮＡＮＤメモリ・ストリングを製造するための単一トンネル・ゲート酸化方法を開示する。
【解決手段】選択ゲート・トランジスタと浮遊ゲート・メモリ・トランジスタは、８５Å〜１０５Åの厚さの酸化物を有する。単一トンネル・ゲート手法の場合は、ＮＡＮＤメモリ・ストリングを適切に機能させるためにミデアムドープ・ソース／ドレイン領域（６２）注入条件を慎重に選択する必要がある。１つの実施形態において、ミデアムドープ・ソース／ドレイン領域は、ヒ素が１０¹³〜１０¹⁴／ｃｍ²の濃度にドープされる。 （もっと読む）

【課題】不揮発性半導体メモリの書き込み動作時間を短縮すること。
【解決手段】本発明は、制御ゲート、ドレインおよびソースを有し、電気的に書き換え可能な不揮発性のメモリセルと、メモリセルのドレインにドレイン電圧を伝達するために、ソースがドレインに接続された伝達トランジスタと、メモリセルの閾値電圧を高くするプログラム動作と、メモリセルの閾値電圧を確認するためにプログラム動作の前後に実行されるベリファイ動作とを制御する動作制御回路と、伝達トランジスタのゲートを、ベリファイ動作中に、第１電圧が供給される第１電圧線に接続し、プログラム動作中に、第２電圧が供給される第２電圧線に接続するドレイン切替回路と、メモリセルの制御ゲートを、ベリファイ動作中に、第３電圧が供給される第３電圧線に接続し、プログラム動作中に、第４電圧が供給される第４電圧線に接続するゲート切替回路と、第４電圧線に第４電圧を生成する昇圧回路を備えている不揮発性半導体メモリである。 （もっと読む）

【課題】リーク電流を低減し一定電圧を長時間にわたって保持することのできる電圧制御回路を提供する。
【解決手段】
複数の容量と、前記各容量に対応して設けられ前記各容量を所定のノードに選択的に接続する第１のスイッチと、リセット信号に応じて前記ノードをリセットし、該リセット信号が供給されないときにバックバイアスがかけられるリセットトランジスタとを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。 （もっと読む）

【課題】周辺領域には浅いトレンチアイソレーションがあり、かつコア領域にはＬＯＣＯＳアイソレーションがある、改良されたフラッシュメモリデバイスが提供される。
【解決手段】まずハードマスクを用いて浅いトレンチアイソレーションを生じさせる。次にＬＯＣＯＳアイソレーションを生じさせる。次にエッチングを用いてストリンガを取除く。このフラッシュメモリでは、浅いトレンチアイソレーションを用いてエンクローチメントを制限することができる。このフラッシュメモリは窒化されたトンネル酸化物層も有し得る。ハードマスクを用いてゲート酸化物層の窒化物汚染を防ぐ。 （もっと読む）

【課題】
プログラム動作で消去が起こってしまうという現象を避けることができる半導体装置を提供する。
【解決手段】
複数の異なるしきい値を有するメモリセルを含むメモリ部と、入力された書き込みデータを書き込もうとするメモリセルから既存データをベリファイ用センスアンプを利用して読み出す読出回路と、前記書き込みデータと前記メモリセルの既存データを比較し、書き込み動作で消去動作が起こるパターンを検出する検出回路とを有する半導体装置である。書き込み動作で消去動作が起こるパターンを禁止動作とし、この禁止動作が認識されると書き込みコマンドによる書き込み動作を開始せずに強制終了させる。 （もっと読む）