本発明は、特にエレクトロニクス、光学、またはオプトエレクトロニクスの分野における応用を目的とする、支持基板（３）上に半導体材料の薄層（１）を備える構造物を製造するための方法に関し、前記方法によって、ａ）前記薄層（１）は、分子付着で前記支持基板（３）上に接着接合され、ｂ）工程ａ）によって得られる前記構造物は、接着接合界面（２）を安定化するために熱処理され、前記方法は、工程ｂ）に先たって、前記界面（２）においてイオンを注入することにより、原子が前記薄層（１）から前記支持基板（３）に、および／または前記支持基板（３）から前記薄層（１）に転写されることを特徴とする。
（もっと読む）

本発明は、モジュール式反応器筐体及び機能モジュールを含む改善されたＣＶＤ反応器サブシステムを提供する。モジュール式反応器筐体は、市販の低温壁ＣＶＤ反応チャンバを収容することができ、機能モジュールは、反応器筐体上に配置して、反応チャンバを用いてＣＶＤ処理を実施するのに必要な機能を提供することができる。好ましい機能モジュールは、ＣＶＤ反応チャンバに熱を供給するモジュールと、ＣＶＤ反応チャンバ内部の状態を測定するモジュールとを含んでいる。本発明は、また、このようなＣＶＤ反応器サブシステムの形成方法、特に、特定のＣＶＤ処理を最適に実施するためのサブシステムの形成方法、及びこのような構成を実施するためのキットも提供する。有利なことに、本発明は、単一のＣＶＤ反応器サブシステムを、それがいくつかの別々のＣＶＤ処理を最適に実施できるように、構成換え及び配置換えできるようにする。
（もっと読む）

より大きな密度の結晶欠陥を有する支持体と、前記支持体の前面の第１の領域上に配置された絶縁層と、前記絶縁層上に配置された表面層とを有する。追加層を、前記支持体の前記前面の少なくとも第２の領域に配置することができ、前記支持体の結晶欠陥を埋め込むのに十分な厚さを有する。基板は、前記支持体と前記絶縁層との間であって、前記支持体の前記前面の少なくとも前記第１の領域に渡って配置されたエピタキシャル層も含むことができる。また、前記表面層の前記第１の領域上にマスク層を形成するステップと、前記マスク層によって覆われていない前記第２の領域内の前記表面層及び前記絶縁層を除去するステップとによって基板を作製する方法を有する。前記追加層は、前記第２の領域に形成され、形成後に平坦化される。
（もっと読む）

一実施形態において、本発明は、最上層に組み込まれたデバイスが、標準的な高抵抗基板に組み込まれた同じデバイスと同様の特性を有するように構成された基盤を提供する。本発明の基板は標準的な抵抗を有する基底材と、望ましくは約１０００Ｏｈｍ−ｃｍより大きい高抵抗を有する基底材上に配置された半導体層と、高抵抗層の上に配置された絶縁層と、絶縁層の上に配置された最上部層とを含む。本発明はこのような基板の製造方法も提供する。
（もっと読む）

【課題】前面と、裏面と、エッジとを有するシリコン・オン・インシュレータ搬送ウエハを再研磨する方法の提供。
【解決手段】
本発明に係るシリコン・オン・インシュレータ搬送ウエハを再研磨する方法は、過剰な絶縁物質を除去するためにシリコン・オン・インシュレータ搬送ウエハのエッジを研磨するステップと、両側研磨プロセスを用いて、シリコン・オン・インシュレータ搬送ウエハの前面と裏面とを同時に研磨するステップと、シリコン・オン・インシュレータ搬送ウエハの前面から更に材料を除去するために、片側研磨プロセスを用いてシリコン・オン・インシュレータ搬送ウエハの前面を研磨するステップと、シリコン・オン・インシュレータ搬送ウエハを洗浄するステップと、を含む。 （もっと読む）

本発明は、応力の加わったシリコン表面のみならず、歪んだシリコン−オン−インシュレーターを含む、多様なシリコン含有表面の処理に適したクロム不含エッチング組成物を提供する。
本発明による新規、かつ独創性あるエッチング組成物は、フッ化水素酸、硝酸、酢酸及びアルカリヨウ化合物、好ましくはヨウ化カリウムを含む。 （もっと読む）

ドナー基板（１８）の分離後（破断後）の層の表面粗さおよび厚さのばらつきを低減し均一にするために、ドナー基板（１８）の、その注入中の平均温度が、３０℃未満の最大温度偏差で２０℃から１５０℃の範囲になるように制御される。 （もっと読む）

本発明はベースウエハ（１）と、絶縁層（２）と、上端半導体層（３）を順次含み、絶縁層（２）は少なくとも電荷密度が絶対値で１０¹⁰ｃｈａｒｇｅｓ／ｃｍ²の領域を含むことを特徴とする基板に関する。本発明はまたこのような基板の作製プロセスにも関する。
（もっと読む）

本発明は、セミコンダクタオンインシュレータ型の基板（１）を製作する方法に関し、本方法は、ドナー基板（１０）またはレシーバ基板（３０）上に酸化物層（２０）を形成するステップと、脆弱化ゾーン（１２）を形成するようにドナー基板中へ原子種を打ち込むステップと、レシーバ基板（３０）上にドナー基板を結合するステップであって、酸化物層（２０）が結合界面にあるステップと、ドナー基板を脆弱化ゾーン（１２）で破断しドナー基板の層をレシーバ基板（３０）に移すステップと、第２のセミコンダクタオンインシュレータ型基板の製作に使用されるレシーバ基板（４０）を形成するために、ドナー基板の残り部分（２）を再生処理するステップとを含む。酸化ステップの前に、半導体材料の層（１４）がドナー基板（１０）上にエピタキシによって形成される。打込みステップにおいて、移された層がエピタキシ成長半導体材料層（１４０）であるように脆弱化ゾーン（１２）が前記エピタキシ成長層（１４）の中に形成される。さらに、ドナー基板（１０）は、１０¹⁰／ｃｍ³未満の密度および／または５００ｎｍ未満の平均サイズを持つ酸素沈殿物を含むように選ばれる。
（もっと読む）

本発明は、薄層によって規定される平面に垂直な方向に表面トポロジー、従って高さまたはレベルの変化を有する、基板（８）上に転写されるべき薄層を準備するプロセスに関し、このプロセスは、薄層上への接着材料の層（４）の形成ステップを含み、それの厚さは、接合の分子的性質を介した基板（８）との組立てに備えて、どんな欠陥もしくは空隙（２４、２６）も、またはほとんどどんな欠陥もしくは空隙も排除するために、その表面の複数の研磨ステップを行うことを可能にする。
（もっと読む）