【課題】セルアレイ構造においてコンタクトとゲートラインの間の正確な工程マージンが確保されることで高密度及び高機能の具現が可能な半導体メモリー素子を提供する。
【解決手段】水平ライン形態であり中間部分が上へと延長形成された第１アクティブ領域と、第１アクティブ領域の下に水平ライン形態に形成されて両側端が屈曲して下へと延長形成されて中間部分が下へと延長形成された第２アクティブ領域と、垂直ライン形態であり第１アクティブ領域及び第２アクティブ領域の水平ラインに跨ってそれぞれ形成された第１ゲートライン及び第２ゲートラインと、水平ライン形態であり第２アクティブ領域の延長形成された両側に跨って形成された第３ゲートラインと、第１アクティブ領域の各端、第２アクティブ領域の各端及び両側の屈曲部分、第１アクティブ領域及び第２アクティブ領域の間の第１ゲートライン及び第２ゲートラインに形成された多数のコンタクトを含む。 （もっと読む）

【課題】下部配線を含む回路が形成された基板に、フォトダイオードが形成された結晶質基板を接合して、ダークの特性を改善して、イメージセンサーの感度を向上させることができるイメージセンサー及びその製造方法を提供する。
【解決手段】本発明によるイメージセンサーの製造方法は、配線及び読出し回路が形成された第１基板１００を準備する段階と、前記第１基板１００上に、結晶質領域に第１不純物領域７１と第２不純物領域７２を含んで形成されたフォトダイオード７０を形成する段階と、前記フォトダイオード７０を貫いて前記配線と繋がり、互いに離隔されて形成された複数の第１コンタクト８１及び第２コンタクト８２を形成する段階を含み、前記第１コンタクト８１は前記第１不純物領域７１と接して、前記第２コンタクト８２は前記第２不純物領域７２と接する。 （もっと読む）

【課題】液晶表示装置のための信号発生装置を提供する。
【解決手段】この装置は、液晶表示装置のオフセット除去のためのピンポン制御信号を発生する装置で、フレームを区別するためのブランク区間を持つ信号を用いて２フレームごとに交互する信号を発生させるピンポンフレーム制御部（ＰＦＣ）と、２ラインごとに交互する信号を出力するピンポンライン制御部（ＰＬＣ）と、ＰＬＣの出力信号とＰＦＣの出力信号とを演算してピンポン制御信号を発生させるＰＰＣ信号発生部と、を備えることを特徴とし、したがって、ＰＣＢ上にフレームを知らせる信号の追加配線作業無しでオフセットを除去するためのピンポン制御信号を生成でき、生産費用の節減、回路複雑度の低減、良質の画面具現が可能になるという効果を奏する。 （もっと読む）

【課題】より少ない数のトランジスターを使いながらも、高周波特性が反映されたクロック信号を生成でき、具現可能なクロック周波数帯域に限界がない位相クロック発生器を提供することと、回路サイズ及び電力消費量を最小化して、半導体設計及び工程が容易になり、トランジスターの動作周波数がそのまま反映された高周波クロック信号を生成することができ、ノイズ成分の影響を最小化することができる位相クロック発生器を提供する。
【解決手段】電源線及び接地線の間に繋がって４行とＮ列を構成して、多数の位相遅延信号をゲート端子を通じて入力されるトランジスターを含み、単位列を構成する４個のトランジスターの中で、一方の側の２個のトランジスターはＮＭＯＳでペアを構成し、他方の側の２個のトランジスターはＰＭＯＳでペアを構成して、前記単位列を構成するＮＭＯＳペアとＰＭＯＳペアの間のラインに繋がってクロック信号を送り出すバッファーを含む。 （もっと読む）

【課題】半導体基板の後面を取り除いて、イメージセンサの感度を向上させることができるイメージセンサの製造方法を提供する。
【解決手段】イメージセンサの製造方法は、トランジスタを含む回路が形成された半導体基板１０を準備する工程と、半導体基板１０に水素イオン層を形成する工程と、水素イオン層が形成された半導体基板１０上に金属配線層及びカラーフィルタアレイ５２を形成する工程と、熱処理プロセスを実施し半導体基板１０に水素ガス層を形成して、水素ガス層によって半導体基板１０の一端が除去される工程と、を含む。 （もっと読む）

【課題】ＲＣＳ（Ｒｅｃｅｓｓｅｄ Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ）工程を進行するとき、フィールドオキサイドエッチングステップ（Ｆｉｅｌｄ ｏｘｉｄｅ ｅｔｃｈ ｓｔｅｐ）を進行せずに、同一のＲｓ（面抵抗）以下の共通ソース特性を確保することで、工程を単純化するとともに、工程進行中に発生しうる問題を防止できるフラッシュメモリ及びその製造方法を提供する。
【解決手段】基板に形成された素子分離膜及び活性領域と、前記活性領域上に形成された複数のスタックゲートと、前記各スタックゲートの間の素子分離膜の下側及び活性領域に形成された深いインプラント領域と、前記各スタックゲートの間の活性領域の表面に形成された浅いインプラント領域とを含んでフラッシュメモリを構成する。 （もっと読む）

【課題】イメージセンサ及びその製造方法を提供する。
【解決手段】実施の形態によるイメージセンサは、読み出し回路を含む第１基板と、前記第１基板上に形成され、内部に下部配線が形成された層間絶縁膜と、前記層間絶縁膜上に形成された結晶半導体層と、前記結晶半導体層内部に形成され、積層された第１不純物領域と第２不純物領域を含むフォトダイオードと、前記下部配線を露出させるように前記結晶半導体層及び層間絶縁膜を貫通する第１ビアホールと、前記下部配線及び第１不純物領域のみに連結されるように前記第１ビアホール内部に形成されたプラグと、前記フォトダイオードが単位ピクセルごとに分離されるように前記結晶半導体層内部に形成された素子分離領域と、を含む。 （もっと読む）

【課題】トレンチトランジスタ及びその形成方法を提供する。
【解決手段】半導体基板を準備する段階と、半導体基板の内部にトレンチを形成する段階と、前記トレンチの内壁にゲート酸化膜を形成する段階と、前記ゲート酸化膜の形成されたトレンチにポリシリコンを埋め立て、前記半導体基板表面よりも突出した突出部を含み、第１導電型を有するゲートを形成する段階と、前記突出部に第２導電型イオンを注入して障壁層を形成する段階と、前記半導体基板の表面に第２導電型のソース領域を形成する段階とを含むトレンチトランジスタ形成方法とした。 （もっと読む）

【課題】不揮発性メモリー半導体素子及びその製造方法を提供する。
【解決手段】半導体基板に形成されたＰＮ接合ダイオードと、前記ＰＮ接合ダイオード上に形成され、ビアホールを有する絶縁膜と、前記ビアホール内に形成され、前記ＰＮ接合ダイオードの一領域と接触する第１金属パターン、前記第１金属パターン上に形成された酸化膜パターン、及び前記酸化膜パターン上に形成された第２金属パターンからなる抵抗性メモリー素子と、を含む構成とした。 （もっと読む）

【課題】高い降伏電圧を持つ半導体素子及びその製造方法を提供する。
【解決手段】半導体素子は、半導体基板１００に形成された第１導電型ウェル領域に相互離隔して形成される第２導電型ドリフト領域、ドリフト領域３１０上に突起されるバーティカル領域３２０、及びバーティカル領域上に形成される第２導電型ソース／ドレイン領域６００を含む。 （もっと読む）