【解決手段】
半導体デバイスのメタライゼーションシステムにおいて、対応するエッチングシーケンスを修正することによって、増大された程度の先細りを伴う遷移ビアを設けることができる。例えば、ビア開口を形成するためのレジストマスクが、対応するマスク開口の横方向サイズを増大するために、１回又は数回侵食されてよい。明白な程度の先細りにより、ビア開口及びそれに接続される幅広の溝を共通的に充填するための後続の電気化学的堆積プロセスの間、強化された堆積条件が達成され得る。 （もっと読む）

【解決手段】
トランジスタにおいて、段階的な形状のキャビティを設けることによって、シリコン／ゲルマニウム、シリコン／炭素、等のような歪誘起半導体合金がチャネル領域に極めて近接して位置させられてよく、キャビティは次いで歪誘起半導体合金で充填されてよい。この目的で、異なるエッチング挙動の２つ以上の「使い捨て」スペーサ要素が、対応するキャビティの異なる深さで異なる横方向オフセットを規定するために用いられてよい。その結果、高い均一性及びこれに伴い低減されたトランジスタばらつきが、洗練された半導体デバイスに対してさえも達成され得る。 （もっと読む）

【解決手段】
実施形態は、ビデオイメージのマクロブロックに対する幾つかの候補モーションベクトルのリストを決定しそして多重計算パスを介してそれらを保持する並列処理システム内で実行されるモーション推定方法を含む。全ての候補モーションベクトルは潜在的な近隣予測因子として用いられ、その結果、差分ベクトルの最良の組み合わせが候補リストのトップに上がる。単純にマクロブロックのペアの間での代わりに、８つまでの近隣マクログロックの間でモーションベクトルを比較するプロセスの間、差分モーションベクトルの多くの組み合わせが考慮される。モーション推定システムは、高度に並列的なＧＰＵプラットフォーム上でのような多数の計算エンジンを用いるように構成される。このことは、パス毎に１つを除いてマクロブロックの間での従属性を有していないことによって達成される。これにより、パス毎の計算の数を極めて大きくすることができる。 （もっと読む）

【解決手段】
集積回路のデバイス劣化が、クロック信号のデューティサイクルを適切に適合させることによって補償され得る。この目的で、デューティサイクルと集積回路の全体的な性能特性の間での相関が確立されてよく、またデューティサイクルを修正するためにデバイスの通常の分野の動作の間に用いられてよい。従って、デューティサイクルが効果的に制御され得る一方で、同時にクロック信号周波数の変化及び／又は供給電圧の増大は必要とされないであろうから、効果的な制御戦略の実装が可能になる。 （もっと読む）

【解決手段】
伝送された信号を受信するために多重キャリア受信機を同期させるための方法が提供される。方法は、受信したシンボルシーケンスにおける１つ以上の分散パイロットキャリアの位置を決定することと、分散パイロットキャリアを単一の擬似ランダム２進シーケンスに従って変調することとを含む。方法はまた、変調された分散パイロットキャリアにより位相誤り訂正を実行することを含む。 （もっと読む）

【解決手段】
直交周波数分割多重化（ＯＦＤＭ）信号においてチャネル推定を実行するための方法が提供される。方法は、受信したトーンチャネルキャリアの使用に基いてチャネル推定を実行することを含む。また、方法は、先ず第２のグループ内のキャリア種類に対して任意の非ゼロ値を選択し、次いで予め定められたＰＡＰＲスレッショルドに基いて第２のグループ内のキャリア種類に対して非ゼロ値を最適に決定することによって、キャリアの２つ以上のグループを含む多重キャリア変調信号のためのピーク対平均電力比（ＰＡＰＲ）を低減するために提供され、ここで、第１のグループ内のキャリア種類は、データキャリア、連続的なパイロット、及び分散パイロットの少なくとも１つを含み、第２のグループ内のキャリア種類は、リザーブされたトーンを含む。 （もっと読む）

【解決手段】
ここに開示される本発明の実施形態は、上述した従来方法の問題に対する解決法を提供する。以下の説明においては、種々の例が例示のために与えられるが、限定することは意図されていない。実施形態は、多重中央処理ユニット（ＣＰＵ）コア及び／又は１つ以上のグラフィカル処理ユニット（ＧＰＵ）の使用を通してのビデオトランスコーディングの作業負荷を共有するトランスコーディングシステムを対象としており、ＧＰＵ内の２つのコンポーネント、即ちデコードステップのための専用のハードコードされた又はプログラム可能なビデオデコーダとスケーリング及びエンコーディングのための計算シェーダの使用を含む。システムは、ＧＰＵを用いてビデオデコードを加速するための業界標準であるマイクロソフトＤＸＶＡの使用を、ＧＰＵエンコーディングスキーム及びビデオをスケーリングする中間ステップと組み合わせる。 （もっと読む）

【解決手段】
洗練されたトランジスタ要素を形成するための製造プロセスの間、それぞれの金属シリサイド領域を形成するのに先立つ共通のエッチングシーケンスにおいて、ゲート高さが減少させられてよく、そして凹型のドレイン及びソース構造もまた得られてよい。対応する側壁スペーサ構造はエッチングシーケンスの間に維持され得るので、ゲート電極におけるシリサイド化プロセスの可制御性及び均一性を高めることができ、それにより、低減された程度のスレッショルドばらつきを得ることができる。更に、凹型のドレイン及びソース構造が、全体的な直列抵抗の低減及び応力転移効率の増大をもたらすことができる。 （もっと読む）

【解決手段】
開示される主題は、半導体トランジスタデバイス及び、従来のシリサイドコンタクトと比較して増大された実効サイズを有するシリサイドコンタクトを形成するために利用することができる関連する製造技術に関する。ここに開示されるプロセスに従って製造される半導体デバイス（２００）は、半導体材質（１０２）の層と、半導体材質（１０２）の層を覆うゲート構造（１１２，１２８）とを含む。チャネル領域（２１８）が半導体材質（１０２）の層内に形成され、チャネル領域（２１８）はゲート構造（１１２，１２８）の下層となる。半導体デバイス（２００）はまた、半導体材質（１０２）の層内のソース及びドレイン領域（２１６）を含み、チャネル領域（２１８）はソース及びドレイン領域（２１６）の間に配置される。また、半導体デバイス（２００）はソース及びドレイン領域（２１６）を覆うファセット形状シリサイドコンタクト区域（２１０，３０８，４０６）を含む。 （もっと読む）

【解決手段】
洗練された半導体デバイスのメタライゼーションシステムにおいて、そこに与えられる任意の機械的な応力を分配する場合の効率の増大を提示するように、金属ピラー２７１が設けられてよい。このことは、例えばピラー２７１及び最終不動態化層２６０に接触する追加的な応力分配要素２７２を設けることによって、金属ピラーとの強固な機械的接触状態にある最終不動態化層２６０の表面積を顕著に増大させることにより達成され得る。 （もっと読む）