【解決手段】
資源を管理する方法が提供される。方法は、近々の移行に応答するプロセッサに関連する資源を識別することと、識別された資源をＧＰＵに関連するメモリから又はＧＰＵに関連するメモリへ複製することと、を含む。 （もっと読む）

【解決手段】
誤り検出機能の結果に基づきメモリデバイスにおける書き込みタイミングを調節するための方法、システム及びコンピュータプログラム製品が提供される。例えば方法は、誤り検出機能の結果に基づきデータバス上の信号と書き込みクロック信号との間の書き込みタイミング窓を決定することを含むことができる。方法はまた、書き込みタイミング窓に基づきデータバス上の信号と書き込みクロック信号との間の位相差を調節することを含むことができる。メモリデバイスは、調節された位相差に基づきデータバス上の信号を回復することができる。 （もっと読む）

【解決手段】
ＣＰＵ等の第１のプロセッサによって発行されるコマンドをＧＰＵ等の第２のプロセッサ上でスケジューリングし且つ実行するための装置及び方法が開示される。１つの実施形態では、グラフィクス処理ユニット（ＧＰＵ）上で処理を実行する方法は、メモリ内の１つ以上のバッファをモニタリングすることと、１つ以上のバッファから第１のサブセットをＧＰＵ上での実行のためにＧＰＵのワークロードプロファイルに基づいて選択することと、第１のサブセットをＧＰＵ上で実行することと、を含む。ＧＰＵはまた、１つ以上のバッファの優先順位を受信してよく、この場合、選択することは受信された優先順位に更に基づく。ＧＰＵ内でコマンドの優先順位付け及びスケジューリングを行うことによって、システム性能が高まる。 （もっと読む）

【解決手段】
複数の仮想エンジンとシェーダコアとを含む処理ユニット。複数の仮想エンジンは、（i）オペレーティングシステム（ＯＳ）から複数のタスクを互いに実質的に並列に受信すると共に（ii）複数のタスクの各々に関連付けられる状態データのセットをロードするように構成される。シェーダコアは、複数のタスクの各々に関連付けられる状態データのセットに基づいて複数のタスクを実質的に並列に実行するように構成される。処理ユニットは、複数のタスクがシェーダコアへ発行されるようにスケジューリングするスケジューリングモジュールを含んでいてもよい。 （もっと読む）

【解決手段】
プロセッサは第１のシェーダエンジン及び第２のシェーダエンジンを含む。第１のシェーダエンジンは、ディスプレイデバイス上で表示されるべき画素の第１のサブセットのための画素シェーダを処理するように構成される。第２のシェーダエンジンは、ディスプレイデバイス上で表示されるべき画素の第２のサブセットのための画素シェーダを処理するように構成される。第１及び第２のシェーダエンジンの両方はまた、一般計算シェーダ及び非画素グラフィクスシェーダを処理するようにも構成される。プロセッサはまた、第１及び第２のシェーダに結合されると共にこれらの間に置かれるレベル１（Ｌ１）データキャッシュを含んでいてもよい。 （もっと読む）

【解決手段】
プログラム解析のために別個のコアを活用するサンプリングベースのＤＢＲフレームワーク。フレームワークは、ハードウエア性能モニタと、別個の処理として実行するＤＢＲサービスと、クライアント処理内で実行するＤＢＲエージェントとを含む。ＤＢＲサービスは、ハードウエア性能モニタからサンプルを集約し、ホットサンプルの周囲のプログラム構造を推定することによって領域選択を行い、選択された領域上で変形を行い（例えば最適化）、そして置換コードを生成する。ＤＢＲエージェントは次いで置換コードを用いるためにクライアント処理をパッチする。 （もっと読む）

【解決手段】
汎用使用のための内部メモリを有するグラフィクス処理ユニット（ＧＰＵ）及びそのアプリケーションがここに開示される。そのようなＧＰＵは、第１の内部メモリと、第１の内部メモリに結合される実行ユニットと、第１の内部メモリを他の処理ユニットの第２の内部メモリに結合するように構成されるインタフェースと、を含む。第１の内部メモリは積層ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又は埋め込みＤＲＡＭを備えていてよい。インタフェースは第１の内部メモリをディスプレイデバイスに結合するように更に構成されていてよい。ＧＰＵは第１の内部メモリを中央処理ユニットに結合するように構成される別のインタフェースを含んでいてもよい。またＧＰＵはソフトウエアにおいて具現化され且つ／又はコンピューティングシステム内に含まれていてよい。 （もっと読む）

半導体装置が半導体基板上のゲートを含む。ゲートの１つの側壁が少なくとも１つの突出部を含んでいてもよく、ゲートの反対側壁が少なくとも１つの凹部を含んでいてもよい。接触部が、ゲート上に配置された絶縁層を通して形成されている。接触部は、ゲートの少なくとも１つの突出部に少なくとも部分的に重なっている。金属層が絶縁層上に配置されている。金属層は、ゲートの第１の側に移動した第１の構造を含む。接触部が絶縁層を通して第１の構造をゲートに電気的に連結するように、第１の構造は接触部に少なくとも部分的に重なっている。 （もっと読む）

【解決手段】
方法は、マルチコア・システムにおける複数のプロセッサ・コアの第一プロセッサ・コアに対して、第一プロセッサ・コア上で実行しているアプリケーション・スレッドの割り込みドメインおよび第一プロセッサ・コア上で実行しているアプリケーション・スレッドの受信者識別子がユーザレベル割り込みメッセージにおける対応するフィールドに一致する場合に、ユーザレベル割り込みメッセージによって示されるユーザレベル割り込みを受け入れることを含む。 （もっと読む）

【解決手段】
処理論理の複数のデータ並列スレッドをプロセッサコア上で実行するための方法は、複数のデータ並列スレッドを１つ以上のワークグループにグループ化することと、１つ以上のワークグループからの第１のワークグループをプロセッサコア上のオペレーティングシステムスレッドに関連付けることと、第１のワークグループからのスレッドをオペレーティングシステムスレッド内のユーザレベルスレッドとして構成することとを含む。例においては、方法は、ＧＰＵのために前もって構成されていたＧＰＵカーネルが多重コアＣＰＵ等のＣＰＵ上で実行されることを可能にする。多数のデータ並列スレッドのＣＰＵへのマッピングは、ＣＰＵ上でインスタンス化される高価なオペレーティングシステムスレッドの数を減少させ且つ効率的なデバッグを可能にするような方法でなされる。 （もっと読む）