【課題】公知の方法よりも費用がかからず、かつエピタキシーの前の単結晶シリコンからなる表面の平滑化のためだけに適しているのではない前記種類の方法を提供すること
【解決手段】平滑化された中間層と、前記中間層上に設けられたその上方にある層とを有する層構造の製造方法において、中間層を、フッ化水素を含有するガス状のエッチング剤で処理して、材料の取り去りを達成しかつ中間層を平滑化することを特徴とする、層構造の製造方法。 （もっと読む）

【課題】半導体ウェーハを製造する方法を提供する。
【解決手段】前記方法は、半導体ウェーハを結晶から分離し、半導体ウェーハの前面および裏面から材料を切除する連続加工工程で処理し、以下の加工工程：
機械的加工工程、半導体ウェーハを酸化し、半導体ウェーハの前面からフッ化水素を含有するガス状エッチング剤を用いて２０〜７０℃の温度で材料を切除するエッチング工程、および半導体ウェーハの前面を研磨する研磨工程を有し、その際半導体ウェーハの前面を研磨する加工工程が全体として５μｍ以下である材料の切除を生じる。 （もっと読む）

【課題】ラップ剤の作用個所への搬送を容易にする改善された方法を提供し、これにより高められた切断効率と、切断されたワークの改善されたジオメトリを得る。
【解決手段】ワーク３を切断ラッピングするための方法であって、ラップ剤４と、該ラップ剤に係合し回転するワイヤ工具とによって１つのワークを複数の薄いプレートに切断する形式のものにおいて、ワイヤ工具としてワイヤロープ１を使用する。 （もっと読む）

【課題】半導体基板の洗浄方法に関する。
【解決手段】オゾンにより表面に酸化膜が形成されたシリコンウエハを、アンモニア−過酸化水素溶液で洗浄する。 （もっと読む）

【課題】半導体材料の応力及び亀裂のない堆積のための基板と、かかる基板の製造方法を提供する。
【解決手段】半導体層構造の製造方法にあたり、ａ）半導体材料からなる基板を準備し、ｂ）前記基板上に第二の半導体材料からなる層を施与して、半導体構造を作製し、ｃ）該半導体層構造中に軽ガスイオンを注入して、半導体層構造内に空洞を含む層を作製し、ｄ）前記空洞を規定種の不純物原子によって安定化し、ｅ）該半導体層構造上に少なくとも１層のエピタキシャル層を施与する。 （もっと読む）

【課題】１×１０^９原子／ｃｍ^３よりも高くない鉄濃度を有しており、この鉄濃度が単結晶の縁部領域でも、単結晶から分離されたディスクの縁部領域でも超過されないような単結晶を製造することができる経済的な択一肢を提供する。
【解決手段】弾性的なシール１２が設けられており、弾性的なシール１２が、内壁９と断熱材１０との間のギャップ１１をシールしており、単結晶３へのガス状の鉄カルボニルの搬送を阻む障害物を形成しているようにした。 （もっと読む）

【課題】酸素析出が基板面内で均一に発生し、エピ層の結晶品質に優れたエピタキシャルウェーハの製造方法を提供する。
【解決手段】窒素濃度が５×１０^１４〜５×１０^１５ａｔｏｍｓ／ｃｍ^３、炭素濃度が１×１０^１６〜１×１０^１８ａｔｏｍｓ／ｃｍ^３であり、シリコン単結晶製造時の結晶育成条件として、サブストレート全面がＯＳＦ領域になる範囲であり、かつ結晶育成中の１１００〜１０００℃の冷却速度が４℃／分以上で引き上げた窒素・炭素同時添加シリコン単結晶基板をサブストレートとし、その表面にエピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】酸素析出が基板面内で均一なアニールウエハ及びその製造方法を提供する。
【解決手段】窒素濃度が１×１０^１４〜５×１０^１５ａｔｏｍｓ／ｃｍ^３であり、シリコン単結晶製造時の結晶育成条件として、Ｖ／Ｇが所定の条件を満たし、かつ結晶育成中の１１００〜１０００℃の冷却速度が４℃／分以上で引き上げた窒素添加シリコン単結晶基板をサブストレートとし、それを非酸化性雰囲気中において熱処理する。 （もっと読む）

【課題】ＣＶＤ炉内におけるウェハの温度分布を均一化して、ウェハ表面に膜厚の均一な半導体膜を形成する。
【解決手段】ＣＶＤ炉２内のサセプタ３にシリコンウェハＷを載置し、ＣＶＤ炉２の上下に配置したランプヒータ５Ｕ、５Ｌによりサセプタ３並びにシリコンウェハＷを加熱しつつ、シリコンウェハＷの表面に材料ガスＧを供給して半導体膜を成長させる際、サセプタ３の下部の温度がシリコンウェハＷの表面部の温度よりも１０度〜１００度高くなるようにランプヒータ５Ｕ、５Ｌを制御する。サセプタ３内における熱拡散を利用してサセプタ３表面の温度分布を均一化できるので、サセプタ３上に載置されたシリコンウェハＷの温度分布を均一化してその表面に膜厚の均一な半導体膜を形成することができる。 （もっと読む）

【課題】本発明はＳＧＯＩ基板及びその製造方法を提供する。
【解決手段】ＳＯＩ基板上に歪み緩和ＳｉＧｅ層を有する歪み緩和ＳＧＯＩ基板の製造方法であって、（１）ＳＯＩ基板のＳｉ層上に、７６０トール未満の減圧ＣＶＤ装置を用いて、雰囲気ガスがＳｉＨ_４／ＧｅＨ_４で、かつ成長温度が５５０〜９５０℃でＳｉＧｅ層をエピタキシャル成長させて、Ｇｅ濃度が１０〜３０％であり、表面平坦性が１００μｍ^２の観察領域でＲＭＳ値＜０．５ｎｍ、クロスハッチ状の周期的表面凹凸を有しない歪みＳｉＧｅ層を設け、（２）前記歪みＳｉＧｅ層を有するＳＯＩ基板を９００〜１３５０℃、５０時間以内で熱処理して、Ｇｅ濃度を増大させ、ないしは増大させること無く、かつ歪みを緩和すること、を特徴とする。 （もっと読む）