【課題】マルチワイヤソーでの切断時に、分離プレートの挿入時やマウンティングプレートからの分離及び個別化時のウェハの損傷を回避する方法を提供する。
【解決手段】インゴットをギャング長さ（刃部の幅）Ｌ_Gを有するワイヤソーによって同時に多数のウェハに同時に切断する。工作物の長さをＬi、工作物間を識別する分離プレート挿入スペースなどを考慮した工作物間の最小間隔をＡminとすると、


を満足し、かつ右辺ができるだけ大きくなるように同時に切断する工作物の組み合わせを選定する。次に工作物の間隔Ａ（Ａ≧Ａmin）が下式を満たすように決めてマウンティングプレート１１に固定する。
（もっと読む）

【課題】従来の技術の欠点を有せず、かつ経済的に実施され、さらに表面近くの領域においてのみＣＯＰｓ不含であるのでなく、ウェーハ厚さの主要部分にわたりＣＯＰｓ不含であるシリコンウェーハの熱処理方法及び該方法により得られたシリコンウェーハを提供する。
【解決手段】該製造方法は、シリコンウェーハを少なくとも一時的に酸素含有雰囲気に曝し、その際熱処理を、請求項１に定義した不等式：


を満足するように選択した温度で実施する。該シリコンウェーハは、バルク内に少なくとも１０⁷ｃｍ^-3の酸素析出のための核形成中心の密度、及びウェーハ表側面に少なくとも１μｍの厚さを有する核形成中心不含のゾーン並びにウェーハ厚さの少なくとも５０％に相当する深さまで１００００ｃｍ^-3未満のＣＯＰｓ密度を有する。 （もっと読む）

【課題】良好な固有ゲッタアビリティ（intrinsic getterability）を有する単結晶シリコンウェハの提供。
【解決手段】シリコンウェハの全体積において結晶格子空孔が優勢な点欠陥タイプであり、このシリコンウェハは、その軸に関して回転対称でありかつシリコンウェハの半径の少なくとも８０％の幅を有する領域を有しており、この領域は、少なくとも３０ｎｍの大きさを有しかつ密度が最大6・10³ cm^-3である、結晶格子空孔の凝集体と、１０ｎｍ〜３０ｎｍの大きさを有しかつ密度が1・10⁵ cm^-3〜3・10⁷ cm^-3である、結晶格子空孔の凝集体とを含んでおり、上記のシリコンウェハには0〜10 cm^-2の密度のＯＳＦシードが含まれており、またこのＯＳＦシードの内部における平均ＢＭＤ密度は、 5・10⁸ cm^-3 to 5・10⁹ cm^-3である。 （もっと読む）

【課題】良好なエッジロールオフ値および良好な局所的平坦度を有すると同時に、望ましくない結晶欠陥、背面のハロ、オートドーピングおよびナノトポグラフィ作用を回避した、応力フリーのエピタキシャルコーディング半導体ウェハおよびその作製方法を提供する。
【解決手段】エピタキシャル反応器にて化学蒸着により、半導体ウェハの前面に層をデポジットする際に半導体ウェハを支持する装置に関しており、この装置は、ガス通気性構造を有するサセプタと、このサセプタに配置されるリングとを有しており、このリングは、上記のサスセプタと、支持される前記半導体ウェハとの間の熱バッファとして作用する。 （もっと読む）

【解決手段】シリコン単結晶をチョクラルスキー法により引き上げ、前記引き上げの間にホウ素、水素及び窒素でドープし、かつエピタキシャル被覆されたｐ^-ドープされた半導体ウェハに加工する、ｐ^-ドープされかつエピタキシャル被覆された半導体ウェハの製造方法
【効果】本発明の方法により製造されたエピウェハは、そのゲッター能力及び低い層欠陥密度のために、大規模集積電子素子の作成に適している （もっと読む）

【課題】スリップ転位と反りを共に極小さく抑えた高品質、且つ、大径化に適したシリコンウエハ、及びその製造方法を提供する。
【解決手段】本発明のシリコンウエハは、ウエハの表面から２０μmより深い位置に存在しているＢＭＤのうち、２０ｎｍ以上４０ｎｍ以下のサイズのＢＭＤの密度が５×１０¹¹／ｃｍ³以上５×１０¹³／ｃｍ³以下であり、且つ、３００ｎｍ以上のサイズのＢＭＤの密度が１×１０⁷／ｃｍ³以下である。 （もっと読む）

【課題】シリコンウェハのウェット処理方法を提供する。
【解決手段】シリコンウェハをウェット処理する方法において、マイクロバブルの存在下で行うことを特徴とする。
【効果】ウェハ表面の有機物成分、パーティクル成分等を効率的に洗浄除去することが可能となる。さらに洗浄におけるエッチング速度を自在に制御することが可能となる。 （もっと読む）

【課題】半導体ウェハのエッジ領域において全体的な平坦度又は局所的な平坦度を犠牲にして不都合に行われることのない、半導体ウェハを研磨する方法を提供する。
【解決手段】上部研磨板３と下部研磨板４との間において半導体ウェハ１を研磨する方法において、半導体ウェハが、研磨剤を供給することによって、キャリヤ２１，２２の凹所に位置しながら、両面において研磨され、第１の研磨ステップにおける半導体ウェハの両面研磨を含み、前記第１の研磨ステップが負のオーバハングで完了され、該オーバハングが、第１の研磨ステップの後の半導体ウェハの厚さとキャリヤの厚さとの差であり、第２の研磨ステップにおける半導体ウェハの両面研磨を含み、該第２の研磨ステップにおいて、半導体ウェハの片面から１μｍ未満の材料が研磨される。 （もっと読む）

【課題】前面及び背面の「オートドーピング」、「ハロー」及び不利なナノトポグラフィーを十分に回避された半導体ウェハ及びその製造方法を提供する。
【解決手段】化学気相堆積（ＣＶＤ）により被覆された前面と、ポリシング又はエッチングされた背面とを備えた半導体ウェハを製造するにあたり、ガス状物質を半導体ウェハの背面にわたる領域から、ほぼサセプタ中の孔だけを通して、サセプタの背面にわたる領域へ導通させることにより高さ変動ＰＶ（= peak to valley）として表して、背面のナノトポロジーが５ｎｍより小さくする。 （もっと読む）

本発明は、ハンドルウエハ（５）と、ハンドルウエハ（５）に結合する炭化ケイ素を含む層（４０）とを含む多層半導体ウエハの製造方法に関し、前記方法は、ａ）ハンドルウエハ（５）を提供するステップ；ｂ）ドナーウエハのドナー層（２）と残部（３）とを含み、ドナー層（２）が単結晶シリコンを含むものである、ドナーウエハ（１）を提供するステップ；ｅ）ハンドルウエハ（５）にドナーウエハ（１）のドナー層（２）を結合させるステップ、及びｆ）ハンドルウエハ（５）に結合したままのドナー層（２）を露出させるためにドナーウエハの残部（３）を除去するステップを含み、前記方法は、更にｃ）注入炭素を含む層（４）を作製するためにドナー層（２）に炭素イオンを注入するステップ、及びｄ）ドナー層（２）の少なくとも一部に炭化ケイ素ドナー層（４４）を形成するために注入炭素を含む層（４）を含むドナー層（２）を熱処理するステップを含むことを特徴とする。本発明はまた、ハンドルウエハ（５）と、ハンドルウエハ（５）に結合する炭化ケイ素ドナー層（４４）とを含む多層半導体ウエハに関し、ここで炭化ケイ素ドナー層（４４）は、Ｘ線回折によって決定されるように、双晶を含まず、更なる炭化ケイ素ポリタイプを含まない。
（もっと読む）