【課題】半導体チップとテスタとの間の接触抵抗を検知することにより、正確な電気測定を行う。
【解決手段】テスタ電源VccTピンにデバイス内部の電源VccDピンが接続され、これらのピンの間に接触抵抗Rcvが存在している。この回路において、スイッチ１ｃ、抵抗素子１ｄを設け、メモリセルアレイおよびコントロール回路がスタンバイ状態である際に、内部電圧VccDを測定し、出力端子から出力できるようにした。VccDの値が所定値以下である場合は、半導体チップとテスタとの間の接触抵抗値が所定値以上であると判断し、接触抵抗測定を再度行うようにする。これにより、半導体チップの正確な電気測定を行うことができ、テスト起因による歩留まり低下を防止することができる。 （もっと読む）

【課題】 テスト効率と製品歩留まり向上ができる半導体記憶装置を提供する。
【解決手段】 半導体記憶装置は、入力コマンドデコーダ、コマンド生成器、半導体メモリ、書き込み判定回路を備える。半導体メモリにはコマンド生成器からの第２コマンド及び第１アドレス情報に基づいて第１データが書き込まれる。書き込み判定回路は、第１データと第１アドレスから読み出された第２データとを比較して正常に書き込みが行われたか否かを判定する。入力コマンドデコーダには第１データを救済させる第３コマンドがさらに入力される。半導体メモリに正常に書き込みが行われていないと判定された場合、入力コマンドデコーダは第３コマンドがデコードされた第４コマンドと第１アドレス情報とをコマンド生成器に供給する。コマンド生成器は、第４コマンドに基づいて第１アドレスと異なる第２アドレス情報と第２コマンドと第１データとを半導体メモリに供給する。 （もっと読む）

【課題】 個体差により生じていたＤ／Ａ変換手段の出力のバラツキを抑える。
【解決手段】 信号処理回路４０２は、所望のアナログ信号に対応する第１のデジタル信号をＤ／Ａ変換器４０４に出力し、Ａ／Ｄ変換器４１４は、Ｄ／Ａ変換器４０４から出力されたアナログ信号を第２のデジタル信号に変換する。信号処理回路４０２は、Ａ／Ｄ変換器４１４より出力される第２のデジタル信号を入力し、第１のデジタル信号に対応する所望のアナログ信号のレベルと第２のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、補正値を用いて出力するデジタル信号を補正する。 （もっと読む）

【課題】評価用半導体装置の二次実装評価をするのに、かかる工数を抑えて、早く評価す
ることができる評価用半導体装置、及び評価用半導体装置の製造方法を提供する。
【解決手段】評価用半導体装置１１は、二次実装評価を行うために用いられ、ボンディン
グパッド２３が形成されたダミーチップ１２と、ダミーチップ１２が搭載されるインター
ポーザー１５と、インターポーザー１５に設けられたハンダボール１４と、ボンディング
パッド２３からハンダボール１４に至るまでを電気的に接続するためのボンディングワイ
ヤ１３とを有する。ダミーチップ１２は、製品であるＩＣチップとしての機能を必要とし
ないことから、ボンディングパッド２３の形成を、インクジェット法によって所望の位置
や形状に印刷する。これにより、早く評価用半導体装置１１を製造することができ、二次
実装評価を早く行うことができる。 （もっと読む）

【課題】内部の状態を随時外部から確認できる半導体集積回路の提供。
【解決手段】パッシブ型無線ＩＣタグが内蔵された半導体集積回路であって、半導体集積回路の所定の部位の動作状態を判定する判定回路と、前記判定回路の判定結果に基き、異なるＩＤコードを生成するＩＤコード生成部と、を備え、前記パッシブ型無線ＩＣタグが、外部から無線送信される読み取り信号に呼応して前記ＩＤコード生成部から受信したＩＤコードを送信すること、を特徴とする。 （もっと読む）

本発明による回路は、第１のデータ保持素子（２０１）に並列に接続された第２のデータ保持素子（２０２）を有する第１のデータ保持素子（２０１）を有する。該第２のデータ保持素子（２０２）は、該第１のデータ保持素子（２０１）よりも長いセットアップ時間を有する。
（もっと読む）

【課題】トリミングができないリスクの低減を図り、確実にトリミングを行なうことにより、速やかに所望のデバイスを供給するためのトリミング回路、電子回路及びトリミング制御システムを提供する。
【解決手段】電源ＰＳから、セレクタ１１、抵抗、ヒューズＦが接地ＧＮＤに直列に接続される。このヒューズＦの直上には、プローブトリムを行なうためのプローブパッド２１が接続される。このセレクタ１１は、背面接続（back-to-back）された２個のｎ型ＭＯＳトランジスタから構成される。このｎ型ＭＯＳトランジスタのゲート端子にセレクタ制御回路１２が接続される。そして、ヒューズＦの電源側には、トリムセンス回路が設けられている。トリムセンス回路において、ヒューズの溶断を検知し、この検知により、各トリミング回路ＴＣに対応する素子の動作を変更する。 （もっと読む）

【課題】 本発明は、プリント板試験装置において、被試験プリント板を実装した後に、被試験プリント板座標と試験装置ロボット座標を照合するための基準点ビアを検出する方法を提供する。
【解決手段】
プリント板の基準点となるスルーホールビアの下側から発光素子により光を当て、受光素子を取り付けたアームをプリント板の上側に設け、スルーホールビアからの受光量に応じてアームをｘ／ｙ軸方向に制御することにより、基準点となるスルーホールビアの座標を検出する。 （もっと読む）

【課題】 システムオンチップの故障診断装置及び方法と故障診断の可能なシステムオンチップを提供する。
【解決手段】 システムオンチップに故障診断要求命令を入力する命令入力ユニットと、システムオンチップから故障如何を表す診断結果を受信して出力する出力ユニットと、を備え、システムオンチップは、故障診断要求命令が受信されれば、自体的に故障を診断し、診断結果を出力ユニットに出力するシステムオンチップの故障診断装置。これにより、現場または遠隔地で製品に搭載されたシステムオンチップの故障診断を容易に行える。 （もっと読む）

【課題】 論理回路において遅延故障が発生した場合においても、処理性能を低下させること無く動作可能な論理回路構成技術を提供する。
【解決手段】 １以上の論理ブロックと書き換え可能ブロックとを含む論理回路において、第１のクロックにおいて遅延故障が発生した論理ブロックを検出する検出手段と、少なくとも遅延故障が発生した論理ブロックと等価な論理ブロックが並列に２以上配置された論理ブロックを第１のクロックより遅い第２のクロックにおいて動作可能な書き換え可能ブロックの中に構成する論理ブロック構成手段とを有することを特徴とする。 （もっと読む）

集積回路（ＩＣ）１００は、予め定められた動作を行うように構成された高静電容量固体回路領域、データを格納するＦｅＲＡＭブロック１０４、及びＩＣを無線で識別する外部的に提供された固有ＩＤをＲＦＩＤブロックに伝達するように構成されたインタフェースユニットを備え、固有ＩＤは、ＦｅＲＡＭブロックに格納される。ＩＣは、ＩＣの予め定められた領域を通して延長される導電性トレースを更に備え、導電性トレースは、ＲＦＩＤブロックに対するアンテナとして構成され、ここで、ＲＦＩＤブロックは、情報を受信し、アンテナを介して外部ソースに情報を伝達するように構成される。
（もっと読む）

未許可のアクセスに対して安全を確保されなければならない情報を含む機能回路（１２ａ−ｃ）を備えた集積回路（１０）。この集積回路は、機能回路（１２ａ−ｃ）に結合された試験アクセス回路（１４，１６）と、この試験アクセス回路（１４、１６）に結合された複数のヒューズ・エレメントを備える。ヒューズ・エレメント（１８）は、複数のヒューズ・エレメントにおける第１のヒューズ・エレメント（１８）が断線状態であり、複数のヒューズ・エレメントにおける第２のヒューズ・エレメント（１８）が非断線状態の場合だけ、試験アクセス回路（１４，１６）を経由して機能回路（１２ａ−ｃ）を一貫してアクセスできるようにする回路構成に接続される。その結果、第１のヒューズ・エレメント（１８）の全てを選択的に断線した後に、集積回路を試験することができる。試験の後、第２のヒューズ・エレメントの少なくとも一部が断線される。その結果、どのヒューズ・エレメントが第１のヒューズ・エレメントであり、どのヒューズ・エレメントが第２のヒューズ・エレメントであるか知らない人は、集積回路を、安全が確保された情報にアクセスする危険がある試験アクセスが可能な状態に戻すのに困難に直面する。
（もっと読む）

【課題】 半導体チップのチップサイズを小さくしてコストの低減を図ることができる半導体装置及び半導体装置のテスト方法を得る。
【解決手段】 Ｉ／Ｏセル１６は、内部電圧ＶＤＤを電源として作動し、Ｉ／Ｏセル１７は、内部電圧ＶＣＣを電源として作動することから、Ｉ／Ｏセル１６から出力されるハイレベルの信号は内部電圧ＶＤＤの電圧をなし、Ｉ／Ｏセル１７から出力されるハイレベルの信号は内部電圧ＶＣＣの電圧をなすようにして、Ｉ／Ｏセル１６及び１７からハイレベルの信号が出力されているときのパッドＤｏ１及びＤｏ２の電圧を測定することにより、内部電圧ＶＣＣ及びＶＤＤの電圧が規格値内であるか否かのテストを行うことができるようにした。 （もっと読む）

【課題】 機器に対する制御タイミングや制御量に重大な影響を与えるマイクロコンピュータのタイマクロック生成部やフリーランカウンタ等の異常を正確に検出できるマイクロコンピュータの異常検出装置を提供する。
【解決手段】 外部発振子からの入力クロックに基づいてシステムクロックを生成するＰＬＬ２、２１と、ＰＬＬからの出力クロックを分周してタイマクロックを生成するタイマクロック生成部３，３１と、タイマクロック生成部からのタイマクロックに基づいてカウントするフリーランカウンタ４、４１を重複して備え、フリーランカウンタ４と第二のフリーランカウンタ４１の値を比較する比較部８と、比較部により双方のフリーランカウンタの値が不一致であるときにフリーランカウンタ４が異常であると判定する判定部９を備える。 （もっと読む）

【課題】システムＬＳＩの内部動作状態を観測するにあたり従来はストローブ信号と内部状態信号の位相調整をシステムＬＳＩ内部で行っているが、半導体の微細化、高速化に伴い必要な工数、コストが無視できなくなってきている。
【解決手段】ストローブ信号と内部状態信号の位相調整をシステムＬＳＩ外部のプリント基板上回路やロジックアナライザ等の測定器で行い、ＬＳＩ内部での位相調整を不要とする。これによりシステムＬＳＩ開発期間短縮およびコストダウンが可能となる。 （もっと読む）

【課題】
不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うこと
【解決手段】
本発明に係るヒューズ切断テスト方法は、ヒューズの状態をテストするヒューズ切断テスト方法であって、当該ヒューズに流れる電流の値に基づいて、当該ヒューズの切断、非切断及びその中間の状態のいずれかを判断するヒューズ切断テスト方法。これにより、不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。 （もっと読む）

【課題】 高速動作用の特殊な出力回路を使用することなく、ＬＳＩ内部の高速信号の変化を観測することのできるＬＳＩ内部信号観測回路を提供する。
【解決手段】 ＬＳＩ内部信号観測回路は、パッド１と、パッド１に接続されてＬＳＩの内部に配線されるモニタ線２と、モニタ線２に隣接して配線され、電位が固定されているシールド線４と、出力イネーブル端子をそれぞれ有しＬＳＩのノードＮ１、Ｎ２、・・・、Ｎｎにそれぞれ接続されるバッファ３１、３２、・・・、３ｎと、これらのバッファの各出力とモニタ線２との間に接続されるキャパシタＣ1、Ｃ2１、Ｃ２２、・・・、Ｃｎとを備える。 （もっと読む）

【課題】 ステートマシンで構成される被監視回路の動作をきめ細かく監視し、動作異常を検出する。
【解決手段】 被監視デバイス１０が現在とっている状態を表わす状態番号をデバイス１０の外部に出力させる。状態番号ごとに消費電流の上限値および下限値を設定する。監視回路１６では、電流検出回路１４が検出する消費電流値を、現在の状態番号に対応する上限値および下限値を用いて判定して動作異常を検出する。 （もっと読む）

【課題】電源電圧を正確に検知してパワーオンリセット信号を出力する。
【解決手段】電源電圧を受けて基準電圧を発生する基準電圧発生回路10と、基準電圧の値が規定値に達したことを検知する基準電圧レベル保障回路20と、基準電圧レベル保障回路20の検知信号に基づいて動作が制御され、電源電圧に応じた値を持つ電圧を基準電圧と比較する電圧比較回路を有し、この電圧比較回路の比較結果に基づいてパワーオンリセット信号を出力する電源電圧検知回路30とを具備する。 （もっと読む）

【課題】外部からのプローブを接触させる等の必要がなく、十分な測定精度が得られる検査を実現する。
【解決手段】互いに交差する複数の走査線及び複数の信号線と、複数の走査線及び複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極２ａと、画素電極に供給された第１の電位信号と参照電位としての第２の電位信号との電位差を増幅して出力する増幅器４ａと、増幅器４ａに電源電位を供給する第１及び第２の供給手段とを備え、第１及び第２の供給手段の少なくとも一方は、駆動能力の異なると共に、並列接続された複数のトランジスタを具備していること特徴とする。 （もっと読む）