【課題】複数の半導体記憶素子の試験に要する時間の短縮を図った半導体記憶素子および半導体記憶装置を提供する。
【解決手段】半導体記憶素子が，半導体記憶素子を互いに識別する識別情報を記憶する第１の記憶部と，前記記憶される識別情報に基づいて，制御信号を変換する変換部と，データを記憶し，かつ前記変換された制御信号によってデータの入出力が制御される第２の記憶部と，試験状態か否かを表す試験状態信号に基づいて，前記変換部による変換の有無を制御する変換制御部と，を備える。 （もっと読む）

【課題】ＦＦの値をスキャンテスト開始時の値にもどすことができ、回路規模の増加を抑制した解析装置を提供する。
【解決手段】本発明に係る解析装置は、スキャンテスト機能を有する解析装置１００であって、複数のフリップ・フロップを含み、スキャンテスト時に前記複数のフリップ・フロップがシフトレジスタを構成する複数のスキャンパス１０１ａ、１０１ｂ及び１０１ｃと、第１の接続状態と、複数のスキャンパス１０１ａ、１０１ｂ及び１０１ｃを直列に接続し、かつ最終段のスキャンパス１０１ｃの出力１０３ｃを初段のスキャンパス１０１ａの入力に接続する第２の接続状態とを切り替えるセレクタ１０４ａ、１０４ｂ及び１０４ｃとを備える。 （もっと読む）

【課題】電子デバイスの劣化を精度よく解析し、かつ、電子デバイスを精度よく識別する。
【解決手段】電子デバイスの実動作時に動作する実動作回路と、電子デバイスの試験時に動作する第３のテスト用回路及び第２のテスト用回路と、電子デバイスの実動作時に、第２のテスト用回路に電源電圧が印加されない状態を維持して、実動作回路及び第３のテスト用回路に電源電圧を印加し、電子デバイスの識別時に、第２のテスト用回路に電源電圧を印加する電源部とを備える電子デバイスを提供する。第２および第３のテスト用回路は、電気的に並列に設けられた複数のテスト用素子と、電子デバイスの試験時において、それぞれのテスト用素子を順次オン状態に制御する選択部と、選択部が順次オン状態に制御したテスト用素子のそれぞれの端子電圧を、電子デバイスの識別情報として出力する識別情報出力部とを有してよい。 （もっと読む）

【課題】リダンダンシ演算処理時間を短縮してＤＵＴのテストコストを削減できるメモリ検査方法およびメモリ検査装置を提供すること。
【解決手段】フェイルセル救済のためのリダンダンシ演算処理にあたり、ラインフェイル情報に基づきラインフェイル救済処理を行う第１段階の処理と、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第２段階の処理、を行うことを特徴とするメモリ検査方法およびメモリ検査装置。 （もっと読む）

【課題】動作不良が発生する前に回路の劣化を検出することを可能にする。
【解決手段】テストされる回路１００と、それぞれが異なる論理閾値を有しかつ論理閾値に基づいてテストされる回路の出力を演算する複数の論理回路３ａ、３ｂ、３ｃと、複数の論理回路の出力が一致していない場合にテストされる回路が劣化していることを通知する劣化通知信号を発生する劣化通知信号発生回路７と、を備えている。 （もっと読む）

【課題】本発明は、システム全体のスループットを低下させることなく、実動作中の回路誤動作（セットアップ違反）を認識することができる半導体装置を提供することを目的とする。
【解決手段】本発明は、第１レジスタＲ１と、遅延手段Ｂ２と、第２レジスタＲ２と、比較器１とを備える。第１レジスタＲ１は、論理回路（Ｌ１）からのデータをクロック信号の所定のタイミングで取り込む。遅延手段Ｂ２は、クロック信号を遅延させる。第２レジスタＲ２は、第１レジスタＲ１と論理等価であり、遅延手段Ｂ２を経たクロック信号の所定のタイミングで論理回路（Ｌ１）からのデータを取り込む。比較器１は、第１レジスタＲ１の出力Ｑ１と第２レジスタＲ２の出力Ｑ２との比較を行い、第１エラー信号を出力する。 （もっと読む）

【課題】設計自由度及び集積度の高い集積回路のための最適なパラメータを設定する動作速度検出装置を提供すること。
【解決手段】動作速度検出装置は、デジタル論理回路により構成された集積回路の遅延特性から当該集積回路の動作速度を検出する。動作速度検出装置は、デジタル論理回路により構成され、入力されたクロックを遅延させる複数の遅延部と、複数の遅延部の各々から得られたデータを用いて統計的な演算処理を行う演算部とを備える。複数の遅延部は、集積回路内に分散して配置されている。 （もっと読む）

【課題】電源投入時の電源電圧の立ち上り時間を監視することができる半導体装置（１）を提供すること。
【解決手段】本発明の半導体装置（１）は、電極パッド（４−ｊ）（ｊは１以上の整数）と、内部回路（２）と、監視部（１０）とを具備している。前記電極パッド（４−ｊ）には、入力電源（３−ｊ）により電源電圧が供給される。前記内部回路（２）には、前記電源電圧が内部電源電圧（Ｖ_ｊ）として供給される。前記内部回路（２）は、前記内部電源電圧（Ｖ_ｊ）が動作電圧（Ｖ_ｊｔｙｐ（Ｖ_ｊｍｉｎ））であるときに動作する。前記監視部（１０）は、設定電圧（Ｖ_ｊｓｔ）から、前記設定電圧（Ｖ_ｊｓｔ）よりも高い前記動作電圧（Ｖ_ｊｔｙｐ（Ｖ_ｊｍｉｎ））まで前記内部電源電圧（Ｖ_ｊ）が変化するときの立ち上り時間（ｔ_ｊ）を監視する。 （もっと読む）

【課題】Ａ／Ｄ変換用基準電圧の異常を検出するため、異常検出用基準電圧を設けてこの電圧をＡ／Ｄ変換器に変換させた場合、異常を検出しても、異常がＡ／Ｄ変換用基準電圧にあるのか異常検出用基準電圧にあるのか判定することが出来ないという課題があった。
【解決手段】Ａ／Ｄ変換器２０１を備えた内燃機関の制御装置において、Ａ／Ｄ変換用基準電圧生成手段２０５と異常検出用基準電圧生成手段２０６との間に電圧変動抑制回路３０１を設けて、仮にいずれか一方の電源手段が異常になっても、その電圧の変動範囲はある範囲内に抑制されるようにする。この抑制の範囲内で、異常検出用基準電圧生成手段２０６の電圧を分割した電圧をＡ／Ｄ変換器２０１で変換し、この変換値をマイクロコンピュータ２０２で監視して、その値の大小にもとづき、いずれの電源手段に異常があるのか判定させる。 （もっと読む）

【課題】本発明は集積回路及び該情報記録方法に関し、オンパッケージアンテナを含むＲＦＩＤ回路を内蔵した集積回路を具現してテストの効率を向上させることができるようにする技術を開示する。
【解決手段】本発明は、無線周波数信号を利用して管理情報を格納するＲＦＩＤタグ及びＲＦＩＤタグに管理情報を格納するため、集積回路とＲＦＩＤタグとの間でインタフェースを行なうインタフェース手段を含み、ワイヤ及びリードフレームを利用してＲＦＩＤタグのアンテナを形成することを特徴とする。 （もっと読む）

【課題】半導体集積回路内の電源ドロップ発生箇所を、容易に確認することができる不良解析方法を提供する。
【解決手段】半導体集積回路201の論理回路210内に発光素子209を有する電源ドロップ確認回路208を任意に配置し、VDD配線205とVSS配線206の間の電源ドロップ量によって発光素子209の電流量が異なり、発光量、発熱量も異なる。この現象をエミッション顕微鏡、液晶解析装置で観測することによって、半導体集積回路内の電源ドロップ発生箇所を推測する解析手法を提案する。これにより半導体集積回路の電源ドロップによる動作不良の不具合箇所を推測するための、設計検証（回路検証、シミュレーション検証、レイアウト検証）時間が短縮でき、ＦＩＢ加工による加工時間の短縮も図ることが可能となり、解析時間の大幅な短縮が図れる。 （もっと読む）

【課題】過剰なマージンを排除して半導体集積回路の性能を高くする。
【解決手段】半導体集積回路システムであって、プログラムを実行する制御対象回路と、前記制御対象回路の状態を示すシステム情報を出力するシステム情報モニタ部と、前記制御対象回路の回路特性を求めて回路特性情報として出力する回路特性モニタ部と、前記システム情報に基づいて、前記制御対象回路が正常に動作しているか否かを判定する誤動作判定部と、前記制御対象回路が正常に動作している場合に、前記回路特性情報を基準回路特性情報として保持する基準回路特性保持部と、前記制御対象回路が正常に動作していない場合に、前記回路特性モニタ部で検出された回路特性情報と前記基準回路特性情報とに基づいて、誤動作要因を判定する誤動作要因判定部と、前記誤動作要因に基づいて、前記制御対象回路における補正対象を判定し、目標電気的特性情報を生成する補正対象判定部とを備える。 （もっと読む）

【課題】切り替え時に電圧低下を起こすことがない切り替え器およびそれを用いたテストシステムを提供することを目的にする。
【解決手段】本発明は、少なくとも２つの電圧が入力され、これらの電圧を選択するスイッチと、少なくとも２つの電圧が入力され、少なくともスイッチの切り替え動作が完了した後は、スイッチの出力と同じ電圧を選択する選択部と、選択部およびスイッチに接続され、これらの出力を一致させる監視部と、を具備したことを特徴とするものである。 （もっと読む）

【課題】ホットスポットより少ない温度センサでの正確な温度管理を行う。
【解決手段】本発明の例に関わる温度制御システムは、チップ１１内に形成される複数の演算器１２と、複数の演算器１２のパフォーマンスをモニタし、パフォーマンス情報を出力するパフォーマンスモニタ回路１３と、チップ１１内に形成され、チップ温度に関する検出信号を出力する温度センサ１４と、検出信号に基づき温度情報を出力する温度検出部１５と、複数の演算器１２のパフォーマンス、チップ温度及びホットスポットの温度の関係を表すテーブルを格納し、そのテーブルに基づき、パフォーマンス情報及び温度情報からホットスポットの温度を推定するシステムコントローラ１６とを備える。 （もっと読む）

【課題】検査装置へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置において、過電流等の設定外電圧が発生することを防止する。
【解決手段】リレー11の接続元と接続先間の電位差をモニターする装置21を設ける。リレー11の接続元と接続先に電位差があり、かつ検査装置からリレー11を接続させる信号が送られたとき、デバイスへつながるリレー12をグラウンドへ接続させる制御装置を設ける。電圧モニター装置21に電位差がなくなったとき、リレー12は元に戻る。これにより、検査用プログラムでケアすることなく、バイパスコンデンサの接続制御ができ、過電流等の設定外電圧から検査ボードを保護することが可能となる。 （もっと読む）

【課題】 装置裏面からのＦＩＢ等による加工、改ざんに対して、集積回路の保護が可能な半導体集積回路装置を提供する。
【解決手段】 半導体基板１３上に、保護集積回路領域１４の下方を覆うように裏面シールド配線１６を形成し、前記保護集積回路領域１４に、前記裏面シールド配線の一端に接続されたパターン発生回路２１、及び前記裏面シールド配線１６の他端、及び前記パターン発生回路２１に接続されたパターン検出回路２４を形成し、前記パターン発生回路２１で発生させた任意のパターン信号を、前記裏面シールド配線１６の一端、及び前記パターン検出回路２４に入力し、該パターン検出回路２４で、前記パターン発生回路２１から入力された信号と、前記裏面シールド配線１６を介して入力されたパターン信号との一致／不一致を検出する。 （もっと読む）

【課題】 電子デバイス用試験装置及び電子デバイスの試験方法に関し、数万〜数十万ステップの試験プログラムにおいて、異常が発生した箇所を検出するとともに、電源のＯＮ、ＯＦＦ時にアラームが出ないようにする。
【解決手段】 電子デバイス試験装置に、テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターする機能を設ける。 （もっと読む）

【課題】ＬＳＩ出力ＰＩＮを増やすことなく解析データをリアルタイムで採取することができるようにする。
【解決手段】デバッグ回路１は、ＬＳＩ論理回路５０の動作中にデータ採取するタイミングと採取するデータの選択条件を保持するモード保持回路１０と、ＬＳＩ論理回路５０内の論理回路状態信号がモード保持回路１０出力の条件と一致したときパタン一致信号とパタン種別信号を送出するパタン検出回路２０と、パタン一致信号を受けるとパタン種別信号に毎に異なる補助コードを持ったトランザクションヘッダを作成し、ヘッダの後にＬＳＩ論理回路５０から出力される解析データをつけたユーザ定義メッセージトランザクションを作成するトランザクション生成回路３０と、通常トランザクションとユーザ定義メッセージトランザクションとを選択しＬＳＩ７０からトランザクション出力として出力するトランザクション選択回路４０とを含む。 （もっと読む）

【課題】 デバイスにストレス印加やテストなどが実施されているかを正確に判別する。
【解決手段】 半導体装置２０には、第１のテスト回路１、第２のテスト回路２、テストモード検出回路３、及び端子Ｐａｄ１が設けられている。第１のテスト回路１は、入力信号ＩＮ１が“Ｈｉｇｈ”レベルのとき活性となり、“Ｌｏｗ”レベルのときと“Ｈｉｇｈ”レベルから“Ｌｏｗ”に変化したあと非活性となる。一方、第２のテスト回路２は、入力信号ＩＮ２が“Ｌｏｗ”レベルのとき非活性となり、“Ｈｉｇｈ”レベルのときと“Ｈｉｇｈ”レベルから“Ｌｏｗ”に変化した後活性となり、“Ｈｉｇｈ”レベルから“Ｌｏｗ”に変化した後は内部に設けられたＰｃｈ ＭＯＳトランジスタＰＴ１のゲートにバイアス印加が継続される。 （もっと読む）

【課題】アクティブなプローブコンタクトアレイの管理
【解決手段】ウエハ上のウエハコンタクトアレイに対して相対的にプローブコンタクトアレイの向きを制御するための方法および装置について説明される。プローブコンタクトアレイは、第１のキネマチック基準特徴を有し前記第１のキネマチック基準特徴に関連付けられたプローブカード上に構成される。ウエハは、第２のキネマチック特徴を伴うインターフェースを有するウエハプローバ内に配置される。第１および第２のキネマチック特徴は、併せて、プローブカードとインターフェースとの合体時にプローブカードとウエハプローバとの間の相対運動を抑制するように動作可能である。ウエハコンタクトアレイに相対的なプローブコンタクトアレイの向きが決定される。プローブコンタクトアレイがウエハコンタクトアレイに対してアライメント状態にない場合は、プローブコンタクトアレイとウエハコンタクトアレイとをほぼアライメント状態にするために、キネマチック基準特徴の少なくとも１つの高さが調整される。 （もっと読む）