【課題】ＬＳＩのばらつきにより周波数仕様未達や電力仕様未達となり、不良品として破棄されていたＬＳＩを救済する。
【解決手段】各ＬＳＩの性能を検出する性能検出部と、前記性能検出部の検出結果に基づいて前記ＬＳＩの最適動作電圧に関する値を決定する最適電圧決定部と、前記ＬＳＩへの供給電圧を制御する制御信号を前記最適電圧決定部の決定に基づいて生成する電圧制御信号生成部と、を備え、標準電源電圧が印加されたとき、前記ＬＳＩの動作周波数又は消費電力が規定範囲外となる場合に、前記制御信号のデューティ比によって前記電圧可変電源の出力電圧を変更し、前記ＬＳＩに接続される電圧可変電源は、前記制御信号によって、前記標準印加電圧とは異なる印加電圧を前記ＬＳＩに供給する。 （もっと読む）

機能バスを通して内部接続される複数の機能回路を持った集積回路が、機能バス上でバストランザクションを用いて診断動作を実行する診断バスマスター回路と共に提供される。これらの診断動作は、集積回路の通常の速度動作の間に実時間で実行して、より正確な診断結果を作り出すことができる。診断バスマスター回路は、特に、メモリからデータ値を読み出したり、データ値をメモリへ診断動作の一部として書き込んだりするのに便利である。
（もっと読む）

【課題】不揮発性メモリ装置でデータ記録途中に停電が発生したか否かを判別することができる方法と装置を提供する。
【解決手段】複数のページ単位メモリセルを含むメモリアレイが含まれる不揮発性メモリ装置が含まれ、エラー検出動作が支援される集積回路装置が開示される。またメモリ制御器も提供される。前記メモリ制御器は前記不揮発性メモリ装置と電気的に連結され、ページ記録動作の間前記不揮発性メモリ装置に複数のセグメントで構成されたページデータを供給するように設定される。前記ページデータを構成する前記複数のセグメントはページ記録動作の間プログラムされる多数の不揮発性メモリセルを指示する複数のセグメントで構成されたチェックサムデータを含む。またページ読み出し動作の間比較とエラー検出のための付加的なチェックサムデータが生成される。 （もっと読む）

【課題】所定の基準クロックで稼動する複数の信号線を流れる信号の値を、出力端子を介してリアルタイムに外部から観測することができるようにする信号出力制御装置、および信号出力制御方法を提供する。
【解決手段】本発明に係る信号出力制御装置は、信号線群から２以上の信号線を選択する信号線選択部と、前記信号線選択部により選択された信号線を流れる信号の基準クロックを選択する基準クロック選択部と、前記基準クロック選択部により選択された基準クロックと、前記信号線選択部で選択された信号線の本数とに基づいて出力を決定する出力決定部と、前記信号線選択部により選択された信号線を流れる各信号を前記基準クロックでサンプリングし、サンプリングした各信号値を前記出力決定部により決定された出力クロックの各サイクルで逐次出力する信号出力制御部とを備えることを特徴とする。 （もっと読む）

【課題】 マイクロプロセッサ（１２）に集積化され、特別のタイプのマイクロプロセッサ監視回路（１８）を介してデジタルメッセージを伝送するための方法であって、各メッセージは、メッセージ識別子を有し、連続的に隣接するいくつかのビットのグループにより形成され、ビットのグループは、各々が決められたビット数を有する１つ又は複数のセグメントに分割されている方法を提供する。
【解決手段】 方法は、連続して隣接するビットグループである、識別子に対応し監視回路のタイプに関わらず固定ビット数を有する第１のグループと、少なくとも１つのグループが識別子及び監視回路のタイプに依存する固定ビット数を有し、その他のグループの数が識別子に依存し監視回路のタイプには依存しない第２のグループと、１より大きく、伝送されるメッセージに依存するビット数を有する第３のグループと、各々のグループが１より大きく伝送されるメッセージに依存するビット数を有し、グループの数が、識別子、監視回路のタイプ、そして伝送されるメッセージに依存する第４のグループと関連するセグメントを連続的に伝送することから構成される。
（もっと読む）

【課題】 本発明は、集積回路において、該集積回路が動作モードである時に境界試験を行うために使用することができる境界試験アーキテクチャを提供する。
【解決手段】 本発明の集積回路で使用する試験アーキテクチャは、所望の機能を実行する、入力データをキャリーする入力端子及び出力データをキャリーする出力端末を有する集積回路のアプリケーション論理回路（２０）と、集積回路のレジスタで形成されたシリアル走査経路であり、走査経路から連続的にロードされた比較データを保持するための少なくとも一つの比較データ・レジスタ（９８）を含む該シリアル走査経路と、比較データ・レジスタの比較データとアプリケーション論理回路のデータとを比較することに応じて比較信号（ＣＴＥＲＭ）を生成する、アプリケーション論理回路及び比較データ・レジスタに接続された比較論理（ＣＯＭＰＯＵＴ）とを備えている。 （もっと読む）

テスト・チップは、各領域が少なくとも１つのテスト構造体を含むことができる複数領域のアレイを有する少なくとも１つのレベルを具える。その少なくとも幾つかの領域はそれぞれのテスト構造体を含む。そのレベルは、テスト構造体に入力信号を供給する複数のドライバ・ラインを有する。そのレベルは、テスト構造体から出力信号を受信する複数の受信機ラインを有する。そのレベルは、電流を制御するための複数のデバイスを有する。各テスト構造体は、ドライバ・ラインの中の少なくとも１本のラインに、その間にあるそのデバイスの中の第１のデバイスで接続される。各テスト構造体は、受信機ラインの中の少なくとも１本のラインにその間にあるそのデバイスの中の第２のデバイスで接続されていて、そのテスト構造体の各々がドライバ・ラインおよび受信機ラインを用いてテストを行うべく個々にアドレス可能である。
（もっと読む）