【課題】接合部の損傷を事前に検知する。
【解決手段】電子部品は、第１部材と、第２部材と、接合部と、測定部とを備える。第１電極は、第１部材上に形成される。第２電極は、第１部材上の、第１電極が形成された領域の周囲の領域に形成される。第３電極は、第２部材に形成される。第２電極が第２部材に形成され、第３電極が第２部材の第２電極が形成された領域の周囲の領域に形成されてもよい。接合部は、第１電極と第２電極と第３電極と接合する。測定部は、第１電極および第２電極のうち少なくとも一方を含む接続経路の電気特性を測定する。 （もっと読む）

【課題】 多様な方式でスキャンテスト経路を形成することができる半導体装置を提供する。
【解決手段】第１チップおよび第２チップを電気的に連結する第１貫通ビアおよび第２貫通ビアと、前記第１チップに配置され、テストデータを受信するとともに前記第１貫通ビアと接続される第１回路部と、前記第１チップに配置され、前記第２貫通ビアおよび前記第１回路部と接続される第２回路部と、前記第２チップに配置され、前記第１貫通ビアと接続される第３回路部と、を含み、前記第１回路部は第１制御信号に応答して前記第１貫通ビアおよび前記第２回路部のうちいずれか一つに前記第１回路の出力信号を出力する。 （もっと読む）

【課題】多数の信号用ＴＳＶを有する半導体チップを積層した半導体装置では、個々の信号用ＴＳＶを導通試験するのに、膨大な工数がかかっていた。
【解決手段】信号用ＴＳＶを直接導通試験するのではなく、信号用ＴＳＶに隣接した位置にダミーバンプを配列すると共に、複数の半導体チップ間のダミーバンプを一筆書きで描けるような導通経路で、各半導体チップのダミーバンプを接続する。
導通経路の導通試験により、積層された２つの半導体チップの接合面における接合不良を測定、検出できる。 （もっと読む）

【課題】絶縁板の主面または内部に実装された電子部品の接続検査を簡明化すること。
【解決手段】第１の電子部品が有する第１の電源端子に接続がされるための第１のランドパターンと、第２の電子部品が有する第２の電源端子に接続がされるための第２のランドパターンと、第１の電源端子を除くいずれかの端子に接続がされるための第３のランドパターンを含み、かつ第２の電源端子を除くいずれかの端子に接続がされるための第４のランドパターンを含み、かつ第３のランドパターンと第４のランドパターンとを電気的に接続するように絶縁板に設けられた配線部と、第１のランドパターンに電気的に接続して設けられた、少なくとも一部が主面上に存在する第１の電源リード部と、第２のランドパターンに電気的に接続して設けられた、少なくとも一部が前記主面上に存在し、かつ、第１の電源リード部とは電気的に分離して存在する第２の電源リード部とを具備する。 （もっと読む）

【課題】高周波回路チップ上の回路と、モジュールを構成する配線基板上の回路についてその相対位置を検出することによって、容易に実装状態が測定できる高周波モジュールおよび高周波モジュールの測定方法を提供する。
【解決手段】入出力端子６を備えた高周波回路チップ１と、高周波回路チップ１の入出力端子６を、バンプ５を介してフリップチップ接続する接続用パッド７を含む配線部を備えた配線基板２とを備えた高周波モジュールであって、入出力端子の２端子間に接続された、スパイラルインダクタ３ｓと、スパイラルインダクタ３ｓに対向する位置に配設され、接地電位に接続された検出用導体４ｄとを備え、接続用パッド間のインダクタンスを測定することによって、スパイラルインダクタ３ｓと検出用導体４ｄとの距離の変化に起因する入出力端子６と接続用パッド７間の距離の変化を測定可能に構成される。 （もっと読む）

【課題】製品組立後の経年劣化による接続不良を含め、簡単な構成で被実装基板との接続不良を検出する。
【解決手段】集積回路に、同一の電位が与えられる２以上の比較電圧用パッドと、比較電圧用パッドにかかる電圧を比較して、その比較結果に基づいて被実装基板との接続不良の有無を示す信号を出力する比較判別回路とを設け、比較判別回路において、少なくとも２つの比較電圧用パッドにかかる電圧の電位差が所定の値を超えた場合に、接続不良を示す信号を出力させる。 （もっと読む）

【課題】測定経路端を接地して電気長を測定する場合に、経路に断線があっても測定結果を得られるようにする。
【解決手段】測定経路端を接地して電気長を測定する半導体試験装置であって、測定経路に測定信号を出力する信号発生手段と、測定経路から分岐して入力される入力信号と、任意の閾値電圧とを比較する比較手段と、信号発生手段に測定信号を出力させ、比較手段の入力信号が第１閾値電圧以上となってから第２閾値電圧以下となるまでの時間を計測し、所定時間内に計測された場合には、計測された時間に基づいて測定経路の電気長を算出し、所定時間内に計測されなかった場合には、比較手段の入力信号が第１閾値電圧以上となってから、第１閾値電圧よりも高い第３閾値電圧以上となるまでの時間を計測して、測定経路の異常箇所までの電気長を算出する電気長測定制御手段とを備える。 （もっと読む）

【課題】コンタクトチェックに要する時間を短縮する。
【解決手段】処理部１０は、検査対象体２１〜２５の電極２１ａ，・・，２５ａとこれに接触させられている端子対３１，・・，３９との間の接触状態を検査する際に、電圧検出用ライン４ａ，４ｂを電圧検出部６から切り離す共に電流供給用ライン３ａ，３ｂに電圧検出部６を接続し、電圧検出用ライン４ａ，４ｂおよび中継ライン７を介して端子対３１，・・，３９を直列接続し、端子対３１，・・，３９の一端に配置されている電流供給端子Ｈｃを電流供給用ライン３ａに、他端に配置されている電圧検出端子Ｈｐを電流供給用ライン３ｂに接続させ、直列接続された各端子対３１，・・，３９に検査電流Ｉを供給したときの電流供給用ライン３ａ，３ｂ間の測定電圧と検査電流Ｉとに基づいて、直列接続された端子対３１，・・，３９と対応する電極２１ａ，・・，２５ａとの間の接触状態を検査する。 （もっと読む）

【課題】ウェハ上の単一チップに形成された貫通ビアの不良の可否をテストすることができ、またパッケージングされた半導体集積回路に形成された貫通ビアの不良の可否をテストすることができる半導体集積回路のテスト回路及び方法を提供する。
【解決手段】半導体集積回路のテスト回路１は貫通ビア１００、電圧駆動部２００及び判定部３００を含む。前記貫通ビア１００は入力電圧Ｖ１を受信する。前記電圧駆動部２００は前記貫通ビア１００と連結されて前記入力電圧Ｖ１を受信し、テスト制御信号ＥＮ＿Ｐ，ＥＮ＿Ｎに応答して前記入力電圧Ｖ１のレベルを変化させてテスト電圧ＶＴを生成する。前記判定部３００は前記入力電圧Ｖ１及び前記テスト電圧ＶＴを比較して結果信号を出力する。 （もっと読む）

【課題】ＴＤＲ検査を安価な構成で実現できるＩＣチップを得ること。
【解決手段】ＩＣチップは、ＴＤＲ（Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）検査のためのＩＣチップであって、クロック信号を生成するクロック生成部と、前記クロック信号をトリガとしてパルスを発生して検査対象へ出力するパルス発生部と、前記クロック信号を逓倍して逓倍クロック信号を生成する逓倍部と、前記逓倍クロック信号に同期して、前記検査対象からの反射信号をＡ／Ｄ変換して反射データとしてサンプリングするＡ／Ｄコンバータと、前記サンプリングされた反射データを記憶するメモリと、外部から読み出しコマンドを受け、前記読み出しコマンドに応じて前記メモリに記憶された反射データを外部に出力する通信制御部とを備えている。 （もっと読む）

【課題】論理値の反転処理を行う回路をコアチップ側に設けることなく、ＴＳＶを含む電流パスラインのショート不良を検出する。
【解決手段】半導体装置１０は、第１及び第２の電流パスＳａ，Ｓｂと、これらとそれぞれ電気的に接続する第１及び第２のラッチ回路１００ａ，１００ｂと、第１のラッチ回路１００ａに第１のデータＤ１を供給するとともに、第２のラッチ回路１００ｂに第１のデータとは逆の論理値を有する第２のデータＤ２を供給するドライバ回路１０１と、第１のデータＤ１が第１のラッチ回路１００ａに供給され、かつ第２のデータＤ２が第２のラッチ回路１００ｂに供給されない第１の期間と、第２のデータＤ２が第２のラッチ回路１００ｂに供給され、かつ第１のデータＤ１が第１のラッチ回路１００ａに供給されない第２の期間と、が交互に繰り返されるよう、ドライバ回路１０１を制御する制御回路１０４と、モニタ回路１２０とを備える。 （もっと読む）

【課題】検査用電極を備えるＣＭＯＳ論理ＩＣパッケージおよびその検査方法の提供。
【解決手段】パッケージ内の各接続用電極パッドに近接する位置に設けられた検査用電極とバッファゲートを備えるＣＭＯＳ論理ＩＣパッケージを提供し、プリント配線基板に実装されたＣＭＯＳ論理ＩＣパッケージの検査用電極に低電圧の検査信号を印加したときの電源電流を測定することによりパッケージ内の接続用電極パッドとプリント配線基板の電極ランド間の開放故障（断線故障および半断線故障を含む）を検査するＣＭＯＳ論理ＩＣパッケージの検査方法およびそのＣＭＯＳ論理ＩＣパッケージ。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）

【課題】自己と他の半導体装置とを接続するための配線の断線を容易に検出することが可能な半導体装置を提供する。
【解決手段】半導体チップ１は、電源ノード５と、接地ノードＧ１と、ワイヤ１３を接続するためのパッド１１と、ワイヤ１３による半導体チップ５１と半導体チップ５２との間の電気的接続の不良を検出するための検出回路１４とを備える。検出回路１４は、電源ノード５とパッド１１との間に設けられた電圧発生回路１４ａと、電源ノード５と接地ノードＧ１との間に設けられ、パッド１１に所定の電圧が印加されることでオンするスイッチ回路ＳＷとを含む。電圧発生回路１４ａは、ワイヤ１３によって半導体チップ５１と半導体チップ５２との間の電気的接続が不良である場合に、スイッチ回路ＳＷをオンするための電圧をパッド１１に印加する。 （もっと読む）

【課題】パッケージ内部の半導体チップが、ＢＧＡ基板に接触しているか否かを、簡単に把握することが可能技術を提供する。
【解決手段】半導体チップ（２）は、回路接続用電極（４）と、回路から独立に設けられた第１検査用電極（１１）と、第１検査用電極（１１）に短絡された第２検査用電極（１２）とを備える。基板（３）は、回路接続用電極（４）に対応する位置に配置される回路接続用基板側電極（５）と、第１検査用電極（１１）に対応する位置に配置される第１検査用基板側電極（２１）と、第２検査用電極（１２）に対応する位置に配置される第２検査用基板側電極（２２）とを備える。第２検査用電極（１２）は、半導体チップ（２）と基板（３）とが正常に接続されるとき、第２検査用基板側電極（２２）と電気的に絶縁する位置に配置される。 （もっと読む）

【課題】検査プローブを被測定パターンに確実に接触させて正確に検査できる検査プローブ接触検知機構および回路基板検査装置の提供。
【解決手段】検査プローブ接触検知機構１１は、検査プローブ１２を保持するプローブ移動手段２２と、プローブ移動手段２２の導電部２９を介して相互の電気的な導通を自在に離間配置された一対の電極部３８，３９と、該電極部３８，３９に接続されて電流を検出する計測回路とを備え、電極部３８，３９相互間に流される電流は、検査プローブ１２を被測定パターンに接触させた際に受ける接触圧によるその流れの遮断により検査プローブ１２の前被測定パターンへの接触の検知を可能に形成した。回路基板装置は、中央処理手段と、検査プローブ接触検知機構１１が検出した電気的信号に基づいてプロービング動作を制御するプロービング制御手段とで構成した。 （もっと読む）

【課題】半導体集積回路において、入力端子のオープン異常を、素子の追加量を抑えつつ且つ入力特性に影響を与えずに、検出可能にする。
【解決手段】マイコン２１は、センサ信号を入力するための入力端子２３が、プリント基板１１の信号配線１６に接続される。また、マイコン２１において、電源電圧（５Ｖ）のラインとグランドラインとの各々と、入力端子２３との間には、寄生ダイオードＤ１，Ｄ２がサージ電圧保護用のクランプダイオードとして機能するトランジスタ（ＭＯＳＦＥＴ）Ｔ１，Ｔ２が接続されている。そして、マイコン２１は、例えばトランジスタＴ２の方をハーフオン状態に駆動する駆動回路２９を有しており、トランジスタＴ２をオフさせているときの入力端子２３の電圧と、トランジスタＴ２をハーフオン状態に駆動したときの入力端子２３の電圧とに基づいて、入力端子２３が信号配線１６と非接続になった異常（オープン異常）の有無を判定する。 （もっと読む）

【課題】モジュールと本体側コネクタ間の接続不良に起因してモジュールが動作不良と判断されてしまうおそれがある。
【解決手段】サーバー１００は、複数の接点を介してメモリ装置１０が接続され、複数の接点を介してメモリ装置１０から複数ビットのデータが入力するコネクタ２０と、コネクタ２０を介して入力する複数ビットのデータに含まれるビットにエラーが生じているか否かを判断するビットエラー検出部４１と、ビットエラー検出部４１によりエラーが検出されたビットに対応する接点を含む第１配線と、ビットエラー検出部４１によりエラーが検出されなかったビットに対応する接点を含む第２配線と、に対してテスト波形を入力し、このテスト波形に応じて第１及び第２配線夫々にて生じる反射波のレベル差を評価することで第１配線の状態を判定する接続確認回路５０と、を備える。 （もっと読む）

【課題】光インターフェースを備える被試験デバイスを試験する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験信号を発生する試験信号発生部と、試験信号を光試験信号に変換する電光変換部と、電光変換部が変換した光試験信号を被試験デバイスの光入力部に伝送すると共に、被試験デバイスが出力する光応答信号を受け取って出力する光インターフェース部と、光インターフェース部が出力する光応答信号を電気信号の応答信号に変換して送信する光電変換部と、光電変換部が送信する応答信号を受信する信号受信部と、を備える試験装置および試験方法を提供する。 （もっと読む）