【課題】プローブカードの熱変形の影響によるプローブのコンタクト位置ずれなどを防止した半導体検査装置を提供すること。
【解決手段】プローブカード１に、発熱体４ａおよび４ｂと、発熱体４ａおよび４ｂによって高温にされたプローブカード１表面の温度を計測する温度センサ６とが設けられる。測定装置７は、発熱体４ａおよび４ｂに電流を印加する電流印加部８と、温度センサ６の電流値を計測することによって、プローブカード１表面の温度を計測する電流計測部９とを含み、電流計測部９によって計測された電流値に応じて、電流印加部８を制御することによりプローブカード１表面の温度を制御する。したがって、プローブカード１の表面温度を一定値に保つことができ、プローブカード１の熱変形の影響によるプローブ２のコンタクト位置ずれなどを防止することが可能となる。 （もっと読む）

【課題】精度の高いディレイテストを行うことが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路１は、クロック信号ＣＬＫに同期して動作する複数のレジスタを有する内部回路１１と、クロック信号ＣＬＫに同期して動作し第１ノードから第２ノードまでの信号伝搬時間を測定する遅延測定回路１２と、遅延測定モードの場合に、遅延測定回路１２に対してのみクロック信号ＣＬＫを供給し、電圧検出モードの場合に、内部回路１１及び遅延測定回路１２に対してクロック信号ＣＬＫを供給するクロック供給回路１３と、を備える。 （もっと読む）

【課題】負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置を提供する。
【解決手段】第１Ａ／Ｄコンバータ２２は、ＤＵＴ１の電源端子Ｐ１に供給される電源信号Ｓ２に応じたアナログ観測値Ｓ２’をデジタル観測値Ｓ３に変換する。デジタル信号処理回路２４は、デジタル観測値Ｓ３が所定の基準値Ｒｅｆと一致するように調節される制御値Ｓ４をデジタル演算処理によって生成する。第１Ｄ／Ａコンバータ２６は、制御値Ｓ４をデジタル／アナログ変換して得られるアナログの電源信号Ｓ１を、電源ライン４を介してＤＵＴ１の電源端子Ｐ１に供給する。負荷推定部４０は、電源端子Ｐ１が接続されるべきノードＮ１に、電源ライン４を介して所定の周波数成分を含む試験信号Ｓ７を印加し、試験信号Ｓ７および観測信号Ｓ２’に応じて、デジタル信号処理回路２４の制御パラメータＳ８を生成する。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力するドライバ１０およびドライバ１０に接続されるコンパレータ１１とドライバ１０のタイミングを校正するために設けた基準コンパレータ６との間の校正経路Ｌに信号を反射する複数の半導体スイッチ１５が設けられる半導体試験装置２であって、コンパレータ１１がドライバ１０から出力されて基準コンパレータ６で反射した校正信号を検出するときに、半導体スイッチ１５で多重反射した反射信号が校正信号の検出に干渉しないように、校正経路Ｌを基準コンパレータ６が分割した各分割経路Ｌ１〜Ｌ３の電気長Ｔｐｄ１〜Ｔｐｄ３を設定している。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力する複数のドライバ１０を備える半導体試験装置２であって、ドライバ１０のタイミングを校正するための基準コンパレータ６にドライバ１０からの信号を入力したときの波形が変化する間の第１の時間Ｔ１とドライバ１０の出力端での信号の波形が変化する間の第２の時間Ｔ２とに基づいてドライバ１０のタイミングを校正する校正値を補正する補正部２５を備えている。これにより、伝送損失による波形なまりの影響を除去でき、校正値を補正して、ドライバのタイミング校正を高い精度で行うことができる。 （もっと読む）

【課題】本発明は、光学条件の調整を容易に行うことを目的とする半導体検査装置等の提供を目的とする。
【解決手段】上記目的を達成するために、荷電粒子線装置を備えた半導体検査装置、或いは荷電粒子線装置の画像，光学条件選択装置であって、異なる複数の光学条件にて得られた画像データと、設計データに基づいて形成される画像データとの間でマッチングを行い、当該マッチングに基づいて、前記光学条件、或いは画像の選択を行う半導体検査装置、或いは荷電粒子線装置の画像，光学条件選択装置を提案する。 （もっと読む）

【課題】ポジティブエッジの波形、ネガティブエッジの波形の少なくとも一方を調節可能なドライバ回路を提供する。
【解決手段】分岐回路１０は、送信すべき入力信号Ｓ_ＩＮを複数の経路１２に分岐する。各タイミング調節回路２０は、それぞれが対応する経路に分岐された送信すべき信号Ｓａのポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。合成出力回路３０は、複数のタイミング調節回路２０の出力信号Ｓｂを合成し、合成された信号Ｓ_ＯＵＴを伝送線路３に出力する。 （もっと読む）

【課題】安定した電源電圧を供給する。
【解決手段】メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に電力を供給する。電源補償回路２０は、メイン電源１０からＤＵＴ１に流れる電源電流Ｉ_ＤＤから、補償電流Ｉ_ＣＭＰ’をＤＵＴ１とは別経路に引きこむ。補償電流Ｉ_ＣＭＰ’は、それとＤＵＴ１の電源端子Ｐ１に流れ込む動作電流Ｉ_ＯＰとの和が実質的に一定となるように生成される。電源補償回路２０は、試験状態においてＤＵＴ１と熱的に結合されるように配置される。 （もっと読む）

【課題】電源電圧変動を補償可能な試験装置を提供する。
【解決手段】電源補償回路１２は、スイッチ素子１２ｂ、１２ｃがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成する。パターン発生器ＡＬＰＧは、ドライバＤＲ_１〜ＤＲ_４が出力すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４を生成する。特徴点検出部６は、パターン発生器ＡＬＰＧが発生するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４を参照し、電源端子Ｐ１の電源電圧Ｖ_ＤＤに変動を発生させるイベントを検出する。そしてスイッチ素子（１２ｂ、１２ｃ）に割り当てられたドライバ（ＤＲ６、ＤＲ５）が出力すべき制御信号Ｓ_ＣＮＴを記述する制御パターンＳ_{ＰＴＮ＿ＣＭＰ}を出力する。制御パターンＳ_{ＰＴＮ＿ＣＭＰ}は、各イベントに応じてあらかじめ定められている。 （もっと読む）

【課題】配線や伝送線路のインピーダンスを調整することなく、高品質な信号を被試験デバイスに入力させることを目的とする。
【解決手段】本発明は、複数のＤＵＴ７を搭載したＤＵＴボード４とＤＵＴ７に試験信号を出力するテストピン４とＤＵＴボード４とテストピン２との間を接続する伝送線路３とを備える半導体試験装置１であって、ＤＵＴボード４は、ＤＵＴ７に試験信号を分配するための分岐配線９が分岐する分岐点１０と伝送線路３との間に設けられ、分岐配線９の合成インピーダンスとテストピン２に設けられる出力抵抗１１との間のインピーダンス不整合を補正するために設けた補正抵抗１１を備えていることを特徴としている。 （もっと読む）

【課題】ユーザの使い勝手を向上することが可能な半導体試験装置を実現する。
【解決手段】異なる速度の低速レート信号と高速レート信号を用いて被試験対象デバイスの試験を行う半導体試験装置において、高速レート信号のレート長が設定されるレート長設定レジスタと、パターンプログラムに設定されている高速レート番号の組み合わせを抽出し、この組み合わせの中の１つの高速レート番号を調整レート番号に置き換え、低速レート信号のレート長の時間分解能に基づいて調整レート番号のレート長を算出して調整レート番号のレート長設定レジスタに設定する演算制御部とを備える。 （もっと読む）

【課題】複数種類のパフォーマンスボードと接続できる接続ユニットを提供する。
【解決手段】ＩＣソケットが載置されたパフォーマンスボードと、ＩＣソケットに保持される電子デバイスを試験する試験装置とを電気的に接続する接続ユニットであって、パフォーマンスボードと対向して設けられる保持基板と、保持基板上における位置が変更可能に保持基板上に設けられ、パフォーマンスボードが備えるパフォーマンスボード側コネクタと接続されるべき接続ユニット側コネクタとを備えることを特徴とする接続ユニットを提供する。 （もっと読む）

【課題】正確に合否判定を行う。
【解決手段】被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置の所定部位の電圧を測定する測定部と、前記測定部による測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定する判定部と、を具備する。前記判定部は、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定する。 （もっと読む）

【課題】複数のステージを有する検査装置の検査効率を格段に高めることができる検査装置の操作方法を提供する。
【解決手段】本発明の検査装置の操作方法は、複数のモニター１４それぞれの操作画面に表示される操作ボタンを用いて複数の検査用のステージ１７を備えた検査装置１０において、検査装置１０の各種の機能を実行するために必要なデータをまとめた排他条件データＤと、排他条件データＤの排他条件を、各機能を実行するための操作ボタンを押下できるか否かのデータとしてまとめた排他条件パターンＰと、を用いて、操作ボタンを排除するための排他条件ボタンを少なくとも一つのモニター１４に設定し、排他条件ボタンを押下して他のモニターでは少なくとも一つのモニターの排他条件に即した画面の表示を禁止する。 （もっと読む）

【課題】新旧のシステムソフトウェアバージョンを切り替えて測定が行えるＬＳＩテスタを提供する。
【解決手段】新旧バージョンのシステムソフトウェアを格納するシステムソフトウェア格納部３３と、これらシステムソフトウェアのバージョン別の校正データを格納する校正データ格納部３４と、ＤＵＴの機種に対応したテストプログラムを格納するテストプログラム格納部４４と、これらテストプログラムとシステムバージョンとを対応付けたデータセット・システムバージョン対応テーブル３５と、前記テストプログラム格納部から所望のテストプログラムを選択し、前記データセット・システムバージョン対応テーブルからこの選択されたテストプログラムに応じたシステムバージョンを選択し、前記バージョン別校正データ格納部から所定の校正データを読み出してテストシステムを駆動するインタフェース、とで構成されたことを特徴とするＬＳＩテスタ。 （もっと読む）

【課題】基準クロックの周波数よりも低い周波数で動作する素子を用いて信号特性の変化を検出することを目的とする。
【解決手段】ＤＵＴから出力された試験信号の良否判定のテストを行う半導体試験装置であって、基準クロックを分周した周波数で動作し、試験信号を入力して遅延量の異なる負の遅延を与えて検査信号として出力する複数の負側遅延素子６−１〜６−４および負側フリップフロップ７−１〜７−４と、基準クロックを分周した周波数で動作し、試験信号を入力して遅延量の異なる正の遅延を与えて検査信号として出力する複数の正側遅延素子６−５〜６−８および正側フリップフロップ７−５〜７−８と、各検査信号が試験信号を基準としてそれぞれ信号変化点を含むように遅延量を設定する遅延量設定部１６と、検査信号の値に基づいて試験信号の信号特性の検査を行う信号特性検査部１４と、を備えている。 （もっと読む）

【課題】電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。自己検査コントローラが異なる検査信号を各電源チャネル、伝送チャネル、及び駆動チャネルにそれぞれ入力し、さらに複数のパラメータ検出ユニットにより各電源チャネル、伝送チャネル、及び駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルのオープンループ或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 （もっと読む）

【課題】半導体集積回路の電気的特性検査用の治具に用いられるプローブカードを正確、迅速、且つ容易にメンテナンスすることができるプローブカードのメンテナンス方法を提供する。
【解決手段】プローブカード及びプローブカードに設置されたプローブを電気的特性検査における検査温度と同一の温度まで加熱し、プローブカード及び複数のプローブを当該検査温度に維持しつつ、複数のプローブのそれぞれの位置調整を行う。 （もっと読む）

【課題】帰還回路を用いて負荷回路に供給する電流を制御して、負荷変動による誤差を生じない定電流回路並びにその定電流回路を備えた試験装置を提供する。
【解決手段】変換回路Ｒｏは、負荷回路９０の入力端に接続される。演算増幅器１２は、出力端には変換回路Ｒｏを介して負荷回路９０が接続され、変換回路Ｒｏから出力される信号と、演算増幅器１２の出力端から出力される出力信号とを帰還信号とする。補償抵抗Ｒｃは、演算増幅器１２の一方の入力端と基準電位ＶＧに接続され、帰還信号により生じる誤差を補償する。 （もっと読む）

【課題】試験信号を印加する度にクロック遅延が異なるＤＵＴを試験する場合であっても、試験精度の低下を招くことなく高い精度で試験を行うことができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、可変遅延素子１７ａ〜１７ｃから出力されるストローブ信号ＳＴ１〜ＳＴ３のタイミングでＤＵＴ３０から出力される信号Ｓ０をサンプリングしてデータＤ１〜Ｄ３を得るフリップフロップ１２ａ〜１２ｃと、データＤ１，Ｄ２と期待値パターンＥ１とを比較する比較部１３と、比較部１３の比較結果に基づいて可変遅延素子１７ａ〜１７ｃで生成されるストローブ信号ＳＴ１〜ＳＴ３のタイミングを調整する調整部（演算制御部１４、ＤＡＣ１５、ＰＬＬ回路１６）とを備える。 （もっと読む）