定電流回路、及び試験装置
【課題】帰還回路を用いて負荷回路に供給する電流を制御して、負荷変動による誤差を生じない定電流回路並びにその定電流回路を備えた試験装置を提供する。
【解決手段】変換回路Ｒｏは、負荷回路９０の入力端に接続される。演算増幅器１２は、出力端には変換回路Ｒｏを介して負荷回路９０が接続され、変換回路Ｒｏから出力される信号と、演算増幅器１２の出力端から出力される出力信号とを帰還信号とする。補償抵抗Ｒｃは、演算増幅器１２の一方の入力端と基準電位ＶＧに接続され、帰還信号により生じる誤差を補償する。
【解決手段】変換回路Ｒｏは、負荷回路９０の入力端に接続される。演算増幅器１２は、出力端には変換回路Ｒｏを介して負荷回路９０が接続され、変換回路Ｒｏから出力される信号と、演算増幅器１２の出力端から出力される出力信号とを帰還信号とする。補償抵抗Ｒｃは、演算増幅器１２の一方の入力端と基準電位ＶＧに接続され、帰還信号により生じる誤差を補償する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流回路、及び被試験対象に定電流付加試験を行う試験装置に関する。
【背景技術】
【０００２】
定電流源として用いられる定電流回路は、演算増幅器を備えた帰還回路として構成することにより、制御目標となる電流値が変動する場合にも追従させることが可能となる。演算増幅器を備えた定電流回路では、帰還回路の負帰還路に負荷回路を挿入する構成が知られている。この構成では、負荷回路が演算増幅器の入力端と出力端に接続されることから、負荷回路を基準電位に対してフローティングさせる必要がある。そのため、負荷回路を構成する条件によっては適用できない場合がある。それに対し、接地電位に接続された負荷回路に定電流を供給する定電流回路を構成する技術について開示されたものがある（例えば、特許文献１及び２を参照）。
また、定電流回路を応用した例として半導体装置の製造プロセスにおける試験装置がある。このような試験装置では、半導体装置に対する試験品質を向上させるために、精密な定電流回路を備えることが必要とされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−３２７３６０号公報
【特許文献２】特開平１０−２８３０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に示される定電流回路を図３に示す。この定電流回路３０は、生成した電流を負荷回路９０に供給する。定電流回路３０では、基準電源１１が出力する目標制御電圧Ｖｒｅｆに応じて演算増幅器１２は、設定された増幅率に基づいてその出力信号を変化させて高精度に制御される電流Ｉｓを生成することができる。生成される電流Ｉｓを、式（１）に示す。
【０００５】
【数１】
【０００６】
式（１）において、ｒｓとｒｆは、入力抵抗Ｒｓ１（インピーダンスｒｓ１）、入力抵抗Ｒｓ２（インピーダンスｒｓ２）、帰還抵抗Ｒｆ１（インピーダンスｒｆ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）の比で示すことができ、その関係を、式（２）に示す。
【０００７】
【数２】
【０００８】
しかしながら、定電流回路３０における電流Ｉｓは、出力電流ＩＯとして負荷回路９０に供給される前に、制御回路の帰還路に流れるバイアス電流Ｉｂが分流される。それにより出力電流Ｉｏは、電流Ｉｓに対して式（３）に示されるようにバイアス電流Ｉｂによる誤差が発生することになる。
【０００９】
【数３】
【００１０】
このバイアス電流Ｉｂは、変換抵抗Ｒｏ（インピーダンスｒｏ）を介して演算増幅器１２によって構成される差動増幅回路のゲインを決めるフィードバック抵抗Ｒｆ２及び入力抵抗Ｒｓ２に流れる電流となる。また、このバイアス電流Ｉｂは、負荷回路９０のインピーダンスを示す負荷抵抗ＲＬの変動によっても変動する。そのため、出力電流Ｉｏは、目標制御電圧Ｖｒｅｆによる補正は不可能となり、出力される定電流値に誤差を生じるという問題がある。
【００１１】
また、図４に示す定電流回路４０では、上記の定電流回路３０におけるバイアス電流Ｉｂによる問題に対して、バイアス電流Ｉｂを削減（Ｉｂ≒０）する対策を施す例を示す。定電流回路４０では、フィードバック抵抗Ｒｆ２への接続にバッファーアンプ（Ｂ）１３を挿入する構成とする。
この対策では、バッファーアンプ１３を構成する回路及びその周辺回路に高精度部品の部品点数が増加する。さらに、出力電流の変動範囲が広範囲に渡る場合には、大きく変動する信号の変動範囲に追従できる制御回路が必要になる。そのため、広範囲の高精度定電流回路の実現が困難という問題がある。
【００１２】
そこで、本発明は、帰還回路を用いて負荷回路に供給する電流を制御して、負荷変動による誤差を生じない定電流回路並びにその定電流回路を備えた試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記問題を解決するために、本発明は、接続された負荷回路に、信号源から入力される入力信号の電圧値に応じた電流を供給する定電流回路であって、前記負荷回路に供給される電流値を検出する電流検出回路と、前記検出された電流値及び前記入力信号の電圧値に基づいた電圧を出力する演算増幅器と、前記演算増幅器の一方の入力端に設けられ、前記電流検出回路の前記電流の検出感度に基づくインピーダンス値を有し、前記負荷回路に供給する電流の誤差を補償するインピーダンス素子と、を備えることを特徴とする定電流回路である。
【００１４】
また、本発明は、上記発明において、前記電流検出回路は、前記負荷回路の入力端に接続され、前記演算増幅器は、前記出力端には前記電流検出回路を介して前記負荷回路が接続され、前記電流検出回路から出力される信号と該出力端から出力される出力信号とを帰還信号とし、前記インピーダンス素子は、前記演算増幅器の一方の入力端と前記基準電位に接続されることを特徴とする。
【００１５】
また、本発明は、上記発明において、前記電流検出回路は、前記検出感度が内部抵抗Ｒｏ（インピーダンス：ｒｏ）に基づいて定められ、前記演算増幅器は、前記信号源に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められ、かつ、前記電流検出回路の検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還され、前記入力抵抗Ｒｓ１、前記帰還抵抗Ｒｆ２、前記入力抵抗Ｒｓ２及び前記帰還抵抗Ｒｆ２のインピーダンスは、関係式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示され、前記インピーダンス素子は、前記基準電位に接続されるインピーダンスｒｃが、演算式（ｒｃ＝（ｒｆ１×（ｒｓ２／ｒｏ）））に基づいて定められることを特徴とする。
【００１６】
また、本発明は、上記発明に記載の定電流回路を備え、該定電流回路によって出力される電流を被試験対象に印加することを特徴とする試験装置である。
【発明の効果】
【００１７】
この本発明によれば、定電流回路は、接続された負荷回路に、信号源から入力される入力信号の電圧値に応じた電流を供給する。電流検出回路は、負荷回路に供給される電流値を検出する。演算増幅器は、検出された電流値及び入力信号の電圧値に基づいた値の電圧を出力する。インピーダンス素子は、演算増幅器の一方の入力端に設けられ、電流検出回路の電流の検出感度に基づくインピーダンス値を有し、負荷回路に供給する電流の誤差を補償する。
これにより、演算増幅器の一方の入力端に設けられたインピーダンス素子は、電流検出回路の電流の検出感度に基づくインピーダンス値を有する。電流検出回路で検出された電流に含まれる誤差を補償するように、演算増幅器の入力端に設けられたインピーダンス素子に設定された定数により、負荷回路に供給する電流の誤差を補償する。
【００１８】
また、本発明によれば、上記発明において、電流検出回路は、負荷回路の入力端に接続される。演算増幅器は、出力端には電流検出回路を介して負荷回路が接続され、電流検出回路から出力される信号と該出力端から出力される出力信号とを帰還信号とする。インピーダンス素子は、演算増幅器の一方の入力端と基準電位に接続される。
これにより、負荷回路に供給される電流の誤差は、演算増幅器の入力端に生じる電位の影響をインピーダンス素子を設けることにより打ち消すことにより低減できる。
【００１９】
また、本発明によれば、上記発明において、電流検出回路は、検出感度が内部抵抗Ｒｏ（インピーダンスｒｏ）に基づいて定められる。演算増幅器は、信号源に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められる。そして、演算増幅器は、電流検出回路の検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還される。また、入力抵抗Ｒｓ１、帰還抵抗Ｒｆ２、入力抵抗Ｒｓ２及び帰還抵抗Ｒｆ２のインピーダンスは、式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示される関係にある。そして、インピーダンス素子は、基準電位に接続されるインピーダンスｒｃが、演算式（ｒｃ＝ｒｆ１×（ｒｓ２／ｒｏ））に基づいて定められる。
これにより、インピーダンス素子のインピーダンスは、負荷回路のインピーダンスに影響されることなく、電流検出回路の内部抵抗Ｒｏのインピーダンスｒｏによって定められる。また、インピーダンス素子のインピーダンスは、信号源が入力する電圧に影響されることなく、回路定数によって設定することができる。
【００２０】
また、本発明によれば、試験装置は、上記発明のいずれかに記載の定電流回路を備え、該定電流回路によって出力される電流を被試験対象に印加する。
これにより、被試験対象の状態に影響されることなく、出力する電流の精度を確保できる試験装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態による定電流回路を示すブロック図である。
【図２】同実施形態における試験装置を示すブロック図である。
【図３】従来の実施形態における定電流回路を示すブロック図である。
【図４】従来の実施形態における定電流回路を示すブロック図である。
【発明を実施するための形態】
【００２２】
（第１実施形態）
以下、本発明の一実施形態による定電流回路を図面を参照して説明する。
図１は、本実施形態による定電流回路１０を示す概略ブロック図である。
定電流回路１０と共に図示される負荷回路９０は、一端が基準電位Ｖｇを示す電源端子ＶＧに接続される定電流回路１０の負荷であり、定電流回路１０によって生成された定電流Ｉｏが供給される。
【００２３】
定電流回路１０は、基準電圧発生部１１、演算増幅器１２、入力抵抗Ｒｓ１（インピーダンスｒｓ１）、入力抵抗Ｒｓ２（インピーダンスｒｓ２）、帰還抵抗Ｒｆ１（インピーダンスｒｆ１）、帰還抵抗Ｒｆ２（インピーダンスｒｆ２）、変換抵抗Ｒｏ（インピーダンスｒｏ）及び補正抵抗Ｒｃ（インピーダンスｒｃ）を備える。
定電流回路１０における基準電圧発生部１１は、一端が基準電位Ｖｇを示す電源端子ＶＧに接続され、基準電圧Ｖｒｅｆを出力する。基準電圧発生部１１が出力する電圧によって、定電流回路１０が出力する電流値が設定される。
演算増幅器１２は、反転入力端と非反転入力端からなる差動入力端子を備える増幅回路である。演算増幅器１２による増幅回路の増幅特性は、接続される回路素子を組み合わせた構成により設定される。
入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ１（インピーダンスｒｆ１）は、基準電圧発生部１１が出力する基準電圧Ｖｒｅｆの増幅率を定める。
入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）は、変換抵抗Ｒｏで検出された電流を制御する定数を定める。
変換抵抗Ｒｏ（インピーダンスｒｏ）は、演算増幅器１２が出力する電流に基づいて電圧に変換する。
補正抵抗Ｒｃ（インピーダンスｒｃ）は、出力電流Ｉｓに対しバイアス電流Ｉｂによって生じる定電流Ｉｏの誤差を補償する定数を定める。補正抵抗Ｒｃによる設定は、基準電圧発生部１１が出力する基準電圧Ｖｒｅｆの増幅率に影響を与えない。
【００２４】
次に、定電流回路１０における接続を示す。基準電圧発生部１１の出力端は、入力抵抗Ｒｓ１を介して、演算増幅器１２の反転入力端に接続される。演算増幅器１２の反転入力端は、帰還抵抗Ｒｆ１を介して演算増幅器１２の出力端に接続され、負帰還路を形成する。また、演算増幅器１２の反転入力端は、補正抵抗Ｒｃを介して電源端子ＶＧ（基準電位Ｖｇ）に接続される。
演算増幅器１２の出力端は、変換抵抗Ｒｏを介して、出力端子Ｔｂ１に接続される。
演算増幅器１２の非反転入力端は、帰還抵抗Ｒｆ２を介して出力端子Ｔｂ１に接続され、正帰還路を形成する。演算増幅器１２の非反転入力端は、入力抵抗Ｒｓ２を介して電源端子ＶＧ（基準電位Ｖｇ）に接続される。
このような構成を有する定電流回路１０は、基準電圧発生部１１が出力する基準電圧Ｖｒｅｆによって定められる定電流Ｉｏを生成する。生成された定電流Ｉｏは、出力端子Ｔｂ１から出力され、一端が端子Ｔｂ２を介して電源端子ＶＧ（基準電位Ｖｇ）に接続された負荷回路９０の他端に供給される。
【００２５】
負荷回路９０に供給される定電流Ｉｏは、演算増幅器１２から供給される。演算増幅器１２は、電流Ｉｓを変換抵抗Ｒｏに供給する。電流Ｉｓが漏れなく定電流Ｉｏに供給されれるとすれば、定電流Ｉｏ及び電流Ｉｓは前述の式（１）によって示されることになるが、電流Ｉｓは、負荷回路９０に供給される電流Ｉｏ以外に、帰還抵抗Ｒｆ２及び入力抵抗Ｒｓ２を介してバイアス電流Ｉｂが分流される。そのバイアス電流Ｉｂは、式（４）によって示される。
【００２６】
【数４】
【００２７】
式（４）において、出力端子電圧Ｖｏは、基準電位Ｖｇに対する出力端子Ｔｂ１の電位を示す。また、ｒｓ２は、入力抵抗Ｒｓ２のインピーダンスを示し、ｒｆ２は、帰還抵抗Ｒｆ２のインピーダンスを示す。
負荷回路９０に、所定の定電流Ｉｏを供給するにはバイアス電流Ｉｂの減少分を補償して、電流Ｉｓを補正する必要がある。電流Ｉｓは、演算増幅器１２の出力電圧を出力端子Ｔｂ１の出力端子電圧Ｖｏに対して、補正電圧ΔＶ分を補償することにより補正できる。補正電圧ΔＶを式（５）に示す。
【００２８】
【数５】
【００２９】
また、演算増幅器１２の非反転入力端子電圧Ｖｓ＋は、バイアス電流Ｉｂによって生じ、式（６）に示される。
【００３０】
【数６】
【００３１】
演算増幅器１２の反転入力端子電圧Ｖｓ−は、非反転入力端子電圧Ｖｓ＋と同電位になるように制御されることにより、仮想同電位となることから、式（７）で示される。
【００３２】
【数７】
【００３３】
ここで、演算増幅器１２の出力電圧が補正抵抗Ｒｃによって補正され、その補正される補正電圧ΔＶ’を導く。演算増幅器１２の反転入力端子電圧Ｖｓ−を基準（コモン電位）と仮定すれば、図に示される電源端子ＶＧの電位Ｖｇは、（−Ｖｓ−）となるので、補正電圧ΔＶ’は、式（８）に示される。
【００３４】
【数８】
【００３５】
式（８）において、ｒｓ１、ｒｓ２及びｒｆ２は、入力抵抗Ｒｓ１、入力抵抗Ｒｓ２及び帰還抵抗Ｒｆ２のインピーダンスを示す。
また、補正電圧ΔＶと補正電圧ΔＶ’は、同じ電圧（ΔＶ＝ΔＶ’）であることから、式（９）の関係が導かれる。
【００３６】
【数９】
【００３７】
式（９）を補正抵抗Ｒｃのインピーダンスｒｃについて整理すると、インピーダンスｒｃは式（１０）に示される。
【００３８】
【数１０】
【００３９】
ゆえに、補正抵抗Ｒｃのインピーダンスｒｃは、式（１１）として導かれる。
【００４０】
【数１１】
【００４１】
以上に示されたように、補正抵抗Ｒｃを構成に追加することにより、正帰還路に分流されたバイアス電流Ｉｂの影響を補償できることを示した。この構成では、バイアス電流Ｉｂをなくすための正帰還路に配置されるバッファーアンプを設けることなく、バイアス電流Ｉｂの影響を補償することができる。
【００４２】
なお、定電流回路１０は、接続された負荷回路９０に、基準電圧発生部１１から入力される入力信号の電圧値に応じた電流を供給する。変換抵抗Ｒｏは、負荷回路９０に供給される電流値（Ｉｓ）を検出する。演算増幅器１２は、検出された電流値（Ｉｓ）及び入力信号の電圧値（Ｖｒｅｆ）に基づいた値の電圧を出力する。補正抵抗Ｒｃは、演算増幅器１２の非反転入力端に設けられ、変換抵抗Ｒｏの電流Ｉｓの検出感度に基づくインピーダンス値ｒｃを有し、負荷回路９０に供給する電流Ｉｏの誤差を補償する。
これにより、変換抵抗Ｒｏで検出された電流Ｉｓに含まれる誤差を補償するように、演算増幅器１２の入力端に設けられた補正抵抗Ｒｃに設定された定数により、負荷回路９０に供給する電流の誤差を補償することができる。
【００４３】
また、定電流回路１０において、電流検出回路Ｒｏは、負荷回路９０の入力端に接続される。演算増幅器１２は、出力端には変換抵抗Ｒｏを介して負荷回路９０が接続され、変換抵抗Ｒｏから出力される信号Ｖｏと該出力端から出力される出力信号とを帰還信号とする。補正抵抗Ｒｃは、演算増幅器の一方の入力端と基準電位に接続される。
これにより、負荷回路に供給される電流の誤差は、演算増幅器の入力端に生じる電位の影響を補正抵抗Ｒｃを設けることにより打ち消すことにより低減できる。
【００４４】
また、定電流回路１０において、変換抵抗Ｒｏは、検出感度が内部抵抗Ｒｏ（インピーダンスｒｏ）に基づいて定められる。演算増幅器１２は、基準電圧発生部１１に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められる。そして、演算増幅器１２は、変換抵抗Ｒｏの検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還される。また、入力抵抗Ｒｓ１、帰還抵抗Ｒｆ２、入力抵抗Ｒｓ２及び帰還抵抗Ｒｆ２のインピーダンスは、式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示される関係にある。そして、補正抵抗Ｒｃは、基準電位に接続されるインピーダンスｒｃが、演算式（ｒｃ＝ｒｆ１×（ｒｓ２／ｒｏ））に基づいて定められる。
これにより、補正抵抗Ｒｃのインピーダンスは、負荷回路９０のインピーダンスに影響されることなく、電流検出回路Ｒｏのインピーダンスｒｏによって定められる。また、補正抵抗Ｒｃのインピーダンスｒｃは、基準電圧発生部１１信号源が入力する電圧Ｖｒｅｆに影響されることなく、回路定数によって設定することができる。
【００４５】
（第２実施形態）
以下、本発明の一実施形態による試験装置を図面を参照して説明する。
図２は、本実施形態による試験装置１００を示す概略ブロック図である。
試験装置１００と共に図示される負荷回路９０は、試験装置１００によって試験される半導体素子を示し、例えばダイオードなどが適用される。試験装置１００によって、負荷回路９０（例えば、ダイオード）の静特性試験が行われる。
【００４６】
試験装置１００は、逆方向特性試験部１１０、順方向特性試験部１２０、方向切換部１３０、制御部１４０及び電源部１５０を備える。
試験装置１００において逆方向試験部１１０は、負荷回路９０の逆方向バイアス試験を行う。逆方向試験部１１０は、試験電圧電流発生部１０及び電圧電流測定部１０Ｍを備える。試験電圧電流発生部１０は、負荷回路９０に逆方向特性試験に必要な電圧及び電流を発生する。試験電圧電流発生部１０によって生成される電圧及び電流は、逆方向特性試験に適した高電圧及び小電流という特徴を有している。そのため、試験電圧電流発生部１０は、第１実施形態に示した定電流回路１０を適用して構成することが可能である。
電圧電流測定部１０Ｍは、試験電圧電流発生部１０によって負荷回路９０に印加された電圧及び電流に基づいた電圧電流特性の測定を行う。
【００４７】
試験装置１００において順方向試験部１２０は、負荷回路９０の順方向バイアス試験を行う。順方向試験部１２０は、試験電圧電流発生部２０及び電圧電流測定部２０Ｍを備える。試験電圧電流発生部２０は、負荷回路９０に順方向特性試験に必要な電圧及び電流を発生する。試験電圧電流発生部２０によって生成される電圧及び電流は、順方向特性試験に適した低電圧及び大電流という特徴を有している。
電圧電流測定部２０Ｍは、試験電圧電流発生部２０によって負荷回路９０に印加された電圧及び電流に基づいた電圧電流特性の測定を行う。
測定された結果から、静特性試験による性能を示す値が示される。
【００４８】
方向切換部１３０は、試験装置１００に接続された負荷回路９０の接続を変更せずに、逆方向特性試験部１１０及び順方向特性試験部１２０で発生する試験電圧及び試験電流の印加方向の切り換えを行う。
制御部１４０は、試験装置１００における試験内容を指示する指示入力を検出し、検出された指示入力にしたがって、定められた手順に応じて特性試験を行う。制御部１４０は、試験装置１００の各部の制御を行う。制御部１４０は、図示されないＣＰＵ（Central Processing Unit）、記憶部（ＲＡＭ（Random Access Memory）とＲＯＭ（Read Only Memory））、入出力部を含んで構成され、記憶部に記憶されたプログラムをＣＰＵが参照し、記録された手順によって特性試験に必要な処理を行うプログラムを実行する。処理に必要な情報は、記憶部の書き換え可能な記憶領域に割り付けられた変数領域に記録される。また、測定結果は、入出力部を介して外部に出力される。
電源部１５０は、入力される電源に基づいて、試験装置１００の各部の動作に必要な電源を供給し、試験電圧電流発生部１０及び試験電圧電流発生部２０から出力する試験電圧及び試験電流の供給を行う。
【００４９】
以上に示したように、試験電圧電流発生部１０によって逆方向特性試験時に生成される電圧及び電流は、逆方向特性試験に適した高電圧及び小電流という特徴を有している。また、出力される試験電圧及び試験電流は、接続される負荷回路９０の特性によって影響されないことが必要である。そのため、試験電圧電流発生部１０は、第１実施形態に示した定電流回路１０を適用して構成することにより、出力する試験電圧及び試験電流の精度を確保することが可能となる。
【００５０】
なお、本発明の定電流回路は、定電流回路１０に相当する。また、本発明の負荷回路は、負荷回路９０に相当する。また、本発明の試験装置は、試験装置１００に相当する。また、本発明の被試験対象は、負荷回路９０に相当する。また、本発明の信号源は、基準電源部１１に相当する。また、本発明の演算増幅器は、演算増幅器１２に相当する。また、本発明の電流検出回路は、変換抵抗Ｒｏに相当する。また、本発明のインピーダンス素子は、補正抵抗Ｒｃに相当する。また、本発明の入力抵抗Ｒｓ１は、入力抵抗Ｒｓ１に相当する。また、本発明の入力抵抗Ｒｓ２は、入力抵抗Ｒｓ２に相当する。また、本発明の帰還抵抗Ｒｆ１は、帰還抵抗Ｒｆ１に相当する。また、本発明の帰還抵抗Ｒｆ２は、帰還抵抗Ｒｆ２に相当する。
【００５１】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の試験装置１００における定電流回路１０は、定電流回路１０の構成数や電流容量ついても特定されるものではない。また、本発明の定電流回路１０における演算増幅器１２は、増幅段数、回路構成について任意の構成を選択することができる。
【符号の説明】
【００５２】
１０ 定電流回路
１００ 試験装置
９０ 負荷回路
１１ 基準電圧発生部
１２ 演算増幅器
Ｒｓ１ 入力抵抗
Ｒｓ２ 入力抵抗
Ｒｆ１ 帰還抵抗
Ｒｆ２ 帰還抵抗
Ｒｏ 変換抵抗
Ｒｃ 補正抵抗
【技術分野】
【０００１】
本発明は、定電流回路、及び被試験対象に定電流付加試験を行う試験装置に関する。
【背景技術】
【０００２】
定電流源として用いられる定電流回路は、演算増幅器を備えた帰還回路として構成することにより、制御目標となる電流値が変動する場合にも追従させることが可能となる。演算増幅器を備えた定電流回路では、帰還回路の負帰還路に負荷回路を挿入する構成が知られている。この構成では、負荷回路が演算増幅器の入力端と出力端に接続されることから、負荷回路を基準電位に対してフローティングさせる必要がある。そのため、負荷回路を構成する条件によっては適用できない場合がある。それに対し、接地電位に接続された負荷回路に定電流を供給する定電流回路を構成する技術について開示されたものがある（例えば、特許文献１及び２を参照）。
また、定電流回路を応用した例として半導体装置の製造プロセスにおける試験装置がある。このような試験装置では、半導体装置に対する試験品質を向上させるために、精密な定電流回路を備えることが必要とされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−３２７３６０号公報
【特許文献２】特開平１０−２８３０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に示される定電流回路を図３に示す。この定電流回路３０は、生成した電流を負荷回路９０に供給する。定電流回路３０では、基準電源１１が出力する目標制御電圧Ｖｒｅｆに応じて演算増幅器１２は、設定された増幅率に基づいてその出力信号を変化させて高精度に制御される電流Ｉｓを生成することができる。生成される電流Ｉｓを、式（１）に示す。
【０００５】
【数１】
【０００６】
式（１）において、ｒｓとｒｆは、入力抵抗Ｒｓ１（インピーダンスｒｓ１）、入力抵抗Ｒｓ２（インピーダンスｒｓ２）、帰還抵抗Ｒｆ１（インピーダンスｒｆ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）の比で示すことができ、その関係を、式（２）に示す。
【０００７】
【数２】
【０００８】
しかしながら、定電流回路３０における電流Ｉｓは、出力電流ＩＯとして負荷回路９０に供給される前に、制御回路の帰還路に流れるバイアス電流Ｉｂが分流される。それにより出力電流Ｉｏは、電流Ｉｓに対して式（３）に示されるようにバイアス電流Ｉｂによる誤差が発生することになる。
【０００９】
【数３】
【００１０】
このバイアス電流Ｉｂは、変換抵抗Ｒｏ（インピーダンスｒｏ）を介して演算増幅器１２によって構成される差動増幅回路のゲインを決めるフィードバック抵抗Ｒｆ２及び入力抵抗Ｒｓ２に流れる電流となる。また、このバイアス電流Ｉｂは、負荷回路９０のインピーダンスを示す負荷抵抗ＲＬの変動によっても変動する。そのため、出力電流Ｉｏは、目標制御電圧Ｖｒｅｆによる補正は不可能となり、出力される定電流値に誤差を生じるという問題がある。
【００１１】
また、図４に示す定電流回路４０では、上記の定電流回路３０におけるバイアス電流Ｉｂによる問題に対して、バイアス電流Ｉｂを削減（Ｉｂ≒０）する対策を施す例を示す。定電流回路４０では、フィードバック抵抗Ｒｆ２への接続にバッファーアンプ（Ｂ）１３を挿入する構成とする。
この対策では、バッファーアンプ１３を構成する回路及びその周辺回路に高精度部品の部品点数が増加する。さらに、出力電流の変動範囲が広範囲に渡る場合には、大きく変動する信号の変動範囲に追従できる制御回路が必要になる。そのため、広範囲の高精度定電流回路の実現が困難という問題がある。
【００１２】
そこで、本発明は、帰還回路を用いて負荷回路に供給する電流を制御して、負荷変動による誤差を生じない定電流回路並びにその定電流回路を備えた試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記問題を解決するために、本発明は、接続された負荷回路に、信号源から入力される入力信号の電圧値に応じた電流を供給する定電流回路であって、前記負荷回路に供給される電流値を検出する電流検出回路と、前記検出された電流値及び前記入力信号の電圧値に基づいた電圧を出力する演算増幅器と、前記演算増幅器の一方の入力端に設けられ、前記電流検出回路の前記電流の検出感度に基づくインピーダンス値を有し、前記負荷回路に供給する電流の誤差を補償するインピーダンス素子と、を備えることを特徴とする定電流回路である。
【００１４】
また、本発明は、上記発明において、前記電流検出回路は、前記負荷回路の入力端に接続され、前記演算増幅器は、前記出力端には前記電流検出回路を介して前記負荷回路が接続され、前記電流検出回路から出力される信号と該出力端から出力される出力信号とを帰還信号とし、前記インピーダンス素子は、前記演算増幅器の一方の入力端と前記基準電位に接続されることを特徴とする。
【００１５】
また、本発明は、上記発明において、前記電流検出回路は、前記検出感度が内部抵抗Ｒｏ（インピーダンス：ｒｏ）に基づいて定められ、前記演算増幅器は、前記信号源に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められ、かつ、前記電流検出回路の検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還され、前記入力抵抗Ｒｓ１、前記帰還抵抗Ｒｆ２、前記入力抵抗Ｒｓ２及び前記帰還抵抗Ｒｆ２のインピーダンスは、関係式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示され、前記インピーダンス素子は、前記基準電位に接続されるインピーダンスｒｃが、演算式（ｒｃ＝（ｒｆ１×（ｒｓ２／ｒｏ）））に基づいて定められることを特徴とする。
【００１６】
また、本発明は、上記発明に記載の定電流回路を備え、該定電流回路によって出力される電流を被試験対象に印加することを特徴とする試験装置である。
【発明の効果】
【００１７】
この本発明によれば、定電流回路は、接続された負荷回路に、信号源から入力される入力信号の電圧値に応じた電流を供給する。電流検出回路は、負荷回路に供給される電流値を検出する。演算増幅器は、検出された電流値及び入力信号の電圧値に基づいた値の電圧を出力する。インピーダンス素子は、演算増幅器の一方の入力端に設けられ、電流検出回路の電流の検出感度に基づくインピーダンス値を有し、負荷回路に供給する電流の誤差を補償する。
これにより、演算増幅器の一方の入力端に設けられたインピーダンス素子は、電流検出回路の電流の検出感度に基づくインピーダンス値を有する。電流検出回路で検出された電流に含まれる誤差を補償するように、演算増幅器の入力端に設けられたインピーダンス素子に設定された定数により、負荷回路に供給する電流の誤差を補償する。
【００１８】
また、本発明によれば、上記発明において、電流検出回路は、負荷回路の入力端に接続される。演算増幅器は、出力端には電流検出回路を介して負荷回路が接続され、電流検出回路から出力される信号と該出力端から出力される出力信号とを帰還信号とする。インピーダンス素子は、演算増幅器の一方の入力端と基準電位に接続される。
これにより、負荷回路に供給される電流の誤差は、演算増幅器の入力端に生じる電位の影響をインピーダンス素子を設けることにより打ち消すことにより低減できる。
【００１９】
また、本発明によれば、上記発明において、電流検出回路は、検出感度が内部抵抗Ｒｏ（インピーダンスｒｏ）に基づいて定められる。演算増幅器は、信号源に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められる。そして、演算増幅器は、電流検出回路の検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還される。また、入力抵抗Ｒｓ１、帰還抵抗Ｒｆ２、入力抵抗Ｒｓ２及び帰還抵抗Ｒｆ２のインピーダンスは、式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示される関係にある。そして、インピーダンス素子は、基準電位に接続されるインピーダンスｒｃが、演算式（ｒｃ＝ｒｆ１×（ｒｓ２／ｒｏ））に基づいて定められる。
これにより、インピーダンス素子のインピーダンスは、負荷回路のインピーダンスに影響されることなく、電流検出回路の内部抵抗Ｒｏのインピーダンスｒｏによって定められる。また、インピーダンス素子のインピーダンスは、信号源が入力する電圧に影響されることなく、回路定数によって設定することができる。
【００２０】
また、本発明によれば、試験装置は、上記発明のいずれかに記載の定電流回路を備え、該定電流回路によって出力される電流を被試験対象に印加する。
これにより、被試験対象の状態に影響されることなく、出力する電流の精度を確保できる試験装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態による定電流回路を示すブロック図である。
【図２】同実施形態における試験装置を示すブロック図である。
【図３】従来の実施形態における定電流回路を示すブロック図である。
【図４】従来の実施形態における定電流回路を示すブロック図である。
【発明を実施するための形態】
【００２２】
（第１実施形態）
以下、本発明の一実施形態による定電流回路を図面を参照して説明する。
図１は、本実施形態による定電流回路１０を示す概略ブロック図である。
定電流回路１０と共に図示される負荷回路９０は、一端が基準電位Ｖｇを示す電源端子ＶＧに接続される定電流回路１０の負荷であり、定電流回路１０によって生成された定電流Ｉｏが供給される。
【００２３】
定電流回路１０は、基準電圧発生部１１、演算増幅器１２、入力抵抗Ｒｓ１（インピーダンスｒｓ１）、入力抵抗Ｒｓ２（インピーダンスｒｓ２）、帰還抵抗Ｒｆ１（インピーダンスｒｆ１）、帰還抵抗Ｒｆ２（インピーダンスｒｆ２）、変換抵抗Ｒｏ（インピーダンスｒｏ）及び補正抵抗Ｒｃ（インピーダンスｒｃ）を備える。
定電流回路１０における基準電圧発生部１１は、一端が基準電位Ｖｇを示す電源端子ＶＧに接続され、基準電圧Ｖｒｅｆを出力する。基準電圧発生部１１が出力する電圧によって、定電流回路１０が出力する電流値が設定される。
演算増幅器１２は、反転入力端と非反転入力端からなる差動入力端子を備える増幅回路である。演算増幅器１２による増幅回路の増幅特性は、接続される回路素子を組み合わせた構成により設定される。
入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ１（インピーダンスｒｆ１）は、基準電圧発生部１１が出力する基準電圧Ｖｒｅｆの増幅率を定める。
入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）は、変換抵抗Ｒｏで検出された電流を制御する定数を定める。
変換抵抗Ｒｏ（インピーダンスｒｏ）は、演算増幅器１２が出力する電流に基づいて電圧に変換する。
補正抵抗Ｒｃ（インピーダンスｒｃ）は、出力電流Ｉｓに対しバイアス電流Ｉｂによって生じる定電流Ｉｏの誤差を補償する定数を定める。補正抵抗Ｒｃによる設定は、基準電圧発生部１１が出力する基準電圧Ｖｒｅｆの増幅率に影響を与えない。
【００２４】
次に、定電流回路１０における接続を示す。基準電圧発生部１１の出力端は、入力抵抗Ｒｓ１を介して、演算増幅器１２の反転入力端に接続される。演算増幅器１２の反転入力端は、帰還抵抗Ｒｆ１を介して演算増幅器１２の出力端に接続され、負帰還路を形成する。また、演算増幅器１２の反転入力端は、補正抵抗Ｒｃを介して電源端子ＶＧ（基準電位Ｖｇ）に接続される。
演算増幅器１２の出力端は、変換抵抗Ｒｏを介して、出力端子Ｔｂ１に接続される。
演算増幅器１２の非反転入力端は、帰還抵抗Ｒｆ２を介して出力端子Ｔｂ１に接続され、正帰還路を形成する。演算増幅器１２の非反転入力端は、入力抵抗Ｒｓ２を介して電源端子ＶＧ（基準電位Ｖｇ）に接続される。
このような構成を有する定電流回路１０は、基準電圧発生部１１が出力する基準電圧Ｖｒｅｆによって定められる定電流Ｉｏを生成する。生成された定電流Ｉｏは、出力端子Ｔｂ１から出力され、一端が端子Ｔｂ２を介して電源端子ＶＧ（基準電位Ｖｇ）に接続された負荷回路９０の他端に供給される。
【００２５】
負荷回路９０に供給される定電流Ｉｏは、演算増幅器１２から供給される。演算増幅器１２は、電流Ｉｓを変換抵抗Ｒｏに供給する。電流Ｉｓが漏れなく定電流Ｉｏに供給されれるとすれば、定電流Ｉｏ及び電流Ｉｓは前述の式（１）によって示されることになるが、電流Ｉｓは、負荷回路９０に供給される電流Ｉｏ以外に、帰還抵抗Ｒｆ２及び入力抵抗Ｒｓ２を介してバイアス電流Ｉｂが分流される。そのバイアス電流Ｉｂは、式（４）によって示される。
【００２６】
【数４】
【００２７】
式（４）において、出力端子電圧Ｖｏは、基準電位Ｖｇに対する出力端子Ｔｂ１の電位を示す。また、ｒｓ２は、入力抵抗Ｒｓ２のインピーダンスを示し、ｒｆ２は、帰還抵抗Ｒｆ２のインピーダンスを示す。
負荷回路９０に、所定の定電流Ｉｏを供給するにはバイアス電流Ｉｂの減少分を補償して、電流Ｉｓを補正する必要がある。電流Ｉｓは、演算増幅器１２の出力電圧を出力端子Ｔｂ１の出力端子電圧Ｖｏに対して、補正電圧ΔＶ分を補償することにより補正できる。補正電圧ΔＶを式（５）に示す。
【００２８】
【数５】
【００２９】
また、演算増幅器１２の非反転入力端子電圧Ｖｓ＋は、バイアス電流Ｉｂによって生じ、式（６）に示される。
【００３０】
【数６】
【００３１】
演算増幅器１２の反転入力端子電圧Ｖｓ−は、非反転入力端子電圧Ｖｓ＋と同電位になるように制御されることにより、仮想同電位となることから、式（７）で示される。
【００３２】
【数７】
【００３３】
ここで、演算増幅器１２の出力電圧が補正抵抗Ｒｃによって補正され、その補正される補正電圧ΔＶ’を導く。演算増幅器１２の反転入力端子電圧Ｖｓ−を基準（コモン電位）と仮定すれば、図に示される電源端子ＶＧの電位Ｖｇは、（−Ｖｓ−）となるので、補正電圧ΔＶ’は、式（８）に示される。
【００３４】
【数８】
【００３５】
式（８）において、ｒｓ１、ｒｓ２及びｒｆ２は、入力抵抗Ｒｓ１、入力抵抗Ｒｓ２及び帰還抵抗Ｒｆ２のインピーダンスを示す。
また、補正電圧ΔＶと補正電圧ΔＶ’は、同じ電圧（ΔＶ＝ΔＶ’）であることから、式（９）の関係が導かれる。
【００３６】
【数９】
【００３７】
式（９）を補正抵抗Ｒｃのインピーダンスｒｃについて整理すると、インピーダンスｒｃは式（１０）に示される。
【００３８】
【数１０】
【００３９】
ゆえに、補正抵抗Ｒｃのインピーダンスｒｃは、式（１１）として導かれる。
【００４０】
【数１１】
【００４１】
以上に示されたように、補正抵抗Ｒｃを構成に追加することにより、正帰還路に分流されたバイアス電流Ｉｂの影響を補償できることを示した。この構成では、バイアス電流Ｉｂをなくすための正帰還路に配置されるバッファーアンプを設けることなく、バイアス電流Ｉｂの影響を補償することができる。
【００４２】
なお、定電流回路１０は、接続された負荷回路９０に、基準電圧発生部１１から入力される入力信号の電圧値に応じた電流を供給する。変換抵抗Ｒｏは、負荷回路９０に供給される電流値（Ｉｓ）を検出する。演算増幅器１２は、検出された電流値（Ｉｓ）及び入力信号の電圧値（Ｖｒｅｆ）に基づいた値の電圧を出力する。補正抵抗Ｒｃは、演算増幅器１２の非反転入力端に設けられ、変換抵抗Ｒｏの電流Ｉｓの検出感度に基づくインピーダンス値ｒｃを有し、負荷回路９０に供給する電流Ｉｏの誤差を補償する。
これにより、変換抵抗Ｒｏで検出された電流Ｉｓに含まれる誤差を補償するように、演算増幅器１２の入力端に設けられた補正抵抗Ｒｃに設定された定数により、負荷回路９０に供給する電流の誤差を補償することができる。
【００４３】
また、定電流回路１０において、電流検出回路Ｒｏは、負荷回路９０の入力端に接続される。演算増幅器１２は、出力端には変換抵抗Ｒｏを介して負荷回路９０が接続され、変換抵抗Ｒｏから出力される信号Ｖｏと該出力端から出力される出力信号とを帰還信号とする。補正抵抗Ｒｃは、演算増幅器の一方の入力端と基準電位に接続される。
これにより、負荷回路に供給される電流の誤差は、演算増幅器の入力端に生じる電位の影響を補正抵抗Ｒｃを設けることにより打ち消すことにより低減できる。
【００４４】
また、定電流回路１０において、変換抵抗Ｒｏは、検出感度が内部抵抗Ｒｏ（インピーダンスｒｏ）に基づいて定められる。演算増幅器１２は、基準電圧発生部１１に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められる。そして、演算増幅器１２は、変換抵抗Ｒｏの検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還される。また、入力抵抗Ｒｓ１、帰還抵抗Ｒｆ２、入力抵抗Ｒｓ２及び帰還抵抗Ｒｆ２のインピーダンスは、式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示される関係にある。そして、補正抵抗Ｒｃは、基準電位に接続されるインピーダンスｒｃが、演算式（ｒｃ＝ｒｆ１×（ｒｓ２／ｒｏ））に基づいて定められる。
これにより、補正抵抗Ｒｃのインピーダンスは、負荷回路９０のインピーダンスに影響されることなく、電流検出回路Ｒｏのインピーダンスｒｏによって定められる。また、補正抵抗Ｒｃのインピーダンスｒｃは、基準電圧発生部１１信号源が入力する電圧Ｖｒｅｆに影響されることなく、回路定数によって設定することができる。
【００４５】
（第２実施形態）
以下、本発明の一実施形態による試験装置を図面を参照して説明する。
図２は、本実施形態による試験装置１００を示す概略ブロック図である。
試験装置１００と共に図示される負荷回路９０は、試験装置１００によって試験される半導体素子を示し、例えばダイオードなどが適用される。試験装置１００によって、負荷回路９０（例えば、ダイオード）の静特性試験が行われる。
【００４６】
試験装置１００は、逆方向特性試験部１１０、順方向特性試験部１２０、方向切換部１３０、制御部１４０及び電源部１５０を備える。
試験装置１００において逆方向試験部１１０は、負荷回路９０の逆方向バイアス試験を行う。逆方向試験部１１０は、試験電圧電流発生部１０及び電圧電流測定部１０Ｍを備える。試験電圧電流発生部１０は、負荷回路９０に逆方向特性試験に必要な電圧及び電流を発生する。試験電圧電流発生部１０によって生成される電圧及び電流は、逆方向特性試験に適した高電圧及び小電流という特徴を有している。そのため、試験電圧電流発生部１０は、第１実施形態に示した定電流回路１０を適用して構成することが可能である。
電圧電流測定部１０Ｍは、試験電圧電流発生部１０によって負荷回路９０に印加された電圧及び電流に基づいた電圧電流特性の測定を行う。
【００４７】
試験装置１００において順方向試験部１２０は、負荷回路９０の順方向バイアス試験を行う。順方向試験部１２０は、試験電圧電流発生部２０及び電圧電流測定部２０Ｍを備える。試験電圧電流発生部２０は、負荷回路９０に順方向特性試験に必要な電圧及び電流を発生する。試験電圧電流発生部２０によって生成される電圧及び電流は、順方向特性試験に適した低電圧及び大電流という特徴を有している。
電圧電流測定部２０Ｍは、試験電圧電流発生部２０によって負荷回路９０に印加された電圧及び電流に基づいた電圧電流特性の測定を行う。
測定された結果から、静特性試験による性能を示す値が示される。
【００４８】
方向切換部１３０は、試験装置１００に接続された負荷回路９０の接続を変更せずに、逆方向特性試験部１１０及び順方向特性試験部１２０で発生する試験電圧及び試験電流の印加方向の切り換えを行う。
制御部１４０は、試験装置１００における試験内容を指示する指示入力を検出し、検出された指示入力にしたがって、定められた手順に応じて特性試験を行う。制御部１４０は、試験装置１００の各部の制御を行う。制御部１４０は、図示されないＣＰＵ（Central Processing Unit）、記憶部（ＲＡＭ（Random Access Memory）とＲＯＭ（Read Only Memory））、入出力部を含んで構成され、記憶部に記憶されたプログラムをＣＰＵが参照し、記録された手順によって特性試験に必要な処理を行うプログラムを実行する。処理に必要な情報は、記憶部の書き換え可能な記憶領域に割り付けられた変数領域に記録される。また、測定結果は、入出力部を介して外部に出力される。
電源部１５０は、入力される電源に基づいて、試験装置１００の各部の動作に必要な電源を供給し、試験電圧電流発生部１０及び試験電圧電流発生部２０から出力する試験電圧及び試験電流の供給を行う。
【００４９】
以上に示したように、試験電圧電流発生部１０によって逆方向特性試験時に生成される電圧及び電流は、逆方向特性試験に適した高電圧及び小電流という特徴を有している。また、出力される試験電圧及び試験電流は、接続される負荷回路９０の特性によって影響されないことが必要である。そのため、試験電圧電流発生部１０は、第１実施形態に示した定電流回路１０を適用して構成することにより、出力する試験電圧及び試験電流の精度を確保することが可能となる。
【００５０】
なお、本発明の定電流回路は、定電流回路１０に相当する。また、本発明の負荷回路は、負荷回路９０に相当する。また、本発明の試験装置は、試験装置１００に相当する。また、本発明の被試験対象は、負荷回路９０に相当する。また、本発明の信号源は、基準電源部１１に相当する。また、本発明の演算増幅器は、演算増幅器１２に相当する。また、本発明の電流検出回路は、変換抵抗Ｒｏに相当する。また、本発明のインピーダンス素子は、補正抵抗Ｒｃに相当する。また、本発明の入力抵抗Ｒｓ１は、入力抵抗Ｒｓ１に相当する。また、本発明の入力抵抗Ｒｓ２は、入力抵抗Ｒｓ２に相当する。また、本発明の帰還抵抗Ｒｆ１は、帰還抵抗Ｒｆ１に相当する。また、本発明の帰還抵抗Ｒｆ２は、帰還抵抗Ｒｆ２に相当する。
【００５１】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の試験装置１００における定電流回路１０は、定電流回路１０の構成数や電流容量ついても特定されるものではない。また、本発明の定電流回路１０における演算増幅器１２は、増幅段数、回路構成について任意の構成を選択することができる。
【符号の説明】
【００５２】
１０ 定電流回路
１００ 試験装置
９０ 負荷回路
１１ 基準電圧発生部
１２ 演算増幅器
Ｒｓ１ 入力抵抗
Ｒｓ２ 入力抵抗
Ｒｆ１ 帰還抵抗
Ｒｆ２ 帰還抵抗
Ｒｏ 変換抵抗
Ｒｃ 補正抵抗
【特許請求の範囲】
【請求項１】
接続された負荷回路に、信号源から入力される入力信号の電圧値に応じた電流を供給する定電流回路であって、
前記負荷回路に供給される電流値を検出する電流検出回路と、
前記検出された電流値及び前記入力信号の電圧に基づく値の電圧を出力する演算増幅器と、
前記演算増幅器の一方の入力端に設けられ、前記電流検出回路の前記電流の検出感度に基づくインピーダンス値を有し、前記負荷回路に供給する電流の誤差を補償するインピーダンス素子と、
を備えることを特徴とする定電流回路。
【請求項２】
前記電流検出回路は、
前記負荷回路の入力端に接続され、
前記演算増幅器は、
前記出力端には前記電流検出回路を介して前記負荷回路が接続され、前記電流検出回路から出力される信号と該出力端から出力される出力信号とを帰還信号とし、
前記インピーダンス素子は、
前記演算増幅器の一方の入力端と前記基準電位に接続される
ことを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記電流検出回路は、
前記検出感度が内部抵抗Ｒｏ（インピーダンスｒｏ）に基づいて定められ、
前記演算増幅器は、
前記信号源に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められ、かつ、前記電流検出回路の検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還され、
前記入力抵抗Ｒｓ１、前記帰還抵抗Ｒｆ２、前記入力抵抗Ｒｓ２及び前記帰還抵抗Ｒｆ２のインピーダンスは、関係式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示され、
前記インピーダンス素子は、
前記基準電位に接続されるインピーダンスｒｃが、
演算式（ｒｃ＝ｒｆ１×（ｒｓ２／ｒ０））に基づいて定められる
ことを特徴とする請求項１に記載の定電流回路。
【請求項４】
請求項１から請求項３のいずれかに記載の定電流回路を備え、該定電流回路によって出力される電流を被試験対象に印加する
ことを特徴とする試験装置。
【請求項１】
接続された負荷回路に、信号源から入力される入力信号の電圧値に応じた電流を供給する定電流回路であって、
前記負荷回路に供給される電流値を検出する電流検出回路と、
前記検出された電流値及び前記入力信号の電圧に基づく値の電圧を出力する演算増幅器と、
前記演算増幅器の一方の入力端に設けられ、前記電流検出回路の前記電流の検出感度に基づくインピーダンス値を有し、前記負荷回路に供給する電流の誤差を補償するインピーダンス素子と、
を備えることを特徴とする定電流回路。
【請求項２】
前記電流検出回路は、
前記負荷回路の入力端に接続され、
前記演算増幅器は、
前記出力端には前記電流検出回路を介して前記負荷回路が接続され、前記電流検出回路から出力される信号と該出力端から出力される出力信号とを帰還信号とし、
前記インピーダンス素子は、
前記演算増幅器の一方の入力端と前記基準電位に接続される
ことを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記電流検出回路は、
前記検出感度が内部抵抗Ｒｏ（インピーダンスｒｏ）に基づいて定められ、
前記演算増幅器は、
前記信号源に対する入力抵抗Ｒｓ１（インピーダンスｒｓ１）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ１）に基づいて増幅率が（−ｒｆ１／ｒｓ１）として定められ、かつ、前記電流検出回路の検出信号が入力抵抗Ｒｓ２（インピーダンスｒｓ２）及び帰還抵抗Ｒｆ２（インピーダンスｒｆ２）に基づく分圧比（ｒｓ２／(ｒｓ２+ｒｆ２)）によって帰還され、
前記入力抵抗Ｒｓ１、前記帰還抵抗Ｒｆ２、前記入力抵抗Ｒｓ２及び前記帰還抵抗Ｒｆ２のインピーダンスは、関係式（ｒｆ１／ｒｓ１）＝（ｒｆ２／ｒｓ２）によって示され、
前記インピーダンス素子は、
前記基準電位に接続されるインピーダンスｒｃが、
演算式（ｒｃ＝ｒｆ１×（ｒｓ２／ｒ０））に基づいて定められる
ことを特徴とする請求項１に記載の定電流回路。
【請求項４】
請求項１から請求項３のいずれかに記載の定電流回路を備え、該定電流回路によって出力される電流を被試験対象に印加する
ことを特徴とする試験装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１６９６３１（Ｐ２０１０−１６９６３１Ａ）
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願番号】特願２００９−１４４７２（Ｐ２００９−１４４７２）
【出願日】平成２１年１月２６日（２００９．１．２６）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【出願人】（５９１１３２９５５）株式会社秋田新電元 (29)
【Ｆターム（参考）】
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願日】平成２１年１月２６日（２００９．１．２６）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【出願人】（５９１１３２９５５）株式会社秋田新電元 (29)
【Ｆターム（参考）】
[ Back to top ]