【課題】 伝搬遅延時間の測定値が所定範囲外になる恐れがある配線が、外部のＬＳＩテスタによって測定対象となっても、ＬＳＩテスタにエラー処理を実行させないようにできるプローブカードを提供する。
【解決手段】 プローブカードの少なくとも一部の配線はそれぞれ、自配線の一端に、投入された伝搬遅延時間測定用のパルス波形を、自配線の他端以外の箇所で反射させる反射箇所規定構造を有する。例えば、反射箇所規定構造を有する配線は、ＬＳＩテスタ寄りの配線部分と、ＤＵＴ寄りの配線部分と、これらの配線部分間に介挿された、パルス波形の周波数成分に対し、各配線部分より高インピーダンスのフェライトビーズとを有し、ＬＳＩテスタ寄りの配線部分とフェライトビーズとの境界をパルス波形の反射箇所にしている。 （もっと読む）

【課題】汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供する。
【解決手段】検査装置は、第1貫通電極24bと、テスト信号を生成する信号生成ユニット30とを有する第1半導体基板24と、複数の接触子60を有するプローブ基板27と、第2貫通電極25bと、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eとを有する第2半導体基板と、を備え、第1半導体基板24と第2半導体基板25とは積層されており、第1貫通電極24bは、信号生成ユニット30が生成したテスト信号をスイッチマトリックス20eに伝達し、第2貫通電極25bは、スイッチマトリックス20eによって経路設定されたテスト信号を所定の接触子60に伝達し、信号生成ユニット30から、着脱自在に接続される電気的接続部を介さずに、接触子60にテスト信号が伝達される。 （もっと読む）

【課題】電子回路装置に対する擬似障害発生を容易化し、試験・評価等の作業を効率化する装置、方法の提供。
【解決手段】
電子回路装置（１００）を構成する回路基板（１０５）上のＩＣ（１０４）のＯＮ／ＯＦＦ端子に接続部１０３を介して接続する制御部１０２が、ケーブルコネクタ部（１０１）を介してＰＣ（１１０）の制御により、ＩＣ（１０４）のＯＮ／ＯＦＦ端子に動作中の第１の値とは異なる第２の値を設定することで擬似障害を発生させる。 （もっと読む）

【課題】パワーデバイスの静特性及び動特性の双方をウエハレベルで測定することができ、特に静特性に使用される測定ラインに影響されることなく、パワーデバイスの動特性をウエハレベルで確実に測定することができるプローブ装置を提供する。
【解決手段】本発明のプローブ装置１０は、複数のパワーデバイスが形成されたウエハＷを載置する移動可能な載置台１２と、載置台１２の上方に配置された複数のプローブ１４Ａを有するプローブカード１４と、載置台１２の載置面とその外周面に形成された導体膜電極１３と、導体膜電極１３とテスタ１７とを電気的に接続する測定ライン１６と、を備え、載置台１２上のパワーデバイスの電気的特性をウエハレベルで測定するプローブ装置であって、第２の測定ライン１６には、導体膜電極１３とテスタ１７の間で測定ライン１６の電路を開閉するスイッチ機構１８を設けたものである。 （もっと読む）

【課題】 従来の技術においては、ROM3個分のテスト時間を2個分のテスト時間までしか短縮できないという問題、或いは、加算或いは減算をおこなうため、データビット数の変動の虞があると共に、信頼性が低下する虞があった。
【解決手段】 複数個のROMに書き込まれたデータをテストする場合のROMテスト時間の短縮方法に於いて、複数個のROMの二つずつのROMの出力データのビット毎の比較を行う比較手段を備え、該比較手段の出力を複数個のROMに対応してそれぞれ記憶させ、該複数の記憶手段の出力データに対して、演算の順序が異なる少なくとも二つの異なる内容の演算を行い、該演算結果を期待値と比較することでROMデータを検査する。 （もっと読む）

【課題】長寿命化した圧電式アクチュエータを備えるスイッチ装置。
【解決手段】第１接点が設けられた基体と、第２接点を移動させて第１接点と接触または離間させるアクチュエータと、を備え、アクチュエータは、支持層と、支持層の上面に形成される第１圧電膜と、支持層を介して第１圧電膜に対向して、支持層の第１圧電膜が形成される面とは反対側の面に設けられ、駆動電圧に応じて伸縮してアクチュエータのそり量を変化させる第２圧電膜と、第１圧電膜および第２圧電膜のそれぞれの上面と下面とに、それぞれの駆動電圧を印加する電極層と、第２圧電膜と第２圧電膜の支持層側とは反対側の電極層との間に形成された導電性酸化物を含む第２導電性酸化物膜と、を有するスイッチ装置を提供する。 （もっと読む）

【課題】長寿命化したバイモルフ型圧電式アクチュエータの製造方法、スイッチ装置、伝送切替装置、および試験装置を提供する。
【解決手段】基板上に第１圧電素子層を形成する第１圧電素子層形成段階と、第１圧電素子層上に絶縁体の支持層を形成する支持層形成段階と、支持層上に第２圧電素子層を形成する第２圧電素子層形成段階と、基板の一部を除去して、第１圧電素子層、前記支持層、および前記第２圧電素子層を有するアクチュエータを形成する除去段階と、を備える。 （もっと読む）

【課題】コンタクトチェックに要する時間を短縮する。
【解決手段】処理部１０は、検査対象体２１〜２５の電極２１ａ，・・，２５ａとこれに接触させられている端子対３１，・・，３９との間の接触状態を検査する際に、電圧検出用ライン４ａ，４ｂを電圧検出部６から切り離す共に電流供給用ライン３ａ，３ｂに電圧検出部６を接続し、電圧検出用ライン４ａ，４ｂおよび中継ライン７を介して端子対３１，・・，３９を直列接続し、端子対３１，・・，３９の一端に配置されている電流供給端子Ｈｃを電流供給用ライン３ａに、他端に配置されている電圧検出端子Ｈｐを電流供給用ライン３ｂに接続させ、直列接続された各端子対３１，・・，３９に検査電流Ｉを供給したときの電流供給用ライン３ａ，３ｂ間の測定電圧と検査電流Ｉとに基づいて、直列接続された端子対３１，・・，３９と対応する電極２１ａ，・・，２５ａとの間の接触状態を検査する。 （もっと読む）

【課題】半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うテスト方法を提供すること。
【解決手段】半導体集積回路装置のテスト方法は、半導体集積回路装置の複数の入力端子とテスタからのテスト信号を受信するテスタ端子とを、多対１に電気的に接続するテストボードを介して、該テスタから該半導体集積回路装置に所定のテストパタン信号を送信する工程と、前記半導体集積回路装置の出力端子から出力された出力信号と、前記所定のテストパタン信号に対応する期待値とを比較して、前記半導体集積回路装置の良否を判定する工程と、を含む。 （もっと読む）

【課題】圧電膜の変位を大きくして動作させるスイッチ装置を提供する。
【解決手段】スイッチ装置１００は、第１接点１２２が設けられた接点部１２０と、第２接点１３４を有し、第２接点１３４を移動させて第１接点１２２と接触または離間させるアクチュエータと、第１駆動電圧を制御する制御部２００と、を備え、アクチュエータは、第１駆動電圧に応じて伸縮する第１圧電膜１３６と、第１圧電膜１３６上に設けられる支持層と１５０、を有し、制御部２００は、第１圧電膜１３６に第１の抗電界以下の電界を印加する電圧から、第１圧電膜１３６に第１の抗電界以上の電界を印加する電圧まで変化させて第１圧電膜１３６を縮ませ、第１圧電膜１３６に第２の抗電界未満の電界を印加する電圧を出力して第１圧電膜１３６を伸ばす。 （もっと読む）

【課題】剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐアクチュエータの製造方法、およびアクチュエータを備えるスイッチ装置、スイッチ装置を備える試験装置を提供する。
【解決手段】基板上に絶縁材料で第１絶縁層を成膜する第１絶縁層成膜段階と、第１絶縁層をアニールする第１アニール段階と、第１絶縁層上に導電性材料で第１電極層を成膜する第１電極層成膜段階と、第１電極層上にゾルゲル材料を塗布してアニールすることにより、第１電極層上に第１圧電膜を成膜する第１圧電膜成膜段階と、第１圧電膜上に導電性材料で第２電極層を成膜する第２電極層成膜段階と、第２電極層上に絶縁材料で第２絶縁層を成膜する第２絶縁層成膜段階と、第２絶縁層をアニールする第２アニール段階と、を備える製造方法を提供する。 （もっと読む）

【課題】ノイズの放電時期を適宜選択しながら、効率的に実現し得るような装置及び検査方法を提供すること。
【解決手段】直流電源１と複数個の各テスト回路５との間を、充電用抵抗素子（Ｒ_１）、放電用抵抗素子（Ｒ_２）、キャパシタンス（Ｃ）を備えているノイズ放電回路２を設け、当該ノイズ放電回路２と各テスト回路５との間に介在しているプローブ４が、複数個の各テスト回路５を選択しかつ接続可能とする一方、前記各テスト回路５に対し選択回路８を介して接続されている同期遅延コントローラー回路６が、印加コントローラー回路７を介してノイズ放電の時期を調整することができるテスト回路５の誤動作試験装置及び当該装置を使用している誤動作検出方法。 （もっと読む）

【課題】ラッチアップ試験において、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐこと。
【解決手段】ラッチアップ試験装置は、被試験端子の電位をプルアップおよびプルダウンして被試験端子がハイインピーダンス状態であるか否かを検出するとともに、プルアップおよびプルダウン動作に伴って被試験端子の論理状態が反転する前後において、定電圧源から被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第１の差分とするとともに、被試験端子に電流パルスを印加する前後において定電圧源から電源端子へ供給される電源電流を測定して両者の差分を第２の差分とし、第１の差分と第２の差分とを比較することで、ラッチアップが発生したか否かを判定する。 （もっと読む）

【課題】被検査デバイスとしての半導体集積回路装置をテスタで検査する際に用いる回路ボードを検査するにあたって、同じテスタで回路ボード自体を被検査デバイスの影響を受けずに検査可能で、かつ、さらなる装置の設計および製造が不要な検査システムを提供する。
【解決手段】被検査デバイスとしての半導体集積回路装置の内部に、集積回路部を迂回するためのセレクタ回路部および短絡回路部を設けることによって、回路ボードにおける通信デバイスをテスタで直接的に検査することが可能となる。このとき、被検査デバイスを検査する場合と同じ構成を用いて、その内部的な回路状態を切り替えるだけで、回路ボードの検査が可能となる。 （もっと読む）

【課題】複数のスキャンパスを有するスキャンテスト回路のスキャンテスト時間を短縮する。
【解決手段】半導体集積回路装置は、複数のスキャンフリップフロップと、セレクタとを備える回路ブロックと、制御回路とを具備する。複数のスキャンフリップフロップは、スキャンテストするときに、スキャンフリップフロップがシフトレジスタ状に接続されて形成される複数のスキャンパスのそれぞれに割り当てられ、複数のスキャンパスと同数の複数の部分スキャンパスを形成する。セレクタは、複数の部分スキャンパスの後段に設けられ、複数の部分スキャンパスをバイバスする。制御回路は、セレクタが複数の部分スキャンパスをバイパスするか否かを制御する。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力する複数のドライバ１０を備える半導体試験装置２であって、ドライバ１０のタイミングを校正するための基準コンパレータ６にドライバ１０からの信号を入力したときの波形が変化する間の第１の時間Ｔ１とドライバ１０の出力端での信号の波形が変化する間の第２の時間Ｔ２とに基づいてドライバ１０のタイミングを校正する校正値を補正する補正部２５を備えている。これにより、伝送損失による波形なまりの影響を除去でき、校正値を補正して、ドライバのタイミング校正を高い精度で行うことができる。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力するドライバ１０およびドライバ１０に接続されるコンパレータ１１とドライバ１０のタイミングを校正するために設けた基準コンパレータ６との間の校正経路Ｌに信号を反射する複数の半導体スイッチ１５が設けられる半導体試験装置２であって、コンパレータ１１がドライバ１０から出力されて基準コンパレータ６で反射した校正信号を検出するときに、半導体スイッチ１５で多重反射した反射信号が校正信号の検出に干渉しないように、校正経路Ｌを基準コンパレータ６が分割した各分割経路Ｌ１〜Ｌ３の電気長Ｔｐｄ１〜Ｔｐｄ３を設定している。 （もっと読む）

【課題】被測定物の送信器と受信器を接続する試験を測定装置により行う。
【解決手段】送信部２０２と受信部２０４を有する被測定物２００に接続される測定装置１００は、送信部２０２に接続される入力ポート１０２と、受信部２０４に接続される出力ポート１０４と、出力信号を出力する信号出力部１３２、１３４と、入力信号の電力を測定する電力測定部１４５、１５５と、入力ポートが接続される部分を、出力ポート１０４および電力測定部１４５、１５５の一方または双方とすることができ、しかも、出力ポート１０４が接続される部分を、入力ポート１０２および信号出力部１３２、１３４の一方または双方とすることができる接続部（カプラ１１０、スイッチ１２０〜１２８）と、入力ポート１０２と出力ポート１０４とが接続される際に、出力ポート１０４から出力される出力ポート信号の電力を調整する電力調整部１８３、１８５とを備える。 （もっと読む）