検査装置及び検査システム
【課題】汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供する。
【解決手段】検査装置は、第1貫通電極24bと、テスト信号を生成する信号生成ユニット30とを有する第1半導体基板24と、複数の接触子60を有するプローブ基板27と、第2貫通電極25bと、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eとを有する第2半導体基板と、を備え、第1半導体基板24と第2半導体基板25とは積層されており、第1貫通電極24bは、信号生成ユニット30が生成したテスト信号をスイッチマトリックス20eに伝達し、第2貫通電極25bは、スイッチマトリックス20eによって経路設定されたテスト信号を所定の接触子60に伝達し、信号生成ユニット30から、着脱自在に接続される電気的接続部を介さずに、接触子60にテスト信号が伝達される。
【解決手段】検査装置は、第1貫通電極24bと、テスト信号を生成する信号生成ユニット30とを有する第1半導体基板24と、複数の接触子60を有するプローブ基板27と、第2貫通電極25bと、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eとを有する第2半導体基板と、を備え、第1半導体基板24と第2半導体基板25とは積層されており、第1貫通電極24bは、信号生成ユニット30が生成したテスト信号をスイッチマトリックス20eに伝達し、第2貫通電極25bは、スイッチマトリックス20eによって経路設定されたテスト信号を所定の接触子60に伝達し、信号生成ユニット30から、着脱自在に接続される電気的接続部を介さずに、接触子60にテスト信号が伝達される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査装置及び検査システムに関する。
【背景技術】
【０００２】
従来、半導体装置を検査する検査装置が用いられている。検査装置は、例えば、半導体基板上に製造されており、個々に切断される前の半導体装置を検査するために用いられ得る。
【０００３】
半導体装置が組み込まれる電子機器の高機能化及び高速化に伴って、半導体装置が有する端子の数が増加し、また、半導体装置の動作速度が向上している。
【０００４】
検査装置は、検査対象の半導体装置が有する端子の数に対応して、検査のために端子と接触する多数の接触子を備える必要がある。また、検査装置には、検査対象の半導体装置の動作速度を用いて、半導体装置の検査を行うことが求められる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１５６５６９号公報
【特許文献２】特表２００８−５２９０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、接触子の数の増加に伴って、接触子の長さが増大しており、接触子が配置されるプローブカードの寸法も増大している。その結果、半導体装置を検査するテスト信号を伝達する信号配線の長さが増大しており、テスト信号の減衰等の影響により、高周波数で動作する半導体装置の検査を行うことが困難な場合がある。
【０００７】
また、テスト信号が接触子に伝達される途中に、コネクタ等の着脱自在に接続される電気的接続部が存在することにより、高周波数で動作する半導体装置の検査を行うことが困難な場合もある。
【０００８】
そこで、高周波数で検査するための専用の信号配線を用意して、高周波数で動作する半導体装置の検査も行われている。
【０００９】
しかし、このような専用の信号配線を用意することは、一つの検査装置で異なる半導体装置を検査することができなくなるので、検査装置の汎用性が損なわれる。
【００１０】
本明細書では、汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供することを目的とする。
【００１１】
また、汎用性を有し、高速で動作する半導体装置を検査できる検査システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本明細書に開示する検査装置の一形態によれば、第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、複数の接触子を有するプローブ基板と、第２貫通電極と、複数の上記接触子と上記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、を備え、上記第１半導体基板と上記第２半導体基板とは積層されており、上記第１貫通電極は、上記信号生成ユニットが生成した上記テスト信号を上記スイッチマトリックスに伝達し、上記第２貫通電極は、上記スイッチマトリックスによって経路設定された上記テスト信号を所定の上記接触子に伝達し、上記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、上記接触子に上記テスト信号が伝達される。
【００１３】
また、本明細書に開示する検査システムの一形態によれば、被検査半導体装置が載置されるステージと、第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、複数の接触子を有するプローブ基板と、第２貫通電極と、複数の上記接触子と上記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、を備え、上記第１半導体基板と上記第２半導体基板とは積層されており、上記第１貫通電極は、上記信号生成ユニットが生成した上記テスト信号を上記スイッチマトリックスに伝達し、上記第２貫通電極は、上記スイッチマトリックスによって経路設定された上記テスト信号を所定の上記接触子に伝達し、上記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、上記接触子に上記テスト信号が伝達される検査装置と、上記ステージ又は上記検査装置を移動させる駆動部と、を備える。
【発明の効果】
【００１４】
上述した本明細書に開示する検査装置の一形態によれば、汎用性を有し、高速で動作する半導体装置を検査できる。
【００１５】
上述した本明細書に開示する検査システムの一形態によれば、汎用性を有し、高速で動作する半導体装置を検査できる。
【００１６】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００１７】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００１８】
【図１】本明細書に開示する検査システムの一実施形態を示す図である。
【図２】検査装置の拡大断面図である。
【図３】テスタ部の機能ブロック図である。
【図４】テスタ部の要部を示す拡大断面図である。
【図５】第３半導体基板を説明する図である。
【図６】第４半導体基板を説明する図である。
【図７】信号生成ユニットを説明する図である。
【図８】第５半導体基板を説明する図である。
【図９】第１支持基板を示す図である。
【図１０】第３支持基板及びプローブ基板の断面図である。
【図１１】プローブ基板の接触子の配置を説明する図である。
【図１２】プローブ基板の他の例を説明する図である。
【図１３】本明細書に開示する検査システムの他の例を説明する図である。
【発明を実施するための形態】
【００１９】
以下、本明細書で開示する検査システムの好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２０】
図１は、本明細書に開示する検査システムの一実施形態を示す図である。
【００２１】
検査システム１０は、複数の被検査半導体装置（以下、ＤＵＴともいう）を有するウエハ１３が載置されるステージ１４と、被検査半導体装置を検査する検査装置１６と、検査装置１６を制御する制御装置１１と、検査装置１６に電力を供給する主電源１２とを備える。また、検査システム１０は、ステージ１４を移動させる駆動装置１５を備える。
【００２２】
制御装置１１は、検査装置１６に対して、被検査半導体装置を検査するための検査プログラム及びテスト信号パターンを送信する。検査装置１６は、送信された検査プログラム及びテスト信号パターンを記憶する。検査装置１６は、検査プログラムを実行し、記憶したテスト信号パターンを有するテスト信号を用いて被検査半導体装置を検査して、被検査半導体装置が出力する応答信号を測定する。検査装置１６は、測定した応答信号を制御装置１１に送信する。制御装置１１は、受信した応答信号を解析する。
【００２３】
駆動装置１５は、ステージ１４を水平方向及び垂直方向に移動させる。検査システム１０は、固定された検査装置１６に対して、ステージ１４を移動させることにより、ウエハ１３上の被検査半導体装置それぞれを検査する。
【００２４】
次に、図１に示す検査装置１６について、図を参照して、以下に説明する。
【００２５】
図２は、図１に示す検査装置の拡大断面図である。
【００２６】
検査装置１６は、被検査半導体装置を検査するテスト信号を生成するテスタ部２０と、複数の接触子６０を有するプローブ基板２７と、テスタ部２０及びプローブ基板２７を支持する支持基板２６と、を備える。複数の接触子６０は、被検査半導体装置の端子と接触する。
【００２７】
次に、テスタ部２０の構造について、以下に説明する。
【００２８】
図３は、テスタ部の機能ブロック図である。
【００２９】
テスタ部２０は、テスタ制御部２０ａと、記憶部２０ｂと、測定部２０ｃと、信号生成部２０ｄと、スイッチマトリックス２０ｅとを有する。
【００３０】
次に、図２を参照して、テスタ部２０の構造を以下に説明する。
【００３１】
テスタ部２０は、テスタ制御部２０ａが配置された第１半導体基板２１と、検査プログラム及びテスト信号パターンを記憶する記憶部２０ｂが配置された第２半導体基板２２と、応答信号を測定する測定部２０ｃが配置された第３半導体基板２３と、を有する。また、テスタ部２０は、テスト信号を生成する信号生成部２０ｄが配置された第４半導体基板２４と、複数の接触子６０と信号生成ユニット３０との間の信号経路をプログラム可能に設定するスイッチマトリックス２０ｅが配置された第５半導体基板２５と、を有する。
【００３２】
第１半導体基板２１は、テスタ制御部２０ａを形成する電子回路層２１ａを有する。また、第１半導体基板２１は、基板の一方の面と他方の面とを貫通する第１貫通電極２１ｂを有する。第１貫通電極２１ｂは、電子回路層２１ａと第２半導体基板２２とを電気的に接続する。
【００３３】
第２半導体基板２２は、記憶部２０ｂを形成する電子回路層２２ａを有する。また、第２半導体基板２２は、基板の一方の面と他方の面とを貫通する第２貫通電極２２ｂを有する。第２貫通電極２２ｂは、電子回路層２２ａと第１半導体基板２１又は第３半導体基板２３とを電気的に接続する。
【００３４】
第３半導体基板２３は、測定部２０ｃを形成する電子回路層２３ａを有する。また、第３半導体基板２３は、基板の一方の面と他方の面とを貫通する第３貫通電極２３ｂを有する。第３貫通電極２３ｂは、電子回路層２３ａと第２半導体基板２２又は第４半導体基板２４とを電気的に接続する。
【００３５】
第４半導体基板２４は、信号生成部２０ｄを形成する電子回路層２４ａを有する。また、第４半導体基板２４は、基板の一方の面と他方の面とを貫通する第４貫通電極２４ｂを有する。第４貫通電極２４ｂは、電子回路層２４ａと第３半導体基板２３又は第５半導体基板２５とを電気的に接続する。
【００３６】
第５半導体基板２５は、スイッチマトリックス２０ｅを形成する電子回路層２５ａを有する。また、第５半導体基板２５は、基板の一方の面と他方の面とを貫通する第５貫通電極２５ｂを有する。第５貫通電極２５ｂは、電子回路層２５ａと第４半導体基板２４又は支持基板２６とを電気的に接続する。
【００３７】
テスタ部２０は、上述した第１〜第５半導体基板２１〜２５が積層されて形成される。各基板内の電子回路層２１ａ〜２５ａは、第１〜第５貫通電極２１ｂ〜２５ｂを介在させて、電気的に接続する。
【００３８】
なお、図２に示すテスタ部２０の例では、第１〜第５貫通電極２１ｂ〜２５ｂが上下方向に直列的に接続されるように示されているが、貫通電極は、直列的に接続されるように配置されていなくても良い。
【００３９】
図４は、検査装置の要部を示す拡大断面図である。
【００４０】
第３半導体基板２３の第３貫通電極２３ｂは、第４半導体基板２４の第４貫通電極２４ｂと、導電性のバンプ２９ａを介して電気的に接続する。第３貫通電極２３ｂ及び第４貫通電極２４ｂそれぞれは、バンプ２９ａと溶着している。第３半導体基板２３と第４半導体基板２４との間には、絶縁体層２９ｂが充填されており、バンプ２９ａは絶縁体層２９ａの中に埋め込まれている。第３貫通電極２３ｂは、第４貫通電極２４ｂを経由して、接触子６０から入力された応答信号を、測定部２０ｃを形成する電子回路層２３ａへ伝達する。
【００４１】
また、第４半導体基板２４の第４貫通電極２４ｂは、第５半導体基板２５の電子回路層２５ａと、導電性のバンプ２９ａを介して電気的に接続する。第４貫通電極２４ｂ及び電子回路層２５ａそれぞれは、バンプ２９ａと溶着している。第４半導体基板２４と第５半導体基板２５との間には、絶縁体層２９ａが充填されており、バンプ２９ａは絶縁体層２９ａの中に埋め込まれている。第４貫通電極２４ｂは、信号生成部２０ｄが生成したテスト信号を第５半導体基板２５内のスイッチマトリックス２０ｅに向けて伝達する。また、第５貫通電極２５ｂは、所定の接触子６０に向けてスイッチマトリックス２０ｅによって経路設定されたテスト信号を支持基板２６に伝達する。
【００４２】
図４に示す貫通電極の配置は、一例であり、各貫通電極同士の接続、又は貫通電極と電子回路層との接続には他の形態もあり得る。
【００４３】
上述した説明は、第１半導体基板２１と第２半導体基板２２との関係、及び第２半導体基板２２と第３半導体基板２３との関係に対しても適宜適用される。
【００４４】
テスタ部２０が有する第１〜第５貫通電極２１ｂ〜２５ｂ、及び貫通電極を有する半導体基板が積層された電子装置を製造することに関しては、例えば、特開２０１１−４０６２４号公報を参照されたい。特開２０１１−４０６２４号公報の図７には、貫通電極の製造方法が開示されており、図１０には、貫通電極を有する半導体基板が積層された電子装置が開示されている。
【００４５】
上述したテスタ部２０では、第４半導体基板２４に配置された信号生成部２０ｄが生成したテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、支持基板２６へ伝達される。
【００４６】
着脱自在に接続される電気的接続部は、具体的には、接触子が板バネとなって、その圧力で接続させる一般的なコネクタ類の方式、接触子とスプリングにより、その圧力で接続させるプローブピン方式、ゴムシート内に接触子を埋め込みゴムの圧力で接続させる異方性導電ゴム方式等がある。
【００４７】
更に、テスタ部２０を形成する各半導体基板の機能について、以下に説明する。
【００４８】
まず、第１半導体基板２１の説明を以下に行う。
【００４９】
第１半導体基板２１に配置されたテスタ制御部２０ａは、制御装置１１との間で通信を行う。また、テスタ制御部２０ａは、記憶部２０ｂ及び測定部２０ｃ及び信号生成部２０ｄ及びスイッチマトリックス２０eを制御する。テスタ制御部２０ａは、制御装置１１から送信された検査プログラム及びテスト信号パターンを、第２半導体基板２２の記憶部に記憶させる。テスタ制御部２０ａは、第２半導体基板２２の記憶部２０ｂに記憶された検査プログラムを実行し、第４半導体基板２４の信号生成部２０ｄに対してテスト信号を生成させる。また、テスタ制御部２０ａは、被検査半導体装置から出力され接触子６０から入力された応答信号を、第３半導体基板２３の測定部２０ｃに測定させる。測定された応答信号は、直接、制御装置１１に送信されても良いし、第２半導体基板２２の記憶部２０ｃに記憶した後、制御装置１１に送信されても良い。
【００５０】
第１半導体基板２１のテスタ制御部２０ａは、演算部と、記憶部と、入出力部とを有している。第１半導体基板２１のテスタ制御部は、例えば、電子回路層２１ａに形成されたワンチップマイコンであっても良い。
【００５１】
次に、第２半導体基板２２の説明を以下に行う。
【００５２】
第２半導体基板２２に配置された記憶部２０ｃは、制御装置１１から受信した検査プログラム及びテスト信号パターンを記憶する。また、記憶部２０ｃは、接触子６０から入力された応答信号を記憶する。
【００５３】
次に、第３半導体基板２３の説明を以下に行う。
【００５４】
図５は、第３半導体基板を説明する図である。
【００５５】
第３半導体基板２３に配置された測定部２０ｃは、複数のＤＣ測定ユニット５０と、複数のＡＤコンバータ５１と、複数の周波数カウンタ５２と、複数の高速インターフェース５３とを有する。高速インターフェース５３は、特に、動作速度の速い被検査半導体装置の応答信号を処理するために用いられる。
【００５６】
測定部２０ｃは、ＤＣ測定ユニット５０及びＡＤコンバータ５１及び周波数カウンタ５２及び高速インターフェース５３を用いて、被検査半導体装置の応答信号を測定する。測定された応答信号は、第２半導体基板２２の記憶部２０ｂに記憶される。
【００５７】
ＤＣ測定ユニット５０及びＡＤコンバータ５１及び周波数カウンタ５２及び高速インターフェース５３の数は、被検査半導体装置の端子から同時に測定される応答信号の数に対応するように用意されることが好ましい。なお、スイッチマトリックス２０ｅが、高速の応答信号を処理できる場合には、測定部２０ｃが、高速インターフェースを有していなくても良い。
【００５８】
図５に示す例では、第３貫通電極２３ｂが、第３半導体基板２３の周囲に配置されているが、第３貫通電極２３ｂは、第３半導体基板２３の内部に配置されていても良く、設計に応じて適宜配置される。この説明は、テスタ部２０の他の半導体基板に対しても適用される。
【００５９】
次に、第４半導体基板２４の説明を以下に行う。
【００６０】
図６は、第４半導体基板を説明する図である。図７は、図６の信号生成ユニットを説明する図である。
【００６１】
第４半導体基板２４に配置された信号生成部２０ｄは、複数の信号生成ユニット３０及び信号生成ユニット３０が生成したテスト信号を伝達するバス３１を有する。一の信号生成ユニット３０は、一の接触子６０に向けてテスト信号を出力する。信号生成ユニット３０は、プローブ基板２７が有する接触子６０と同じ数が用意されることが好ましい。
【００６２】
信号生成ユニット３０は、テスト信号の波形の立ち上がり又は立ち下がりのタイミングを制御する波形制御部３０ｂと、指定されたパターンの波形を整形する波形整形部３０ｃと、を有する。また、信号生成ユニット３０は、生成するべく記憶部２０ｂから受け取ったテスト信号の信号パターンが一時的に記憶される波形記憶部３０ｄと、データ又は信号の入出力を行うインターフェース部３０ｅと、各部の制御を行う演算部３０ａとを有する。
【００６３】
次に、第５半導体基板２５の説明を以下に行う。
【００６４】
図８は、第５半導体基板を説明する図である。
【００６５】
第５半導体基板２５に配置されたスイッチマトリックス２０ｅは、複数のスイッチボックス（ＳＢ）４０と、各スイッチボックス４０を制御するスイッチボックス（ＳＢ）制御ユニット４１と、信号線４２とを有する。
【００６６】
スイッチマトリックス２０ｅは、複数の接触子６０と信号生成ユニット３０との間の信号経路をプログラム可能に設定する。また、スイッチマトリックス２０ｅは、複数の接触子６０と測定部２０ｃとの間の信号経路をプログラム可能に設定する。
【００６７】
スイッチマトリックス２０ｅでは、各スイッチボックス（ＳＢ）４０のオンオフを設定することにより、信号経路が変更される。スイッチマトリックス２０ｅは、制御装置１１からのプログラム制御によって、各スイッチボックス（ＳＢ）４０のオンオフが設定される。各スイッチボックス（ＳＢ）４０のオンオフの設定は、被検査半導体装置の検査中にも行うことができることが好ましい。
【００６８】
プローブ基板２７の接触子６０は、被検査半導体装置が有する端子の配置パターンに対応して配置される。異なる被検査半導体装置は、異なる端子の配置パターンを有している。従って、異なる被検査半導体装置を検査する場合には、プローブ基板２７の接触子６０の配置パターンを変更すると共に、一の信号生成ユニット３０と一の接触子６０との間の信号経路を変更する必要が生じ得る。
【００６９】
スイッチマトリックス２０ｅは、被検査半導体装置の端子の配置パターンに対応して、複数の接触子６０と信号生成ユニット３０との間の信号経路を設定する。また、スイッチマトリックス２０ｅは、被検査半導体装置の端子の配置パターンに対応して、複数の接触子６０と測定部２０ｃとの間の信号経路を設定する。
【００７０】
スイッチマトリックス２０ｅは、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、MEMSリレー、カーボンナノチューブ・リレー等を用いて形成される。
【００７１】
なお、テスタ制御部２０ａ又は記憶部２０ｂ又は測定部２０ｃと、支持基板２６との間の信号の伝達は、第５半導体基板２５のスイッチマトリックス２０ｅを経由して行われても良いし、スイッチマトリックス２０ｅを経由せずに行われても良い。信号の伝達が、スイッチマトリックス２０ｅを経由して行われる場合には、テスタ制御部２０ａ又は記憶部２０ｂ又は測定部２０ｃ内にスイッチング素子を設けて、信号が他の信号と混合しないようにすることが好ましい。
【００７２】
次に、支持基板２６について、以下に説明する。
【００７３】
支持基板２６は、図２に示すように、テスタ部２０が配置された第１支持基板２６ａと、プローブ基板２７が配置された第３支持基板２６ｃと、一方の面に第１支持基板２６ａが配置され、他方の面に第３支持基板２６ｃが配置される第２支持基板２６ｂとを有する。第１支持基板２６ａは、テスタ部２０が配置された面を外方に向けて、第２支持基板２６ｂ上に積層される。第３支持基板２６ｃは、複数の接触子６０を外方に向けて、第２支持基板２６ｂ上に積層される。
【００７４】
第２支持基板２６ｂは、テスタ部２０が配置された第１支持基板２６ａ及びプローブ基板２７が配置された第３支持基板２６ｃを支持する剛性を有していることが好ましい。また、第２支持基板２６ｂは、検査の際に、加熱又は冷却される被検査半導体装置からの熱が、テスト部２０に伝わることを防止する断熱性を有していることが好ましい。第２支持基板２６ｂとしては、例えば、プリント基板を用いることができる。
【００７５】
また、テスタ部２０と、制御装置１１及び主電源１２とは、第２支持基板２６ｂを経由して電気的に接続している。
【００７６】
第１支持基板２６ａのテスト部２０側の面には、第５半導体基板２５上に露出した第５貫通電極２５ｂと対応する位置にパッド（図示せず）が配置されている。このパッドと、第５貫通電極２５ｂとは、導電性のバンプ（図示せず）を介して電気的に接続される。上記パッド及び第５貫通電極２５ｂは、このバンプと溶着して接続している。バンプを介した接続状態については、図４を参照されたい。
【００７７】
第１支持基板２６ａ内には、第５貫通電極２５ｂと接続するパッドのピッチから、第２支持基板２６ｂの第１支持基板２６ａ側の面に配置されたパッド（図示せず）のピッチへ拡大するように配線された内部配線が設けられている。
【００７８】
第２支持基板２６ｂの第１支持基板２６ａ側の面には、第１支持基板２６ａ上に露出したパッド（図示せず）と対応する位置にパッド（図示せず）が配置されている。対向するパッド同士は、導電性のバンプ（図示せず）を介して電気的に接続される。両パッドは、このバンプと溶着して接続している。バンプを介した接続状態については、図４を参照されたい。
【００７９】
第２支持基板２６ａ内には、第１支持基板２６ａ側の面のパッドと、第３支持基板２６ｃ側の面のパッド（図示せず）とを接続する内部配線が設けられている。
【００８０】
第３支持基板２６ａの第２支持基板２６ａ側の面には、第２支持基板２６ａ上に露出したパッドと対応する位置にパッド（図示せず）が配置されている。対向するパッド同士は、導電性のバンプ（図示せず）を介して電気的に接続される。両パッドは、このバンプと溶着して接続している。バンプを介した接続状態については、図４を参照されたい。
【００８１】
第３支持基板２６ａ内には、プローブ基板２７の第３支持基板２６ａ側の面に露出した第６貫通電極６３（図１０参照）と接続するパッド（図示せず）のピッチから、第２支持基板２６ｂの第３支持基板２６ｃ側の面に配置されたパッドのピッチへ拡大するように配線された内部配線７１（図１０参照）が設けられている。
【００８２】
第１支持基板２６ａ又は第３支持基板２６ｃとしては、例えば、シリコンインターポーザを用いることができる。
【００８３】
図２に示すように、スイッチマトリックス２０ｅ経由したテスト信号が入力される第５貫通電極２５ｂと、接触子６０とは、支持基板２６内をテスト部２０側の一方の面からプローブ基板２７側の他方の面へ通り抜ける配線を介して、電気的に接続される。
【００８４】
上述した支持基板２６では、テスタ部２０から伝達されたテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、プローブ基板２７へ伝達される。
【００８５】
図９は、第１支持基板を示す図である。
【００８６】
第１支持基板２６ａのテスタ部２０が配置される面には、テスタ部２０と共に、接触子６０に電力を供給する被検査半導体装置用電源（以下、ＤＵＴ電源ともいう）２８が配置される。被検査半導体装置には、検査中の安定な動作を確保するために、テスタ部２０に電力を供給する主電源１２とは別の専用のＤＵＴ電源２８から電力が直接供給される。ＤＵＴ電源２８としては、例えば、電源用ＩＣを用いることができる。
【００８７】
ＤＵＴ電源２８の動作は、テスタ部２０のテスタ制御部２０ａによって制御される。ＤＵＴ電源２８を制御する際には、ＤＵＴ電源２８から電圧が供給された接触子６０の電圧を測定して、ＤＵＴ電源２８をフィードバック制御することが好ましい。
【００８８】
また、第１支持基板２６ａ上には、被検査半導体装置用接地（以下、ＤＵＴ ＧＮＤともいう）２８ａも配置される。
【００８９】
図２に示すように、第３支持基板１６ｃは、容量が可変な可変容量素子７０を有しており、ＤＵＴ電源２８は、可変容量素子７０を介して、接触子６０と電気的に接続される。
【００９０】
可変容量素子７０は、いわゆるバイパスコンデンサである。可変容量素子７０は、ＤＵＴ電源２８から被検査半導体装置へのノイズの侵入を防止すると共に、被検査半導体装置からＤＵＴ電源２８へのノイズの侵入を防止する。
【００９１】
従来から、検査装置では、バイパスコンデンサを用いて被検査半導体装置の検査を行う場合があった。バイパスコンデンサは、プローブカード等に着脱可能に装着されており、被検査半導体装置に応じて変更されていた。
【００９２】
一方、上述した構造を有する検査装置１６は、小さな寸法を有するので、バイパスコンデンサを着脱可能に装着することは困難である。そこで、可変容量素子７０を第３支持基板１６ｃに配置し、テスタ部２０のテスタ制御部２０ａによって、容量が制御される。可変容量素子７０としては、例えば、ＭＥＭＳ素子を用いることができる。
【００９３】
可変容量素子７０を、接触子６０に近い第３支持基板１６ｃ上に配置することにより、ノイズが効果的に防止される。
【００９４】
次に、プローブ基板２７について、以下に説明する。
【００９５】
図１０は、第３支持基板及びプローブ基板の断面図である。
【００９６】
プローブ基板２７は、基板の一方の面と他方の面とを貫通する第６貫通電極６３を有する第１基板６１と、第１基板６１と接合された一方の面及び複数の接触子６０が配置された他方の面を有する第２基板６２とを有する。
【００９７】
第１基板６１の第３支持基板２６ｃ側の面には、複数の第６貫通電極６３が露出している。第３支持基板２６ｃのプローブ基板２７側の面には、第１基板６１上に露出した第６貫通電極６３と対応する位置にパッド（図示せず）が配置されている。このパッドと、第６貫通電極６３とは、導電性のバンプ６５を介して電気的に接続される。上記パッド及び第６貫通電極６３は、このバンプ６５と溶着して接続している。第１基板６１としては、例えば、シリコン基板等の半導体基板を用いることができる。
【００９８】
また、第１基板６１と第３支持基板２６ｃとの間には、緩衝層６６が配置される。緩衝層６６は、弾性を有している。プローブ基板２７の接触子６０が、被検査半導体装置の端子と接触すると、プローブ基板２７は外力を受けて変形すると共に、バンプ６５の部分に応力が発生する。緩衝層６６は、プローブ基板２７の変形による第３支持基板２６ｃ側への応力を分散して、応力がバンプ６５の部分に集中することを防止する。緩衝層６６は、例えば、樹脂を用いて形成され得る。
【００９９】
第２基板６２内には、第１基板６１の第６貫通電極６３と、接触子６０とを接続する内部配線６４が設けられている。内部配線６４は、例えば、銅を用いて形成され得る。第２基板６２は、高周波数を有するテスト信号又は応答信号の減衰を防止する観点から、低誘電率の材料を用いて形成されることが好ましい。
【０１００】
複数の接触子６０と信号生成ユニット３０との間の信号経路は、スイッチマトリックス６０ｅと共に、内部配線６４を用いて設定され得る。ただし、内部配線６４は、信号経路が固定された配線である。
【０１０１】
上述したように、プローブ基板２７では、支持基板２６から伝達されたテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、接触子６０へ伝達される。
【０１０２】
図１１（Ａ）及び図１１（Ｂ）は、プローブ基板の接触子の配置を説明する図であり、図１１（Ａ）は、１つの被検査半導体装置を検査する接触子の配置を示しており、図１１（Ｂ）は、同時に４つの被検査半導体装置を検査する接触子の配置を示している。
【０１０３】
接触子６０は、第２基板６２に対して垂直に配置されているので、プローブ基板２７と対向する被検査半導体装置の端子に対して、プローブ基板２７から真っ直ぐに接触可能である。このように、接触子６０は第２基板６２に対して垂直に配置されているので、プローブ基板２７の水平方向の寸法を小さく設計することが可能である。
【０１０４】
プローブ基板２７の接触子６０は、被検査半導体装置が有する端子の配置パターンに対応して配置される。
【０１０５】
図１１（Ａ）には、ある被検査半導体装置を検査する接触子の配置パターンの例が示されている。この接触子６０の配置パターンは、被検査半導体装置が有する端子を形成するのと同様の半導体製造技術を用いて形成され得る。即ち、被検査半導体装置が有する端子を形成するのに使用されたマスクパターンと同じマスクパターンを用いて、接触子６０の配置パターンが形成され得る。従って、半導体製造技術を用いて形成される接触子６０は、高い位置精度を有し、高密度に形成することができる。
【０１０６】
また、接触子６０は、カーボンナノチューブにより形成されることが好ましい。カーボンナノチューブは、第２基板６２の内部配線６２が接続されるパッド（図示せず）上に形成される。接触子６０は、一本のカーボンナノチューブにより形成されても良いし、複数のカーボンナノチューブの束により形成されても良い。
【０１０７】
接触子６０は、高い導電性及び耐熱性及び弾性率を有していることが好ましい。また、接触子６０は、低い抵抗率を有していることが好ましい。カーボンナノチューブはこれらの性質を有しており、接触子として用いることに適している。基板のパッド上にカーボンナノチューブを製造することに関しては、例えば、特許第４２１２２５８号公報、特許第４２１３６８０号公報、又は特許４４０１０９４号公報を参照されたい。
【０１０８】
図１１（Ｂ）には、同時に４つの被検査半導体装置を検査する接触子の配置の例が示されている。
【０１０９】
検査装置１６は、スイッチマトリックス４０ｅを用いることにより、複数の接触子６０とテスト部２０との間の信号経路をプログラム可能に設定できるので、同時に複数の被検査半導体装置の検査を行うことが可能である。
【０１１０】
図１１（Ｂ）に示す例では、１枚のプローブ基板２７が４つのプローブ領域に分かれているが、それぞれのプローブ領域が、一枚のプローブ基板から形成されていても良い。
【０１１１】
また、図１１（Ｂ）に示す例では、４つのプローブ領域の接触子６０の配置パターンは同じであるが、プローブ領域毎に接触子の配置パターンを異ならせても良い。この場合には、複数の可変容量素子を第３支持基板２６ｃに配置して、それぞれのプローブ領域に合わせて可変容量素子の容量を設定しても良い。
【０１１２】
また、検査装置１６は、図１１（Ｂ）に示すようなプローブ基板２７を用いることにより、２つの半導体装置を用いた対向試験を行うことも可能である。対向試験は、動作が確認されている基準半導体装置と、動作が検査される被検査半導体装置との２つの半導体装置を用いて、基準半導体装置から被検査半導体装置に対して送信された信号に対する被検査半導体装置の応答信号を測定して、被検査半導体装置を検査する試験である。
【０１１３】
検査装置１６では、異なる被検査半導体装置を検査するために、被検査半導体装置に対応した接触子６０を有するプローブ基板２７と共に、被検査半導体装置に対応した第３支持基板２６ｃを用意しても良い。また、第３支持基板２６ｃとして汎用性のものを用いて、プローブ基板２７として、被検査半導体装置に対応した接触子６０を有するものを用意しても良い。
【０１１４】
次に、プローブ基板の変型例を、図を参照して、以下に説明する。
【０１１５】
図１２は、プローブ基板の他の例を説明する図である。
【０１１６】
従来、被検査半導体装置には、自身の検査を行う検査回路（いわゆる、ＢＩＳＴ回路）を有しているものがある。本変型例では、プローブ基板２７には、被検査半導体装置が有していた検査回路に対応するテスタ回路部６６が設けられている。その結果、被検査半導体装置には自身の検査を行う検査回路を配置する必要がなくなるので、回路面積を低減することができる。
【０１１７】
テスタ回路部６６のテスト信号は、接触子６７を介して、被検査半導体装置の端子に伝達される。
【０１１８】
上述した本実施形態の検査システムによれば、スイッチマトリックスを用いて信号経路をプログラム可能に設定して異なる半導体装置の検査を行えるので、汎用性を有する。また、テスト信号が、着脱自在に接続される電気的接続部を介さずに接触子に伝達されるので、テスト信号の減衰等が防止されるため、高速で動作する半導体装置を検査できる。
【０１１９】
例えば、本実施形態の検査システムでは、信号生成部２０ｄの信号生成ユニット３０と接触子６０との間の信号配線の距離を１ｃｍ程度にすることもできる。そのため、動作周波数が数ＧＨｚの半導体装置を、その動作周波数で検査することができる。
【０１２０】
また、本実施形態の検査システムによれば、被検査半導体装置の端子と同じ配置パターンの接触子６０を有するプローブ基板２７を備えるので、例えば５ｃｍ×５ｃｍの領域に１万本以上の接触子６０を配置することができる。例えば、２０２４個の端子を有する半導体装置であれば、プローブ基板２７の５ｃｍ×５ｃｍの領域を用いて、最大５個の半導体装置を同時に検査することが可能である。
【０１２１】
このようにして、接触子６０が高密度に配置されたプローブ基板１７及びスイッチマトリックス２０ｅを備える本実施形態の検査システムでは、複数の被検査半導体装置を同時に検査することが可能である。
【０１２２】
本発明では、上述した実施形態の検査システム又は検査装置は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１２３】
例えば、上述した実施形態では、被検査半導体装置を載置したステージを、固定された検査装置に対して移動していたが、これとは逆に、検査装置を固定されたステージに対して移動するようにしても良い。
【０１２４】
図１３は、本明細書に開示する検査システムの他の例を説明する図である。
【０１２５】
本変型例では、検査システム８０は、検査装置８６を移動させる駆動装置８５と、駆動装置を制御する駆動制御装置８７と、ウエハ８３上の被検査半導体装置の位置を認識する位置認識センサ８８とを備える。ウエハ８３を載置したステージ８４は固定されている。検査装置８６は、駆動装置８５により水平方向及び垂直方向に移動可能である。検査装置８６は、位置認識センサ８８を用いて、ウエハ８３上の被検査半導体装置の位置を認識して、駆動装置８５を用いて検査装置８６を被検査半導体装置の位置の位置に移動させる。他の構造については、上述した実施形態と同様である。
【０１２６】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【０１２７】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【０１２８】
（付記１）
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置。
【０１２９】
（付記２）
第３貫通電極と、前記接触子から入力された応答信号を測定する測定部とを有する第３半導体基板を備え、
前記第３半導体基板と前記第１半導体基板とは積層されており、
前記第３貫通電極は、前記接触子から入力された前記応答信号を、前記測定部へ伝達する付記１に記載の検査装置。
【０１３０】
（付記３）
前記第２半導体基板は、支持基板の一方の面上に配置されており、
前記プローブ基板は、複数の前記接触子を外方に向けて、前記支持基板の他方の面上に配置されており、
前記支持基板の前記一方の面上には、前記接触子に電力を供給する電源が配置される付記１又は２に記載の検査装置。
【０１３１】
（付記４）
前記第２貫通電極と前記接触子とは、
前記支持基板内を前記一方の面から前記他方の面へ通り抜ける配線を介して、電気的に接続する付記３に記載の検査装置。
【０１３２】
（付記５）
前記支持基板は、容量が可変な可変容量素子を有しており、
前記電源は、前記可変容量素子を介して、前記接触子と電気的に接続される付記３又は４に記載の検査装置。
【０１３３】
（付記６）
前記接触子は、カーボンナノチューブにより形成される付記１〜５の何れか一項に記載の検査装置。
【０１３４】
（付記７）
被検査半導体装置が載置されるステージと、
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置と、
前記ステージ又は前記検査装置を移動させる駆動部と、
を備える検査システム。
【符号の説明】
【０１３５】
１０ 検査システム
１１ 制御装置
１２ 主電源
１３ ステージ
１４ ウエハ
１５ 駆動装置
１６ 検査装置
２０ テスタ部
２０ａ テスタ制御部
２０ｂ 記憶部
２０ｃ 測定部
２０ｄ 信号生成部
２０ｅ スイッチマトリックス
２１ 第１半導体基板
２１ａ 電子回路層
２１ｂ 第１貫通電極
２２ 第２半導体基板
２２ａ 電子回路層
２２ｂ 第２貫通電極
２３ 第３半導体基板
２３ａ 電子回路層
２３ｂ 第３貫通電極
２４ 第４半導体基板
２４ａ 電子回路層
２４ｂ 第４貫通電極
２５ 第５半導体基板
２５ａ 電子回路層
２５ｂ 第２貫通電極
２６ 支持基板
２６ａ 第１支持基板
２６ｂ 第２支持基板
２６ｃ 第３支持基板
２７ プローブ基板
２８ ＤＵＴ電源
２８ａ ＤＵＴ ＧＮＤ
２９ａ バンプ
２９ｂ 絶縁体層
３０ 信号生成ユニット
３０ａ 演算部
３０ｂ 波形制御部
３０ｃ 波形整形部
３０ｄ 波形記憶部
３０ｅ インターフェース部
３１ バス
４０ スイッチボックス
４１ スイッチ制御ユニット
４２ 信号線
５０ ＤＣ測定ユニット
５１ ＡＤコンバータ
５２ 周波数カウンタ
５３ 高速インターフェース
６０ 接触子
６１ 第１基板
６２ 第２基板
６３ 貫通電極
６４ 内部配線
６５ バンプ
６６ テスタ回路部
６７ 接触子
６６ 緩衝層
７０ 可変容量素子
７１ 内部配線
８０ 検査システム
８３ ウエハ
８４ ステージ
８５ 駆動装置
８６ 検査装置
８７ 駆動制御装置
８８ 位置認識センサ
【技術分野】
【０００１】
本発明は、検査装置及び検査システムに関する。
【背景技術】
【０００２】
従来、半導体装置を検査する検査装置が用いられている。検査装置は、例えば、半導体基板上に製造されており、個々に切断される前の半導体装置を検査するために用いられ得る。
【０００３】
半導体装置が組み込まれる電子機器の高機能化及び高速化に伴って、半導体装置が有する端子の数が増加し、また、半導体装置の動作速度が向上している。
【０００４】
検査装置は、検査対象の半導体装置が有する端子の数に対応して、検査のために端子と接触する多数の接触子を備える必要がある。また、検査装置には、検査対象の半導体装置の動作速度を用いて、半導体装置の検査を行うことが求められる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１５６５６９号公報
【特許文献２】特表２００８−５２９０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、接触子の数の増加に伴って、接触子の長さが増大しており、接触子が配置されるプローブカードの寸法も増大している。その結果、半導体装置を検査するテスト信号を伝達する信号配線の長さが増大しており、テスト信号の減衰等の影響により、高周波数で動作する半導体装置の検査を行うことが困難な場合がある。
【０００７】
また、テスト信号が接触子に伝達される途中に、コネクタ等の着脱自在に接続される電気的接続部が存在することにより、高周波数で動作する半導体装置の検査を行うことが困難な場合もある。
【０００８】
そこで、高周波数で検査するための専用の信号配線を用意して、高周波数で動作する半導体装置の検査も行われている。
【０００９】
しかし、このような専用の信号配線を用意することは、一つの検査装置で異なる半導体装置を検査することができなくなるので、検査装置の汎用性が損なわれる。
【００１０】
本明細書では、汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供することを目的とする。
【００１１】
また、汎用性を有し、高速で動作する半導体装置を検査できる検査システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本明細書に開示する検査装置の一形態によれば、第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、複数の接触子を有するプローブ基板と、第２貫通電極と、複数の上記接触子と上記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、を備え、上記第１半導体基板と上記第２半導体基板とは積層されており、上記第１貫通電極は、上記信号生成ユニットが生成した上記テスト信号を上記スイッチマトリックスに伝達し、上記第２貫通電極は、上記スイッチマトリックスによって経路設定された上記テスト信号を所定の上記接触子に伝達し、上記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、上記接触子に上記テスト信号が伝達される。
【００１３】
また、本明細書に開示する検査システムの一形態によれば、被検査半導体装置が載置されるステージと、第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、複数の接触子を有するプローブ基板と、第２貫通電極と、複数の上記接触子と上記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、を備え、上記第１半導体基板と上記第２半導体基板とは積層されており、上記第１貫通電極は、上記信号生成ユニットが生成した上記テスト信号を上記スイッチマトリックスに伝達し、上記第２貫通電極は、上記スイッチマトリックスによって経路設定された上記テスト信号を所定の上記接触子に伝達し、上記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、上記接触子に上記テスト信号が伝達される検査装置と、上記ステージ又は上記検査装置を移動させる駆動部と、を備える。
【発明の効果】
【００１４】
上述した本明細書に開示する検査装置の一形態によれば、汎用性を有し、高速で動作する半導体装置を検査できる。
【００１５】
上述した本明細書に開示する検査システムの一形態によれば、汎用性を有し、高速で動作する半導体装置を検査できる。
【００１６】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００１７】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００１８】
【図１】本明細書に開示する検査システムの一実施形態を示す図である。
【図２】検査装置の拡大断面図である。
【図３】テスタ部の機能ブロック図である。
【図４】テスタ部の要部を示す拡大断面図である。
【図５】第３半導体基板を説明する図である。
【図６】第４半導体基板を説明する図である。
【図７】信号生成ユニットを説明する図である。
【図８】第５半導体基板を説明する図である。
【図９】第１支持基板を示す図である。
【図１０】第３支持基板及びプローブ基板の断面図である。
【図１１】プローブ基板の接触子の配置を説明する図である。
【図１２】プローブ基板の他の例を説明する図である。
【図１３】本明細書に開示する検査システムの他の例を説明する図である。
【発明を実施するための形態】
【００１９】
以下、本明細書で開示する検査システムの好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２０】
図１は、本明細書に開示する検査システムの一実施形態を示す図である。
【００２１】
検査システム１０は、複数の被検査半導体装置（以下、ＤＵＴともいう）を有するウエハ１３が載置されるステージ１４と、被検査半導体装置を検査する検査装置１６と、検査装置１６を制御する制御装置１１と、検査装置１６に電力を供給する主電源１２とを備える。また、検査システム１０は、ステージ１４を移動させる駆動装置１５を備える。
【００２２】
制御装置１１は、検査装置１６に対して、被検査半導体装置を検査するための検査プログラム及びテスト信号パターンを送信する。検査装置１６は、送信された検査プログラム及びテスト信号パターンを記憶する。検査装置１６は、検査プログラムを実行し、記憶したテスト信号パターンを有するテスト信号を用いて被検査半導体装置を検査して、被検査半導体装置が出力する応答信号を測定する。検査装置１６は、測定した応答信号を制御装置１１に送信する。制御装置１１は、受信した応答信号を解析する。
【００２３】
駆動装置１５は、ステージ１４を水平方向及び垂直方向に移動させる。検査システム１０は、固定された検査装置１６に対して、ステージ１４を移動させることにより、ウエハ１３上の被検査半導体装置それぞれを検査する。
【００２４】
次に、図１に示す検査装置１６について、図を参照して、以下に説明する。
【００２５】
図２は、図１に示す検査装置の拡大断面図である。
【００２６】
検査装置１６は、被検査半導体装置を検査するテスト信号を生成するテスタ部２０と、複数の接触子６０を有するプローブ基板２７と、テスタ部２０及びプローブ基板２７を支持する支持基板２６と、を備える。複数の接触子６０は、被検査半導体装置の端子と接触する。
【００２７】
次に、テスタ部２０の構造について、以下に説明する。
【００２８】
図３は、テスタ部の機能ブロック図である。
【００２９】
テスタ部２０は、テスタ制御部２０ａと、記憶部２０ｂと、測定部２０ｃと、信号生成部２０ｄと、スイッチマトリックス２０ｅとを有する。
【００３０】
次に、図２を参照して、テスタ部２０の構造を以下に説明する。
【００３１】
テスタ部２０は、テスタ制御部２０ａが配置された第１半導体基板２１と、検査プログラム及びテスト信号パターンを記憶する記憶部２０ｂが配置された第２半導体基板２２と、応答信号を測定する測定部２０ｃが配置された第３半導体基板２３と、を有する。また、テスタ部２０は、テスト信号を生成する信号生成部２０ｄが配置された第４半導体基板２４と、複数の接触子６０と信号生成ユニット３０との間の信号経路をプログラム可能に設定するスイッチマトリックス２０ｅが配置された第５半導体基板２５と、を有する。
【００３２】
第１半導体基板２１は、テスタ制御部２０ａを形成する電子回路層２１ａを有する。また、第１半導体基板２１は、基板の一方の面と他方の面とを貫通する第１貫通電極２１ｂを有する。第１貫通電極２１ｂは、電子回路層２１ａと第２半導体基板２２とを電気的に接続する。
【００３３】
第２半導体基板２２は、記憶部２０ｂを形成する電子回路層２２ａを有する。また、第２半導体基板２２は、基板の一方の面と他方の面とを貫通する第２貫通電極２２ｂを有する。第２貫通電極２２ｂは、電子回路層２２ａと第１半導体基板２１又は第３半導体基板２３とを電気的に接続する。
【００３４】
第３半導体基板２３は、測定部２０ｃを形成する電子回路層２３ａを有する。また、第３半導体基板２３は、基板の一方の面と他方の面とを貫通する第３貫通電極２３ｂを有する。第３貫通電極２３ｂは、電子回路層２３ａと第２半導体基板２２又は第４半導体基板２４とを電気的に接続する。
【００３５】
第４半導体基板２４は、信号生成部２０ｄを形成する電子回路層２４ａを有する。また、第４半導体基板２４は、基板の一方の面と他方の面とを貫通する第４貫通電極２４ｂを有する。第４貫通電極２４ｂは、電子回路層２４ａと第３半導体基板２３又は第５半導体基板２５とを電気的に接続する。
【００３６】
第５半導体基板２５は、スイッチマトリックス２０ｅを形成する電子回路層２５ａを有する。また、第５半導体基板２５は、基板の一方の面と他方の面とを貫通する第５貫通電極２５ｂを有する。第５貫通電極２５ｂは、電子回路層２５ａと第４半導体基板２４又は支持基板２６とを電気的に接続する。
【００３７】
テスタ部２０は、上述した第１〜第５半導体基板２１〜２５が積層されて形成される。各基板内の電子回路層２１ａ〜２５ａは、第１〜第５貫通電極２１ｂ〜２５ｂを介在させて、電気的に接続する。
【００３８】
なお、図２に示すテスタ部２０の例では、第１〜第５貫通電極２１ｂ〜２５ｂが上下方向に直列的に接続されるように示されているが、貫通電極は、直列的に接続されるように配置されていなくても良い。
【００３９】
図４は、検査装置の要部を示す拡大断面図である。
【００４０】
第３半導体基板２３の第３貫通電極２３ｂは、第４半導体基板２４の第４貫通電極２４ｂと、導電性のバンプ２９ａを介して電気的に接続する。第３貫通電極２３ｂ及び第４貫通電極２４ｂそれぞれは、バンプ２９ａと溶着している。第３半導体基板２３と第４半導体基板２４との間には、絶縁体層２９ｂが充填されており、バンプ２９ａは絶縁体層２９ａの中に埋め込まれている。第３貫通電極２３ｂは、第４貫通電極２４ｂを経由して、接触子６０から入力された応答信号を、測定部２０ｃを形成する電子回路層２３ａへ伝達する。
【００４１】
また、第４半導体基板２４の第４貫通電極２４ｂは、第５半導体基板２５の電子回路層２５ａと、導電性のバンプ２９ａを介して電気的に接続する。第４貫通電極２４ｂ及び電子回路層２５ａそれぞれは、バンプ２９ａと溶着している。第４半導体基板２４と第５半導体基板２５との間には、絶縁体層２９ａが充填されており、バンプ２９ａは絶縁体層２９ａの中に埋め込まれている。第４貫通電極２４ｂは、信号生成部２０ｄが生成したテスト信号を第５半導体基板２５内のスイッチマトリックス２０ｅに向けて伝達する。また、第５貫通電極２５ｂは、所定の接触子６０に向けてスイッチマトリックス２０ｅによって経路設定されたテスト信号を支持基板２６に伝達する。
【００４２】
図４に示す貫通電極の配置は、一例であり、各貫通電極同士の接続、又は貫通電極と電子回路層との接続には他の形態もあり得る。
【００４３】
上述した説明は、第１半導体基板２１と第２半導体基板２２との関係、及び第２半導体基板２２と第３半導体基板２３との関係に対しても適宜適用される。
【００４４】
テスタ部２０が有する第１〜第５貫通電極２１ｂ〜２５ｂ、及び貫通電極を有する半導体基板が積層された電子装置を製造することに関しては、例えば、特開２０１１−４０６２４号公報を参照されたい。特開２０１１−４０６２４号公報の図７には、貫通電極の製造方法が開示されており、図１０には、貫通電極を有する半導体基板が積層された電子装置が開示されている。
【００４５】
上述したテスタ部２０では、第４半導体基板２４に配置された信号生成部２０ｄが生成したテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、支持基板２６へ伝達される。
【００４６】
着脱自在に接続される電気的接続部は、具体的には、接触子が板バネとなって、その圧力で接続させる一般的なコネクタ類の方式、接触子とスプリングにより、その圧力で接続させるプローブピン方式、ゴムシート内に接触子を埋め込みゴムの圧力で接続させる異方性導電ゴム方式等がある。
【００４７】
更に、テスタ部２０を形成する各半導体基板の機能について、以下に説明する。
【００４８】
まず、第１半導体基板２１の説明を以下に行う。
【００４９】
第１半導体基板２１に配置されたテスタ制御部２０ａは、制御装置１１との間で通信を行う。また、テスタ制御部２０ａは、記憶部２０ｂ及び測定部２０ｃ及び信号生成部２０ｄ及びスイッチマトリックス２０eを制御する。テスタ制御部２０ａは、制御装置１１から送信された検査プログラム及びテスト信号パターンを、第２半導体基板２２の記憶部に記憶させる。テスタ制御部２０ａは、第２半導体基板２２の記憶部２０ｂに記憶された検査プログラムを実行し、第４半導体基板２４の信号生成部２０ｄに対してテスト信号を生成させる。また、テスタ制御部２０ａは、被検査半導体装置から出力され接触子６０から入力された応答信号を、第３半導体基板２３の測定部２０ｃに測定させる。測定された応答信号は、直接、制御装置１１に送信されても良いし、第２半導体基板２２の記憶部２０ｃに記憶した後、制御装置１１に送信されても良い。
【００５０】
第１半導体基板２１のテスタ制御部２０ａは、演算部と、記憶部と、入出力部とを有している。第１半導体基板２１のテスタ制御部は、例えば、電子回路層２１ａに形成されたワンチップマイコンであっても良い。
【００５１】
次に、第２半導体基板２２の説明を以下に行う。
【００５２】
第２半導体基板２２に配置された記憶部２０ｃは、制御装置１１から受信した検査プログラム及びテスト信号パターンを記憶する。また、記憶部２０ｃは、接触子６０から入力された応答信号を記憶する。
【００５３】
次に、第３半導体基板２３の説明を以下に行う。
【００５４】
図５は、第３半導体基板を説明する図である。
【００５５】
第３半導体基板２３に配置された測定部２０ｃは、複数のＤＣ測定ユニット５０と、複数のＡＤコンバータ５１と、複数の周波数カウンタ５２と、複数の高速インターフェース５３とを有する。高速インターフェース５３は、特に、動作速度の速い被検査半導体装置の応答信号を処理するために用いられる。
【００５６】
測定部２０ｃは、ＤＣ測定ユニット５０及びＡＤコンバータ５１及び周波数カウンタ５２及び高速インターフェース５３を用いて、被検査半導体装置の応答信号を測定する。測定された応答信号は、第２半導体基板２２の記憶部２０ｂに記憶される。
【００５７】
ＤＣ測定ユニット５０及びＡＤコンバータ５１及び周波数カウンタ５２及び高速インターフェース５３の数は、被検査半導体装置の端子から同時に測定される応答信号の数に対応するように用意されることが好ましい。なお、スイッチマトリックス２０ｅが、高速の応答信号を処理できる場合には、測定部２０ｃが、高速インターフェースを有していなくても良い。
【００５８】
図５に示す例では、第３貫通電極２３ｂが、第３半導体基板２３の周囲に配置されているが、第３貫通電極２３ｂは、第３半導体基板２３の内部に配置されていても良く、設計に応じて適宜配置される。この説明は、テスタ部２０の他の半導体基板に対しても適用される。
【００５９】
次に、第４半導体基板２４の説明を以下に行う。
【００６０】
図６は、第４半導体基板を説明する図である。図７は、図６の信号生成ユニットを説明する図である。
【００６１】
第４半導体基板２４に配置された信号生成部２０ｄは、複数の信号生成ユニット３０及び信号生成ユニット３０が生成したテスト信号を伝達するバス３１を有する。一の信号生成ユニット３０は、一の接触子６０に向けてテスト信号を出力する。信号生成ユニット３０は、プローブ基板２７が有する接触子６０と同じ数が用意されることが好ましい。
【００６２】
信号生成ユニット３０は、テスト信号の波形の立ち上がり又は立ち下がりのタイミングを制御する波形制御部３０ｂと、指定されたパターンの波形を整形する波形整形部３０ｃと、を有する。また、信号生成ユニット３０は、生成するべく記憶部２０ｂから受け取ったテスト信号の信号パターンが一時的に記憶される波形記憶部３０ｄと、データ又は信号の入出力を行うインターフェース部３０ｅと、各部の制御を行う演算部３０ａとを有する。
【００６３】
次に、第５半導体基板２５の説明を以下に行う。
【００６４】
図８は、第５半導体基板を説明する図である。
【００６５】
第５半導体基板２５に配置されたスイッチマトリックス２０ｅは、複数のスイッチボックス（ＳＢ）４０と、各スイッチボックス４０を制御するスイッチボックス（ＳＢ）制御ユニット４１と、信号線４２とを有する。
【００６６】
スイッチマトリックス２０ｅは、複数の接触子６０と信号生成ユニット３０との間の信号経路をプログラム可能に設定する。また、スイッチマトリックス２０ｅは、複数の接触子６０と測定部２０ｃとの間の信号経路をプログラム可能に設定する。
【００６７】
スイッチマトリックス２０ｅでは、各スイッチボックス（ＳＢ）４０のオンオフを設定することにより、信号経路が変更される。スイッチマトリックス２０ｅは、制御装置１１からのプログラム制御によって、各スイッチボックス（ＳＢ）４０のオンオフが設定される。各スイッチボックス（ＳＢ）４０のオンオフの設定は、被検査半導体装置の検査中にも行うことができることが好ましい。
【００６８】
プローブ基板２７の接触子６０は、被検査半導体装置が有する端子の配置パターンに対応して配置される。異なる被検査半導体装置は、異なる端子の配置パターンを有している。従って、異なる被検査半導体装置を検査する場合には、プローブ基板２７の接触子６０の配置パターンを変更すると共に、一の信号生成ユニット３０と一の接触子６０との間の信号経路を変更する必要が生じ得る。
【００６９】
スイッチマトリックス２０ｅは、被検査半導体装置の端子の配置パターンに対応して、複数の接触子６０と信号生成ユニット３０との間の信号経路を設定する。また、スイッチマトリックス２０ｅは、被検査半導体装置の端子の配置パターンに対応して、複数の接触子６０と測定部２０ｃとの間の信号経路を設定する。
【００７０】
スイッチマトリックス２０ｅは、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、MEMSリレー、カーボンナノチューブ・リレー等を用いて形成される。
【００７１】
なお、テスタ制御部２０ａ又は記憶部２０ｂ又は測定部２０ｃと、支持基板２６との間の信号の伝達は、第５半導体基板２５のスイッチマトリックス２０ｅを経由して行われても良いし、スイッチマトリックス２０ｅを経由せずに行われても良い。信号の伝達が、スイッチマトリックス２０ｅを経由して行われる場合には、テスタ制御部２０ａ又は記憶部２０ｂ又は測定部２０ｃ内にスイッチング素子を設けて、信号が他の信号と混合しないようにすることが好ましい。
【００７２】
次に、支持基板２６について、以下に説明する。
【００７３】
支持基板２６は、図２に示すように、テスタ部２０が配置された第１支持基板２６ａと、プローブ基板２７が配置された第３支持基板２６ｃと、一方の面に第１支持基板２６ａが配置され、他方の面に第３支持基板２６ｃが配置される第２支持基板２６ｂとを有する。第１支持基板２６ａは、テスタ部２０が配置された面を外方に向けて、第２支持基板２６ｂ上に積層される。第３支持基板２６ｃは、複数の接触子６０を外方に向けて、第２支持基板２６ｂ上に積層される。
【００７４】
第２支持基板２６ｂは、テスタ部２０が配置された第１支持基板２６ａ及びプローブ基板２７が配置された第３支持基板２６ｃを支持する剛性を有していることが好ましい。また、第２支持基板２６ｂは、検査の際に、加熱又は冷却される被検査半導体装置からの熱が、テスト部２０に伝わることを防止する断熱性を有していることが好ましい。第２支持基板２６ｂとしては、例えば、プリント基板を用いることができる。
【００７５】
また、テスタ部２０と、制御装置１１及び主電源１２とは、第２支持基板２６ｂを経由して電気的に接続している。
【００７６】
第１支持基板２６ａのテスト部２０側の面には、第５半導体基板２５上に露出した第５貫通電極２５ｂと対応する位置にパッド（図示せず）が配置されている。このパッドと、第５貫通電極２５ｂとは、導電性のバンプ（図示せず）を介して電気的に接続される。上記パッド及び第５貫通電極２５ｂは、このバンプと溶着して接続している。バンプを介した接続状態については、図４を参照されたい。
【００７７】
第１支持基板２６ａ内には、第５貫通電極２５ｂと接続するパッドのピッチから、第２支持基板２６ｂの第１支持基板２６ａ側の面に配置されたパッド（図示せず）のピッチへ拡大するように配線された内部配線が設けられている。
【００７８】
第２支持基板２６ｂの第１支持基板２６ａ側の面には、第１支持基板２６ａ上に露出したパッド（図示せず）と対応する位置にパッド（図示せず）が配置されている。対向するパッド同士は、導電性のバンプ（図示せず）を介して電気的に接続される。両パッドは、このバンプと溶着して接続している。バンプを介した接続状態については、図４を参照されたい。
【００７９】
第２支持基板２６ａ内には、第１支持基板２６ａ側の面のパッドと、第３支持基板２６ｃ側の面のパッド（図示せず）とを接続する内部配線が設けられている。
【００８０】
第３支持基板２６ａの第２支持基板２６ａ側の面には、第２支持基板２６ａ上に露出したパッドと対応する位置にパッド（図示せず）が配置されている。対向するパッド同士は、導電性のバンプ（図示せず）を介して電気的に接続される。両パッドは、このバンプと溶着して接続している。バンプを介した接続状態については、図４を参照されたい。
【００８１】
第３支持基板２６ａ内には、プローブ基板２７の第３支持基板２６ａ側の面に露出した第６貫通電極６３（図１０参照）と接続するパッド（図示せず）のピッチから、第２支持基板２６ｂの第３支持基板２６ｃ側の面に配置されたパッドのピッチへ拡大するように配線された内部配線７１（図１０参照）が設けられている。
【００８２】
第１支持基板２６ａ又は第３支持基板２６ｃとしては、例えば、シリコンインターポーザを用いることができる。
【００８３】
図２に示すように、スイッチマトリックス２０ｅ経由したテスト信号が入力される第５貫通電極２５ｂと、接触子６０とは、支持基板２６内をテスト部２０側の一方の面からプローブ基板２７側の他方の面へ通り抜ける配線を介して、電気的に接続される。
【００８４】
上述した支持基板２６では、テスタ部２０から伝達されたテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、プローブ基板２７へ伝達される。
【００８５】
図９は、第１支持基板を示す図である。
【００８６】
第１支持基板２６ａのテスタ部２０が配置される面には、テスタ部２０と共に、接触子６０に電力を供給する被検査半導体装置用電源（以下、ＤＵＴ電源ともいう）２８が配置される。被検査半導体装置には、検査中の安定な動作を確保するために、テスタ部２０に電力を供給する主電源１２とは別の専用のＤＵＴ電源２８から電力が直接供給される。ＤＵＴ電源２８としては、例えば、電源用ＩＣを用いることができる。
【００８７】
ＤＵＴ電源２８の動作は、テスタ部２０のテスタ制御部２０ａによって制御される。ＤＵＴ電源２８を制御する際には、ＤＵＴ電源２８から電圧が供給された接触子６０の電圧を測定して、ＤＵＴ電源２８をフィードバック制御することが好ましい。
【００８８】
また、第１支持基板２６ａ上には、被検査半導体装置用接地（以下、ＤＵＴ ＧＮＤともいう）２８ａも配置される。
【００８９】
図２に示すように、第３支持基板１６ｃは、容量が可変な可変容量素子７０を有しており、ＤＵＴ電源２８は、可変容量素子７０を介して、接触子６０と電気的に接続される。
【００９０】
可変容量素子７０は、いわゆるバイパスコンデンサである。可変容量素子７０は、ＤＵＴ電源２８から被検査半導体装置へのノイズの侵入を防止すると共に、被検査半導体装置からＤＵＴ電源２８へのノイズの侵入を防止する。
【００９１】
従来から、検査装置では、バイパスコンデンサを用いて被検査半導体装置の検査を行う場合があった。バイパスコンデンサは、プローブカード等に着脱可能に装着されており、被検査半導体装置に応じて変更されていた。
【００９２】
一方、上述した構造を有する検査装置１６は、小さな寸法を有するので、バイパスコンデンサを着脱可能に装着することは困難である。そこで、可変容量素子７０を第３支持基板１６ｃに配置し、テスタ部２０のテスタ制御部２０ａによって、容量が制御される。可変容量素子７０としては、例えば、ＭＥＭＳ素子を用いることができる。
【００９３】
可変容量素子７０を、接触子６０に近い第３支持基板１６ｃ上に配置することにより、ノイズが効果的に防止される。
【００９４】
次に、プローブ基板２７について、以下に説明する。
【００９５】
図１０は、第３支持基板及びプローブ基板の断面図である。
【００９６】
プローブ基板２７は、基板の一方の面と他方の面とを貫通する第６貫通電極６３を有する第１基板６１と、第１基板６１と接合された一方の面及び複数の接触子６０が配置された他方の面を有する第２基板６２とを有する。
【００９７】
第１基板６１の第３支持基板２６ｃ側の面には、複数の第６貫通電極６３が露出している。第３支持基板２６ｃのプローブ基板２７側の面には、第１基板６１上に露出した第６貫通電極６３と対応する位置にパッド（図示せず）が配置されている。このパッドと、第６貫通電極６３とは、導電性のバンプ６５を介して電気的に接続される。上記パッド及び第６貫通電極６３は、このバンプ６５と溶着して接続している。第１基板６１としては、例えば、シリコン基板等の半導体基板を用いることができる。
【００９８】
また、第１基板６１と第３支持基板２６ｃとの間には、緩衝層６６が配置される。緩衝層６６は、弾性を有している。プローブ基板２７の接触子６０が、被検査半導体装置の端子と接触すると、プローブ基板２７は外力を受けて変形すると共に、バンプ６５の部分に応力が発生する。緩衝層６６は、プローブ基板２７の変形による第３支持基板２６ｃ側への応力を分散して、応力がバンプ６５の部分に集中することを防止する。緩衝層６６は、例えば、樹脂を用いて形成され得る。
【００９９】
第２基板６２内には、第１基板６１の第６貫通電極６３と、接触子６０とを接続する内部配線６４が設けられている。内部配線６４は、例えば、銅を用いて形成され得る。第２基板６２は、高周波数を有するテスト信号又は応答信号の減衰を防止する観点から、低誘電率の材料を用いて形成されることが好ましい。
【０１００】
複数の接触子６０と信号生成ユニット３０との間の信号経路は、スイッチマトリックス６０ｅと共に、内部配線６４を用いて設定され得る。ただし、内部配線６４は、信号経路が固定された配線である。
【０１０１】
上述したように、プローブ基板２７では、支持基板２６から伝達されたテスト信号が、コネクタ等の着脱自在に接続される電気的接続部を介さずに、接触子６０へ伝達される。
【０１０２】
図１１（Ａ）及び図１１（Ｂ）は、プローブ基板の接触子の配置を説明する図であり、図１１（Ａ）は、１つの被検査半導体装置を検査する接触子の配置を示しており、図１１（Ｂ）は、同時に４つの被検査半導体装置を検査する接触子の配置を示している。
【０１０３】
接触子６０は、第２基板６２に対して垂直に配置されているので、プローブ基板２７と対向する被検査半導体装置の端子に対して、プローブ基板２７から真っ直ぐに接触可能である。このように、接触子６０は第２基板６２に対して垂直に配置されているので、プローブ基板２７の水平方向の寸法を小さく設計することが可能である。
【０１０４】
プローブ基板２７の接触子６０は、被検査半導体装置が有する端子の配置パターンに対応して配置される。
【０１０５】
図１１（Ａ）には、ある被検査半導体装置を検査する接触子の配置パターンの例が示されている。この接触子６０の配置パターンは、被検査半導体装置が有する端子を形成するのと同様の半導体製造技術を用いて形成され得る。即ち、被検査半導体装置が有する端子を形成するのに使用されたマスクパターンと同じマスクパターンを用いて、接触子６０の配置パターンが形成され得る。従って、半導体製造技術を用いて形成される接触子６０は、高い位置精度を有し、高密度に形成することができる。
【０１０６】
また、接触子６０は、カーボンナノチューブにより形成されることが好ましい。カーボンナノチューブは、第２基板６２の内部配線６２が接続されるパッド（図示せず）上に形成される。接触子６０は、一本のカーボンナノチューブにより形成されても良いし、複数のカーボンナノチューブの束により形成されても良い。
【０１０７】
接触子６０は、高い導電性及び耐熱性及び弾性率を有していることが好ましい。また、接触子６０は、低い抵抗率を有していることが好ましい。カーボンナノチューブはこれらの性質を有しており、接触子として用いることに適している。基板のパッド上にカーボンナノチューブを製造することに関しては、例えば、特許第４２１２２５８号公報、特許第４２１３６８０号公報、又は特許４４０１０９４号公報を参照されたい。
【０１０８】
図１１（Ｂ）には、同時に４つの被検査半導体装置を検査する接触子の配置の例が示されている。
【０１０９】
検査装置１６は、スイッチマトリックス４０ｅを用いることにより、複数の接触子６０とテスト部２０との間の信号経路をプログラム可能に設定できるので、同時に複数の被検査半導体装置の検査を行うことが可能である。
【０１１０】
図１１（Ｂ）に示す例では、１枚のプローブ基板２７が４つのプローブ領域に分かれているが、それぞれのプローブ領域が、一枚のプローブ基板から形成されていても良い。
【０１１１】
また、図１１（Ｂ）に示す例では、４つのプローブ領域の接触子６０の配置パターンは同じであるが、プローブ領域毎に接触子の配置パターンを異ならせても良い。この場合には、複数の可変容量素子を第３支持基板２６ｃに配置して、それぞれのプローブ領域に合わせて可変容量素子の容量を設定しても良い。
【０１１２】
また、検査装置１６は、図１１（Ｂ）に示すようなプローブ基板２７を用いることにより、２つの半導体装置を用いた対向試験を行うことも可能である。対向試験は、動作が確認されている基準半導体装置と、動作が検査される被検査半導体装置との２つの半導体装置を用いて、基準半導体装置から被検査半導体装置に対して送信された信号に対する被検査半導体装置の応答信号を測定して、被検査半導体装置を検査する試験である。
【０１１３】
検査装置１６では、異なる被検査半導体装置を検査するために、被検査半導体装置に対応した接触子６０を有するプローブ基板２７と共に、被検査半導体装置に対応した第３支持基板２６ｃを用意しても良い。また、第３支持基板２６ｃとして汎用性のものを用いて、プローブ基板２７として、被検査半導体装置に対応した接触子６０を有するものを用意しても良い。
【０１１４】
次に、プローブ基板の変型例を、図を参照して、以下に説明する。
【０１１５】
図１２は、プローブ基板の他の例を説明する図である。
【０１１６】
従来、被検査半導体装置には、自身の検査を行う検査回路（いわゆる、ＢＩＳＴ回路）を有しているものがある。本変型例では、プローブ基板２７には、被検査半導体装置が有していた検査回路に対応するテスタ回路部６６が設けられている。その結果、被検査半導体装置には自身の検査を行う検査回路を配置する必要がなくなるので、回路面積を低減することができる。
【０１１７】
テスタ回路部６６のテスト信号は、接触子６７を介して、被検査半導体装置の端子に伝達される。
【０１１８】
上述した本実施形態の検査システムによれば、スイッチマトリックスを用いて信号経路をプログラム可能に設定して異なる半導体装置の検査を行えるので、汎用性を有する。また、テスト信号が、着脱自在に接続される電気的接続部を介さずに接触子に伝達されるので、テスト信号の減衰等が防止されるため、高速で動作する半導体装置を検査できる。
【０１１９】
例えば、本実施形態の検査システムでは、信号生成部２０ｄの信号生成ユニット３０と接触子６０との間の信号配線の距離を１ｃｍ程度にすることもできる。そのため、動作周波数が数ＧＨｚの半導体装置を、その動作周波数で検査することができる。
【０１２０】
また、本実施形態の検査システムによれば、被検査半導体装置の端子と同じ配置パターンの接触子６０を有するプローブ基板２７を備えるので、例えば５ｃｍ×５ｃｍの領域に１万本以上の接触子６０を配置することができる。例えば、２０２４個の端子を有する半導体装置であれば、プローブ基板２７の５ｃｍ×５ｃｍの領域を用いて、最大５個の半導体装置を同時に検査することが可能である。
【０１２１】
このようにして、接触子６０が高密度に配置されたプローブ基板１７及びスイッチマトリックス２０ｅを備える本実施形態の検査システムでは、複数の被検査半導体装置を同時に検査することが可能である。
【０１２２】
本発明では、上述した実施形態の検査システム又は検査装置は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１２３】
例えば、上述した実施形態では、被検査半導体装置を載置したステージを、固定された検査装置に対して移動していたが、これとは逆に、検査装置を固定されたステージに対して移動するようにしても良い。
【０１２４】
図１３は、本明細書に開示する検査システムの他の例を説明する図である。
【０１２５】
本変型例では、検査システム８０は、検査装置８６を移動させる駆動装置８５と、駆動装置を制御する駆動制御装置８７と、ウエハ８３上の被検査半導体装置の位置を認識する位置認識センサ８８とを備える。ウエハ８３を載置したステージ８４は固定されている。検査装置８６は、駆動装置８５により水平方向及び垂直方向に移動可能である。検査装置８６は、位置認識センサ８８を用いて、ウエハ８３上の被検査半導体装置の位置を認識して、駆動装置８５を用いて検査装置８６を被検査半導体装置の位置の位置に移動させる。他の構造については、上述した実施形態と同様である。
【０１２６】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【０１２７】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【０１２８】
（付記１）
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置。
【０１２９】
（付記２）
第３貫通電極と、前記接触子から入力された応答信号を測定する測定部とを有する第３半導体基板を備え、
前記第３半導体基板と前記第１半導体基板とは積層されており、
前記第３貫通電極は、前記接触子から入力された前記応答信号を、前記測定部へ伝達する付記１に記載の検査装置。
【０１３０】
（付記３）
前記第２半導体基板は、支持基板の一方の面上に配置されており、
前記プローブ基板は、複数の前記接触子を外方に向けて、前記支持基板の他方の面上に配置されており、
前記支持基板の前記一方の面上には、前記接触子に電力を供給する電源が配置される付記１又は２に記載の検査装置。
【０１３１】
（付記４）
前記第２貫通電極と前記接触子とは、
前記支持基板内を前記一方の面から前記他方の面へ通り抜ける配線を介して、電気的に接続する付記３に記載の検査装置。
【０１３２】
（付記５）
前記支持基板は、容量が可変な可変容量素子を有しており、
前記電源は、前記可変容量素子を介して、前記接触子と電気的に接続される付記３又は４に記載の検査装置。
【０１３３】
（付記６）
前記接触子は、カーボンナノチューブにより形成される付記１〜５の何れか一項に記載の検査装置。
【０１３４】
（付記７）
被検査半導体装置が載置されるステージと、
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置と、
前記ステージ又は前記検査装置を移動させる駆動部と、
を備える検査システム。
【符号の説明】
【０１３５】
１０ 検査システム
１１ 制御装置
１２ 主電源
１３ ステージ
１４ ウエハ
１５ 駆動装置
１６ 検査装置
２０ テスタ部
２０ａ テスタ制御部
２０ｂ 記憶部
２０ｃ 測定部
２０ｄ 信号生成部
２０ｅ スイッチマトリックス
２１ 第１半導体基板
２１ａ 電子回路層
２１ｂ 第１貫通電極
２２ 第２半導体基板
２２ａ 電子回路層
２２ｂ 第２貫通電極
２３ 第３半導体基板
２３ａ 電子回路層
２３ｂ 第３貫通電極
２４ 第４半導体基板
２４ａ 電子回路層
２４ｂ 第４貫通電極
２５ 第５半導体基板
２５ａ 電子回路層
２５ｂ 第２貫通電極
２６ 支持基板
２６ａ 第１支持基板
２６ｂ 第２支持基板
２６ｃ 第３支持基板
２７ プローブ基板
２８ ＤＵＴ電源
２８ａ ＤＵＴ ＧＮＤ
２９ａ バンプ
２９ｂ 絶縁体層
３０ 信号生成ユニット
３０ａ 演算部
３０ｂ 波形制御部
３０ｃ 波形整形部
３０ｄ 波形記憶部
３０ｅ インターフェース部
３１ バス
４０ スイッチボックス
４１ スイッチ制御ユニット
４２ 信号線
５０ ＤＣ測定ユニット
５１ ＡＤコンバータ
５２ 周波数カウンタ
５３ 高速インターフェース
６０ 接触子
６１ 第１基板
６２ 第２基板
６３ 貫通電極
６４ 内部配線
６５ バンプ
６６ テスタ回路部
６７ 接触子
６６ 緩衝層
７０ 可変容量素子
７１ 内部配線
８０ 検査システム
８３ ウエハ
８４ ステージ
８５ 駆動装置
８６ 検査装置
８７ 駆動制御装置
８８ 位置認識センサ
【特許請求の範囲】
【請求項１】
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置。
【請求項２】
第３貫通電極と、前記接触子から入力された応答信号を測定する測定部とを有する第３半導体基板を備え、
前記第３半導体基板と前記第１半導体基板とは積層されており、
前記第３貫通電極は、前記接触子から入力された前記応答信号を、前記測定部へ伝達する請求項１に記載の検査装置。
【請求項３】
前記第２半導体基板は、支持基板の一方の面上に配置されており、
前記プローブ基板は、複数の前記接触子を外方に向けて、前記支持基板の他方の面上に配置されており、
前記支持基板の前記一方の面上には、前記接触子に電力を供給する電源が配置される請求項１又は２に記載の検査装置。
【請求項４】
前記支持基板は、容量が可変な可変容量素子を有しており、
前記電源は、前記可変容量素子を介して、前記接触子と電気的に接続される請求項３に記載の検査装置。
【請求項５】
前記接触子は、カーボンナノチューブにより形成される請求項１〜４の何れか一項に記載の検査装置。
【請求項６】
被検査半導体装置が載置されるステージと、
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置と、
前記ステージ又は前記検査装置を移動させる駆動部と、
を備える検査システム。
【請求項１】
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置。
【請求項２】
第３貫通電極と、前記接触子から入力された応答信号を測定する測定部とを有する第３半導体基板を備え、
前記第３半導体基板と前記第１半導体基板とは積層されており、
前記第３貫通電極は、前記接触子から入力された前記応答信号を、前記測定部へ伝達する請求項１に記載の検査装置。
【請求項３】
前記第２半導体基板は、支持基板の一方の面上に配置されており、
前記プローブ基板は、複数の前記接触子を外方に向けて、前記支持基板の他方の面上に配置されており、
前記支持基板の前記一方の面上には、前記接触子に電力を供給する電源が配置される請求項１又は２に記載の検査装置。
【請求項４】
前記支持基板は、容量が可変な可変容量素子を有しており、
前記電源は、前記可変容量素子を介して、前記接触子と電気的に接続される請求項３に記載の検査装置。
【請求項５】
前記接触子は、カーボンナノチューブにより形成される請求項１〜４の何れか一項に記載の検査装置。
【請求項６】
被検査半導体装置が載置されるステージと、
第１貫通電極と、テスト信号を生成する信号生成ユニットとを有する第１半導体基板と、
複数の接触子を有するプローブ基板と、
第２貫通電極と、複数の前記接触子と前記信号生成ユニットとの間の信号経路をプログラム可能に設定するスイッチマトリックスとを有する第２半導体基板と、
を備え、
前記第１半導体基板と前記第２半導体基板とは積層されており、
前記第１貫通電極は、前記信号生成ユニットが生成した前記テスト信号を前記スイッチマトリックスに伝達し、
前記第２貫通電極は、前記スイッチマトリックスによって経路設定された前記テスト信号を所定の前記接触子に伝達し、
前記信号生成ユニットから、着脱自在に接続される電気的接続部を介さずに、前記接触子に前記テスト信号が伝達される検査装置と、
前記ステージ又は前記検査装置を移動させる駆動部と、
を備える検査システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−８８２８８（Ｐ２０１３−８８２８８Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２９０１２（Ｐ２０１１−２２９０１２）
【出願日】平成２３年１０月１８日（２０１１．１０．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１８日（２０１１．１０．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]