【課題】被測定ＡＣ信号の損失と反射を低減する。
【解決手段】ＤＣ−ＡＣプローブ・カード２０は、プローブ・ニードル２６及び３１を有し、これらは、ＤＵＴに接触する末端を夫々有する。接続経路２４及び３０は、試験計装２２及び２８をプローブ・ニードル２６及び３１に接続するよう使用できる。接続経路２４及び３０の夫々は、夫々の対応する試験計装２２及び２８と、プローブ・ニードル２６及び３１の間に、ＡＣ測定に適した所望特性インピーダンスと、ＤＣ測定に適したガードされた経路の両方を提供する。 （もっと読む）

【課題】汎用性を有し、高速で動作する半導体装置を検査できる検査装置を提供する。
【解決手段】検査装置は、第1貫通電極24bと、テスト信号を生成する信号生成ユニット30とを有する第1半導体基板24と、複数の接触子60を有するプローブ基板27と、第2貫通電極25bと、複数の接触子60と信号生成ユニット30との間の信号経路をプログラム可能に設定するスイッチマトリックス20eとを有する第2半導体基板と、を備え、第1半導体基板24と第2半導体基板25とは積層されており、第1貫通電極24bは、信号生成ユニット30が生成したテスト信号をスイッチマトリックス20eに伝達し、第2貫通電極25bは、スイッチマトリックス20eによって経路設定されたテスト信号を所定の接触子60に伝達し、信号生成ユニット30から、着脱自在に接続される電気的接続部を介さずに、接触子60にテスト信号が伝達される。 （もっと読む）

【課題】半導体テスト装置のテストヘッドカードに対する追加回路を容易に実装できるようにする。
【解決手段】テストヘッドカードとＤＵＴボードとの間で半導体テストに関する信号を伝送する半導体テスト信号伝送ケーブルであって、テストヘッドカード側と接続する第１ケーブル部と、ＤＵＴボード側と接続する第２ケーブル部と、第１ケーブルと第２ケーブルとの間に取り付けられた電子回路収容部材とを備えた半導体テスト信号伝送ケーブル。第２ケーブル部のＤＵＴボード側端には、スプリングピンを備えることができる。 （もっと読む）

【課題】ＤＵＴがテストされることができる周波数を増加させる。
【解決手段】テストシステムは、テストされる電子デバイス１１２の入力端子２０８，２１０と接触するプローブ１１０ｄ,１１０ｅ内を終端とする、通信チャネル２２０，２２２を備える。抵抗が、プローブの近くの通信チャネル２２０，２２２と接地の間に接続されている。抵抗は、端子の入力抵抗を減少させ、それによって入力端子２０８，２１０の立上がりおよび立下がり時間を減少させる。分路抵抗４０２，４０４が、各分岐内に設けられており、このことが、端子の入力抵抗を減少させ、それによって入力端子２０８，２１０の立上がりおよび立下がり時間を減少させる。分路抵抗４０２，４０４はまた、チャネルを戻る信号反射を減少、最小化、または除去するようにサイズ調整されてもよい。 （もっと読む）

【課題】載置体上に載置される被処理体を冷却する冷却機構の省スペース化及び低コスト化を実現することができる載置装置を提供する。
【解決手段】本発明の載置装置１０は、ウエハＷの電気的特性検査を行うためにウエハＷを載置するウエハチャック１１と、ウエハチャック１１を介してウエハＷを冷却する冷却機構１２と、を備え、冷却機構１２は、ウエハチャック１１の下面に設けられた熱交換器１２１と、熱交換器１２１の熱媒体１２１Ａから吸熱する吸熱部１２２Ａを有する冷却装置１２２と、を備え、冷却装置１２２は吸熱部１２２Ａを介して熱交換器１２１に固定されている。 （もっと読む）

【課題】半導体試験装置のシステム周波数よりも高い周波数の論理信号を低コストで生成出力することができ、リアルタイムにエッジや周波数を変更でき、高精度のタイミング精度が得られる半導体試験装置を提供すること。
【解決手段】半導体試験装置に内蔵されている信号発生部から出力される複数系統の論理信号を加算する加算器とこの加算器の出力をリタイミングクロックにしたがって取り込むラッチとこのラッチ出力を選択的に出力するスイッチとで構成された複数のパターン信号発生ユニットと、これら複数のパターン信号発生ユニットからスイッチを介して出力される出力信号間のスキューを補正する校正経路が設けられた半導体試験装置において、
前記リタイミングクロックは少なくとも２系統の論理信号を加算することにより生成され、前記校正経路は、前記各パターン信号発生ユニットのスイッチに連動して駆動され択一的に所定の出力信号を選択するロジックゲートを含むことを特徴とするもの。 （もっと読む）

【課題】
プローブ・ヘッドをプリント回路基板に電気的に相互接続するためのスペース・トランスフォーマを提供する。
【解決手段】
第１の面にテスト・デバイスのコンタクト・パッドを、また第２の面にプリント回路基板のコンタクト・パッドを形成されて有する。導電性回路パターンは、テスト・デバイスのコンタクト・パッドとプリント回路基板のコンタクト・パッドとの間に延びている。シム板がフレキシブル多層回路の第１の面の周囲に固定され、また底板がフレキシブル多層回路の第２の面の周囲に固定される。底板は、テスト・デバイスのコンタクト・パッドと揃った底板支柱によって分離され、プリント回路基板のコンタクト・パッドと揃った複数の内部開口を有する。複数の相互接続は、プリント回路基板のコンタクト・パッドに接着および電気的相互接続され内部開口を貫通して延びている。 （もっと読む）

【課題】異常検出回路が異常を検出したときに迅速且つ確実に異常処理を行うことを目的とする。
【解決手段】複数の下位モジュール４とこれらの下位モジュール４の制御を行う上位モジュール３との間をバス２により接続した異常通知システム１は、下位モジュール４から上位モジュール３に割込み信号を出力するシリアル伝送経路５と、下位モジュール４に備えられ、複数の異常検出回路２０が異常を検出したことを示す異常情報に下位モジュール４を特定するモジュール特定情報を付加した複数ビットの出力情報をパラレルデータからシリアルデータに変換してシリアル伝送経路５に出力するパラレルシリアル変換部２４と、上位モジュール３に備えられ、シリアル伝送経路５から入力した出力情報をシリアルデータからパラレルデータに変換して異常情報およびモジュール特定情報を得るシリアルパラレル変換部１２と、を備える。 （もっと読む）

【課題】インピーダンスの不整合やクロストークの発生を抑えるとともに、接触部間の干渉を招かないグランド端子の設計を容易化するコネクタを提供する。
【解決手段】コネクタのグランド端子４は、筒状本体４１を有している。筒状本体４１の下縁には、回路基板に接触させるための複数の接触部が形成されている。グランド端子４は、接触部として内側接触部４２と外側接触部４３とを有している。内側接触部４２は、筒状本体４１の内方且つ下方に向かって伸び、外側接触部４３は筒状本体４１の内方且つ下方に向かって伸びている。 （もっと読む）

【課題】複数種類のパフォーマンスボードと接続できる接続ユニットを提供する。
【解決手段】ＩＣソケットが載置されたパフォーマンスボードと、ＩＣソケットに保持される電子デバイスを試験する試験装置とを電気的に接続する接続ユニットであって、パフォーマンスボードと対向して設けられる保持基板と、保持基板上における位置が変更可能に保持基板上に設けられ、パフォーマンスボードが備えるパフォーマンスボード側コネクタと接続されるべき接続ユニット側コネクタとを備えることを特徴とする接続ユニットを提供する。 （もっと読む）

一実施形態において、プリント回路基板のＤＵＴ側と関連するソケットなどのＤＵＴインターフェース構造を有するプリント回路基板を含む、デバイスインターフェースボードが提供される。高周波コネクタ及び電子構成要素は、プリント回路基板の裏側に形成される空洞内に取り付けられる。プリント回路基板を通じた信号ビアは、高周波コネクタ及び電子構成要素をＤＵＴインターフェース構造と連結する。空洞を被覆する一方でケーブルが高周波コネクタに接続するのを可能にする封入構造が提供され得る。
（もっと読む）

【課題】オシロスコープやサンプリングスコープ等によるプロービングに依存することな
く、被試験体の試験コストを抑制できるようにすると共に、半導体試験装置の製造コスト
を抑制できるようにする。
【解決手段】プローブカード１２の接続を開放した状態で、プリエンファシス回路５から
出力されるパルス信号を取得し、このパルス信号からプリエンファシス回路５の周波数特
性を算出し、プローブ開放状態のプローブカード１２を接続し、プローブカード１２へ試
験用のパルス信号を印加した際のプローブ開放端から反射される反射波形を取得し、この
反射波形から挿入損失要素の周波数特性を算出し、プリエンファシス回路５の周波数特性
と挿入損失要素の周波数特性とを合成し、合成後の周波数特性からプリエンファシス回路
の最適なゲインを求めるものである。 （もっと読む）

一実施形態において、チャネルボード−ＤＩＢ連結マルチモジュールが提供され、これは、複数のパフォーマンスクリティカルなチャネル電子モジュールを収容するエンクロージャ内にパフォーマンスクリティカルなチャネル電子モジュールを含む。冷却剤分配装置が、エンクロージャ内に提供されて、エンクロージャ内の冷却を提供する。チャネルボード接続装置が、チャネルボード−ＤＩＢ連結マルチモジュールのチャネルボード端部に位置し、ケーブルレス接続装置がチャネルボード−ＤＩＢ連結マルチモジュールのＤＩＢ端部に位置する。
（もっと読む）

【課題】テストヘッドとプローブカードとの間、或いはこれらを中継する中継部材との間を接離可能に構成した半導体試験装置において、光を用いた完全な非接触式の信号伝送を行うことで、半導体デバイスの試験を高速に且つ安定して行うことを目的とする。
【解決手段】半導体ウェハＷに接触するプローブ針８を有するプローブカード５とこのプローブカード５に対して接離可能に設けられるテストヘッド２とを備える半導体試験装置であって、プローブカード５とテストヘッド２との間、およびパフォーマンスボード３との間で光空間伝送により信号伝送を行うために、光送信ユニット１１、１４、１５、１８と受光ユニット１２、１３、１６、１７とを備えている。 （もっと読む）

【課題】２段構造の電子部品装置の上側部品基板の下面側の電子部品の電気特性を容易に評価できる変換基板を提供する。
【解決手段】基板４２と、基板４２の上面側に対向して設けられた一対の第１接続端子４４と、一対の第１接続端子４４に対応する基板の下面側に設けられた一対の第２接続端子４６と、基板４２に形成されて、左側の第１接続端子４４と右側の第１接続端子４４に対応する第２接続端子４６とを接続する第１変換配線４８と、右側の第１接続端子４４と左側の第１接続端子４４に対応する第２接続端子４６とを接続する第２変換配線４９とを含む。下側部品基板１０の接続端子２２に変換基板４０の下面側の第２接続端子４６が接続され、変換基板４０の上面側の第１接続端子４４に上側部品基板３０が上下反転した状態でその接続端子３６が接続されて、上側に露出した半導体チップ３４ａの電気特性の評価が行われる。 （もっと読む）

【課題】コストを低減できる半導体試験装置を実現する。
【解決手段】外部機器とのインターフェイスとなる電気回路が設けられたインターフェイスボードと、装置を制御する電気回路が設けられた制御ボードと、前記インターフェイスボードと前記制御ボードとがそれぞれ一方の面にコネクタ接続されるバックボードとを具備する半導体試験装置において、前記バックボードが間隙を置いて２個に分割された板状の第１、第２のバックボードと、この第１、第２のバックボードの他方の面にコネクタ接続される接続ボードとを具備したことを特徴とする半導体試験装置である。 （もっと読む）

【課題】テスターチャネルの密度を最大にしながら、ポゴピンを使用せず高い帯域幅信号性能を有するテスターインタフェースを提供する。
【解決手段】複数のテスター電子機器チャネルをデバイスインタフェースボードに取外し可能に連結するためのモジュラーテスターインタフェースにおいて、少なくとも１つのハーネスアッセンブリは、複数の同軸ケーブル５２とコネクタハウジングを備えており、同軸ケーブルは、それぞれ、中心導体と、中心導体の周りに同軸で形成され誘電体の層５８によって形成され、コネクタハウジングには、先端がインタフェース係合面を形成するように、ケーブルの遠位端を収容して互いに近接した関係で固定するための内側空洞が設けられており、相互接続部は、ハーネスアッセンブリとデバイスインタフェースボードの間に配置されており、複数の導体を含んでおり、ケーブルの遠位端を圧縮係合させるように形成されている。 （もっと読む）

【課題】リファレンス信号を印加又は遮断するタイミングの分解能を高めて誤差を小さくすることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体デバイスに対する複数のリファレンス信号Ｒａ〜Ｒｎの印加又は遮断を予め設定された手順で行うものであり、印加又は遮断すべきリファレンス信号を特定する設定情報とその印加又は遮断すべき時間を特定するウェイト時間情報とを時系列順に定義するタイムテーブルＴを記憶するタイムテーブルメモリ２８と、タイムテーブルＴから時系列順に設定情報及びウェイト時間情報の読み出しを行うメモリコントローラ２７と、読み出された設定情報で特定されるリファレンス信号の印加又は遮断を制御する転送制御回路２３と、読み出されたウェイト時間情報で特定される時間の計時が終了するまでメモリコントローラ２７の読み出しを禁止するカウンタ２９とを備える。 （もっと読む）

【課題】多数のＬＳＩや半導体モジュール等の半導体部品を検査する場合に、被検査対象物が多くなっても、或いは測定個所が多くなっても、精度良く同時計測を行える検査装置を得る。
【解決手段】絶縁基板（１１）の第１面に被検査対象物（１０）に接触可能な複数のプローブ接点（２２）を形成し、第２面に複数の第１電極端子（２３）を形成し、プローブ接点と第１電極端子との間を複数の貫通電極（２４）で電気的に接続したプローブ基板（１０）と、書き換え可能なハードウェアを搭載又は内蔵可能で、一方の面にハードウェアに接続された複数の第２電極端子（３３）を具備する制御基板（３０）と、プローブ基板の第１電極端子と制御基板の第２電極端子との間に介在させた、相互に電気的に接続する複数の導電緩衝材（２６）と、から成る。 （もっと読む）

【課題】 検査用接触子同士の配置ピッチを短くし、微細な検査点に対応することができる基板検査用治具の提供。
【解決手段】 被検査基板の電気的特性を検査するための基板検査用治具であって、一方の端部が検査点に圧接される導電性及び可撓性を有する棒状の複数の接触子群と、接触子群を保持する保持体と、接触子群の夫々の接触子の他方の端部と対向して配置される電極部を備える電極体を有し、接触子群は、一つの検査点に当接する二本の接触子からなる一対の接触子を備えてなり、保持体は接触子の一方の端部を検査点に案内する案内孔を有する検査点案内部を有し、検査点案内部は検査点側に配置されるとともに接触子を案内する第一案内孔を有する第一板状部材と、接触子を案内する第二案内孔を有する第二板状部材とを有し、一対の接触子を案内する一対の第一案内孔のピッチは、一対の接触子を案内する一対の第二案内孔ピッチよりも短く形成されていることを特徴とする。 （もっと読む）