【課題】ガラス基板上にＭＯＳトランジスタと、バイポーラトランジスタを同時に集積できる素子構造および製法を提供する。
【解決手段】絶縁基板（１０１）上に形成された半導体薄膜（１０５）に形成されたエミッタ（１０２）、ベース（１０３）、およびコレクタ（１０４）を有するラテラルバイポーラトランジスタ（１００）において、半導体薄膜（１０５）が所定の方向に結晶化された半導体薄膜であるラテラルバイポーラトランジスタ。また、絶縁基板上に形成された半導体薄膜に形成されたＭＯＳ−バイポーラハイブリッドトランジスタ（２００）において、半導体薄膜（２０５）は所定の方向に結晶化された半導体薄膜であるＭＯＳ−バイポーラハイブリッドトランジスタ。 （もっと読む）

【課題】配線抵抗及び不良が減少したアレイ基板を提供する。
【解決手段】絶縁基板１２０上にバリア層を形成する。その後、バリア層上に銅または銅合金を含むゲートライン１３１及びゲートラインに電気的に接続されるゲート電極１１８を形成する。その後、ゲートライン１３１及びゲート電極１１８の表面を窒化プラズマ処理する。続いて、絶縁基板１２０上にゲートライン１３１及びゲート電極１１８をカバーするゲート絶縁膜１２６を蒸着する。続いて、ゲート絶縁膜１２６上にデータライン１３３、データライン１３３に電気的に接続されるソース電極１１７、ソース電極１１７と離隔されて配置されるドレイン電極１１９、及びゲート電極１１８上でソース電極１１７とドレイン電極１１９との間に配置される半導体パターンを形成する。 （もっと読む）

【課題】本発明は、マスク数を減らして工程を単純化し得るフラットパネルディスプレイに使用される薄膜トランジスタの製造方法を提供する。
【解決手段】本発明による薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。 （もっと読む）

【課題】周辺部への写り込みの問題を解消すると同時に、周辺回路におけるリーク電流の発生を低減することができる液晶表示素子を提供する。
【解決手段】複数の画素駆動素子が形成された画素領域ａと、周辺回路が形成された周辺領域ｂとを有する駆動基板と、駆動基板と液晶を挟んで対向するガラス基板とを備える液晶表示素子において、画素駆動素子と周辺回路との間に反射防止膜７が形成すると共に、画素駆動素子と反射防止膜との間に遮光壁８を形成する。 （もっと読む）

【課題】レイアウトの効率化が図れ、デバイス面積を縮小することができる回路基板及び液晶表示装置を提供する。
【解決手段】第１半導体層、絶縁膜及び第１ソース電極がこの順に積層された第１薄膜トランジスタと、第１ソース電極に接続された第２ゲート電極を有する第２薄膜トランジスタとを基板上に有する回路基板であって、上記回路基板は、第１半導体層と第１ソース電極とを接続する第１導電部と、第１ソース電極と第２ゲート電極とを接続する第２導電部とが、絶縁膜の共通の開口部に設けられた回路基板である。 （もっと読む）

【課題】信頼性を向上させることが可能な薄膜トランジスタの作製方法を提供する。
【解決手段】ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴ各々は、半導体層と、半導体層上に接して形成されたゲート絶縁膜と、ゲート絶縁膜を挟んで半導体層と重なるゲート電極とを有し、ｎチャネル型ＴＦＴのゲート電極とｐチャネル型ＴＦＴのゲート電極は同一の導電層からなり、ｎチャネル型ＴＦＴのゲート電極は端部がテーパー状であって、側面とゲート絶縁膜の表面のなす角度が３度以上６０度以下の範囲にあり、ｐチャネル型ＴＦＴのゲート電極は端部がテーパー状であって、側面とゲート絶縁膜の表面のなす角度が７０度以上８５度以下の範囲にある。 （もっと読む）

【課題】アクティブマトリクス型液晶表示装置の駆動基板として使われる薄膜半導体装置の画素開口率を改善する。
【解決手段】遮光帯５は、第一の導電層からなり少なくとも一部がゲート配線に使用されている。ゲート電極Ｇは、第一の導電層とは異なる第二の導電層からなる。ゲート配線に使用される第一の導電層と、ゲート電極Ｇになる第二の導電層とが、各画素内で互いにコンタクトＧＣＮを介して電気的に接続されている。ゲート電極Ｇになる第二の導電層は各画素毎に分断されており、分断された個々の第二の導電層の部分は各画素内でゲート配線に使用される第一の導電層と電気的に接続されている。補助容量１３は第一の導電層の上に重ねて形成されている。 （もっと読む）

【課題】 誤って遮光手段により光センサの受光面が覆われた場合であっても、誤動作が発生しない液晶装置、発光装置及び電子機器並びに液晶装置の制御方法及び発光装置の制御方法を提供すること。
【解決手段】 液晶層２１を挟持するＴＦＴアレイ基板２２及び対向基板２３を有する液晶パネル１１と、環境光を受光して該環境光の強度情報を取得する第１から第３受光素子３５〜３７と、第１から第３受光素子３５〜３７で検出された前記環境光の強度に基づいて液晶パネル１１に表示する画像の表示状態を制御するバックライト制御回路１３とを備え、バックライト制御回路１３が、第１から第３受光素子３５〜３７のそれぞれで検出する前記環境光の強度の変化量が第１から第３受光素子３５〜３７のうちの半数以上で所定値を超えたとき、前記環境光の強度が変化したと判別する判別部５８を有する。 （もっと読む）

【課題】 電子素子を所定の位置に実装するための新規な実装方法を提供する。
【解決手段】 分散媒２１と分散媒２１に入れられた１つだけの素子チップ２２とを含む液滴２０を、基板１０の一主面上に配置する工程と、液滴２０から分散媒２１を除去することによって、素子チップ２２を基板１０上に配置する工程とを含む。 （もっと読む）

【課題】レジストが形成されている半導体にイオンの導入すると、イオンとレジストの成分とが反応してガス（解離ガス）が発生し、解離ガスの成分が半導体に導入され、該半導体の物性を低下させる要因となっている。
【解決手段】有機膜から発生する解離ガスの処理を行うことを特徴とする。特に、本発明は、イオンの導入を行う前の解離ガスの処理を行うことを特徴とする。そのための方法として、イオンの導入を複数回に分けて行うことを特徴とする。解離ガスは、イオンの導入が始まった直後に最も多く発生する。そのため、イオンの導入を複数回に分け、少なくとも２回目以降のそれぞれのイオンの導入において、排気を行い解離ガスを処理室内から除去しながらイオンの導入を行えば、解離ガスの成分が半導体中に導入されることを低減もしくは防止することが可能となる。 （もっと読む）

【課題】 液滴吐出法によって形成するゲート電極を、その成分元素の拡散を起こさせることなく良好に形成することができるようにした薄膜トランジスタの製造方法、さらには電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐ上に、ゲート電極８０の形成領域に対応したバンクＢ１またはその前駆体を形成する工程と、バンクＢ１またはその前駆体によって区画された領域に、導電性材料を含有してなる機能液を液滴吐出法で配置し、焼成することにより、ゲート電極８０を形成する工程と、ゲート電極８０上にポリシラザン液を配置し、焼成することにより、ゲート電極８０上を覆うゲート絶縁膜８３を、ポリシロキサンを骨格とする無機質層で形成する工程と、ゲート絶縁膜８３上に半導体層３３を形成する工程と、を備えたことを特徴とする薄膜トランジスタ６０の製造方法。 （もっと読む）

【課題】 小型で、且つオン／オフ比の高い薄膜トランジスタを提供する。
【解決手段】 本発明の薄膜トランジスタは、半導体層４２の裏面側の面を構成する第１チャネル領域１ａＡ、第１ソース領域（１ｂＡ，１ｄＡ）、第１ドレイン領域（１ｃＡ，１ｅＡ）と、半導体層４２の裏面に設けられた第１ゲート絶縁膜２Ａと、第１ゲート絶縁膜２Ａの裏面に設けられた第１ゲート電極３５Ａとを有する第１トランジスタ素子３０Ａと、半導体層４２の表面側の面を構成する第２チャネル領域１ａＢ、第２ソース領域（１ｂＢ，１ｄＢ）、第２ドレイン領域（１ｃＢ，１ｅＢ）と、半導体層４２の表面に設けられた第２ゲート絶縁膜２Ｂと、第２ゲート絶縁膜２Ｂの表面に設けられた第２ゲート電極３５Ｂとを有する第２トランジスタ素子３０Ｂとを備える。 （もっと読む）

【課題】 この発明は、トランジスタのＯＦＦ電流が少なく、トランジスタのＯＮ電流のばらつきが少ない安価な薄膜トランジスタを提供する。
【解決手段】 この発明の薄膜トランジスタは、トランジスタ電流を制御するゲート電極２、チャネル部に流れる電流を与えるためのソース電極５、チャネル部に流れる電流を取り出すためのドレイン電極６、および電流が流れる領域であるチャネル部４０とから構成され、チャネル部４０が孤立した複数の領域に分割された半導体層４０ａ…で構成されている。 （もっと読む）

【課題】大画面に適用しうる配線の構造、特に液晶表示装置におけるアクティブマトリクス基板の画素ＴＦＴ、および、他の基板に設けた回路の配線と電気的に接続するための入力端子部における配線の構造について提案する。
【解決手段】液晶表示装置において、基板上に画素ＴＦＴと端子部を有し、前記画素ＴＦＴは、Ｃｒを含有する第１の層と、ＡｌおよびＮｄを含有する第２の層とを積層してなるゲート電極を有し、前記端子部には、前記ゲート電極と同一材料からなる配線と、前記配線に電気的に接続された透明導電膜が設けられ、前記透明導電膜は、異方性導電材を介して、前記基板とは異なる基板に設けられた回路に電気的に接続されていることを特徴とする。 （もっと読む）

【課題】 微細化や細線化が図られた膜パターンを精度よく均一に形成することのできる膜パターン形成方法を提供する。
【解決手段】 基板Ｐ上にバンクＢを形成する工程と、バンクＢによって区画された領域に機能液Ｌを配置する工程と、機能液Ｌを乾燥する工程とを有する。本発明においては、バンクＢの形成工程は、無機質の材料からなる層Ｂ１，Ｂ２を複数層形成する工程と、これら複数の層Ｂ１，Ｂ２を有機マスクＲを用いてパターニングする工程と、有機マスクＲを除去する工程とを有する。このように、有機膜である有機マスクＲを除去し、無機膜の層Ｂ１，Ｂ２のみでバンクＢを形成することによって、高温プロセスにおける耐熱性を確保することができる。また、バンクＢを複数の層Ｂ１，Ｂ２によって形成することで、必要なバンク厚みも確保することができる。 （もっと読む）

【課題】必要なマスクの数や工程数を更に減少させることで低コスト化や工程時間の更なる短縮を実現させる、薄膜トランジスタ表示パネルの製造方法を提供する。
【解決手段】本発明による薄膜トランジスタ表示パネルの製造方法は：ゲート線、データ線、及びドレイン電極を含む薄膜トランジスタを形成する段階；薄膜トランジスタの上に絶縁膜を形成する段階；絶縁膜の上に第１導電膜を形成し、ドレイン電極と電気的に接続する段階；第１導電膜の上に第２導電膜を形成する段階；第２導電膜の上に、厚さの異なる二つの部分を含む感光膜を形成する段階；感光膜をマスクとして利用し、第１エッチング液で第２導電膜をエッチングする段階；感光膜と第２導電膜とをマスクとして利用し、第２エッチング液で第１導電膜をエッチングする段階；を含む。 （もっと読む）

【課題】製造工程の増加や信頼性の低下を招くことなく、ＴＦＴ基板と対向基板の接続強度を高め、額縁の幅を狭くすることができるアクティブマトリクス型表示装置及びその製造方法の提供。
【解決手段】少なくとも、薄膜トランジスタのゲート電極を覆う無機系材料からなる第１層間絶縁膜６と、第１層間絶縁膜上の配線及びドライバと接続するための接続配線８ａを覆う第２層間絶縁膜９と、アクリル、エポキシ系などの有機系材料からなる平坦化膜１０と、スルーホールを介して上記配線に接続される画素電極とを少なくとも備えるＴＦＴ基板において、上記スルーホールの形成と同時に、シール領域の接続配線８ａを除く領域の一部の平坦化膜１０及び第２層間絶縁膜９を除去して凹部１４を形成して、該凹部１４の底部において無機系材料からなる第１層間絶縁膜９とシール材３０とを接触させて接続強度を向上させる。 （もっと読む）

【課題】 電気光学装置の画素を駆動するＴＦＴに代替するスイッチング素子を採用することにより、電気光学装置の製造コストの削減、製造工程及び構造の単純化を図る電気光学装置及び電気光学装置の製造方法を提供する。
【解決手段】 基板１０と、基板１０上に、第１強磁性層２４と第１強磁性層２４に対向配置された第２強磁性層２８と第１強磁性層２４と第２強磁性層２８との間に設けられた半導体層２６とを有するスイッチング素子３０と、基板１０上に、第１金属層３４と第１金属層３４に対向配置された第２金属層３と第１金属層３４と第２金属層３との間に設けられた絶縁層３６とを有する容量部６０と、を備えることを特徴とする。 （もっと読む）

ＥＬ発光素子（３３）を第１の基板（１）上に設け、ＥＬ発光素子（３３）による発光表示と液晶表示素子による反射表示をともに可能とする。第１の基板（１）の液晶層（５１）側の面上には、ＥＬ制御用スイッチング素子（１７）と液晶層制御用スイッチング素子（１８）を設ける。ＥＬ制御用スイッチング素子（１７）は、ＥＬ発光素子（３３）を構成するアノード電極（２１）またはカソード電極（２４）に接続する。液晶層制御用スイッチング素子（１８）は、液晶表示素子を構成する表示電極（３１）または反射電極（２８）に接続することで、発光素子を内在する液晶表示装置において、液晶表示素子と発光素子とを一体化し、それらの電気的接続も考慮し、薄型化、軽量化を図り、また、反射表示と透過表示の両方を可能とする。
（もっと読む）

【課題】ゲッタリングのための構造として、電極としても用いることができ、かつ遮光を実現する構造としての、半導体素子の支持体及び半導体素子の支持体の駆動方法を提供する。
【解決手段】半導体素子の支持体１００上に形成されているＭＯＳトランジスタ３０２や、保持容量３０３等の半導体素子に印加されている最低電位を０Ｖとしたとき、半導体素子の支持体１００の構成要素であるタングステン膜１０３には、−３Ｖの電位を与えて駆動する。タングステン膜１０３に半導体素子の最低電位０Ｖよりも低い電圧が与えられているため、珪酸ガラス基体１０１や酸化珪素膜１０２、１０４に存在している正の電荷を有する可動性のあるナトリウムイオン等のアルカリ金属は、低い電位に保たれているタングステン膜１０３の方へ移動し、タングステン膜１０３に捕らえられることで固定される。 （もっと読む）