説明

Fターム[4E351FF04]の内容

プリント基板への印刷部品(厚膜薄膜部品) (19,111) | 印刷電気部品のトリミング (192) | トリミング方法 (57) | 導体又は抵抗物質等の除去 (45)

Fターム[4E351FF04]に分類される特許

21 - 40 / 45


【課題】 一体式にめっきされた抵抗体を有する印刷回路板の製法の提供。
【解決手段】 金属被覆積層板の金属表面の一部上にエッチングレジストを塗布し、露出された金属表面を腐蝕除去して金属回路を形成し、レジストを剥離し、コアの露出領域に500〜1×10-4オーム−cmの体積抵抗率を有する抵抗性材料でめっきし、抵抗体が前以て決定されたオーム量に等しい絶縁抵抗を有するように抵抗性材料をトリミングする印刷回路板の製造方法。 (もっと読む)


【課題】 従来の抵抗付き基板にあっては、無電解メッキによって抵抗体を形成していたので、抵抗体の材料としてニッケルを使用しなければならなかった。この無電解メッキによってニッケル膜を形成した場合には、温度条件、メッキ時間、ニッケルの濃度によって析出したニッケルの粒径が変わったりして再現性が悪く常に同じ抵抗値の抵抗体を作製することが難しいという問題があった。
【解決手段】 銅等の導電材5の少なくとも一面に薄膜抵抗材料を蒸着もしくはスパッタ等の手段によって抵抗膜4を形成する工程と、該抵抗膜が形成された導電材に対して絶縁材料による基材1を積層する工程と、前記抵抗膜と導電膜をエッチング手段によって除去して回路パターンを形成する工程と、該回路パターン中の抵抗を必要とする回路部分の前記導電膜をエッチング手段によって除去して回路中に抵抗を形成する工程とからなる高周波用抵抗付き基板の製造方法である。 (もっと読む)


【課題】絶縁層11と配線層32からなり、導電膜をパターン形成してなる配線層32の少なくとも一層に一つ以上の抵抗素子を内蔵した抵抗素子内蔵配線回路板において、抵抗値を減少させる方向へ調整した抵抗素子が内蔵された抵抗素子内蔵配線回路板及びその製造方法を提供するものである。
【解決手段】抵抗素子に接続される電極51が形成された導電膜に、抵抗体52がその端部を電極51に重なるように形成されており、抵抗調整用導電体53が、電極51と抵抗体52の境界部を覆いさらに抵抗体52の内側へ延伸されていることを特徴とする抵抗素子内蔵配線回路板。 (もっと読む)


【課題】配線基板に内蔵する抵抗素子を形成する際に抵抗体の形成時に形成不良が発生するとトリミングの範囲を超えてしまい、抵抗値を調整することができなかった。
【解決手段】本発明では、第一の電極と第二の電極と両電極間を接続する抵抗体とを備え、抵抗体をトリミングすることで抵抗値の調整が可能な抵抗素子において、前記第二の電極の端部は前記第一の電極の端部に対して傾斜している、あるいは前記第二の電極の端部は曲線であることを特徴とする抵抗素子とすることで、同じ基本形状の抵抗素子から大きな幅を持って抵抗値を調整することが可能となった。また、精度の高い加工が行える抵抗素子を得ることができた。 (もっと読む)


【課題】複雑な製造方法を必要とすることなく、キャパシタ回路部を除き、可能な限り誘電体層を除去したプリント配線板の製造技術を提供する。
【解決手段】基材2の表面に下部電極形成層/誘電層/上部電極形成層のキャパシタ回路形成層を設け、外層に位置する前記上部電極形成層をエッチング加工し、上部電極回路9等の回路部以外の領域の誘電層4を露出させ、前記上部電極回路9等の表面にエッチングレジスト層を残留させ、露出した誘電層4を物理的に粗く除去し、物理的に除去し、残留する誘電層4をエッチング除去し、前記上部電極回路9及びその他の回路部の表面に残留させたエッチングレジスト層を剥離し、下部電極形状を形成するためのエッチングレジスト層を形成し、第2エッチングレジストパターン10を形成した後、エッチング加工して、下部電極回路11を形成し、キャパシタ回路を備えるプリント配線板1とする。 (もっと読む)


【課題】ゾル−ゲル法を用いて誘電層を形成し、その誘電層がエッチング液による損傷を受けにくく、且つ、高い電気容量等の誘電特性に優れた酸化物誘電層の形成方法を提供する。
【解決手段】ゾル−ゲル法による酸化物誘電層の形成方法において、以下の(a)〜(c)の工程を備えることを特徴とする酸化物誘電層の形成方法等を採用する。(a)工程:所望の酸化物誘電層を製造するゾル−ゲル溶液調製のための溶液調製工程。(b)工程:前記ゾル−ゲル溶液を金属基材の表面に塗工し、酸素含有雰囲気中で乾燥し、酸素含有雰囲気中で熱分解を行う一連の工程を1単位工程とし、この1単位工程を複数回繰り返し、1単位工程と1単位工程との間に任意に550℃〜1000℃の不活性ガス置換等の予備焼成処理を設けて膜厚調整を行う塗工工程。(c)工程:最終的に550℃〜1000℃の不活性ガス置換等の焼成処理を行い誘電層とする焼成工程。 (もっと読む)


【課題】はんだパッドを正確に形成し位置決めすることが可能な回路構造体の製造方法等を提供する。
【解決手段】上述した課題は、回路構造体上に感光性材料を付着させる段階と、前記感光性材料に放射パターンを当て、前記感光性材料の一部を重合させる段階と、前記感光性材料の未重合部分を除去して、はんだ付着領域を有するはんだマスクを画定する段階と、前記はんだ付着領域にはんだを付着させる段階とを含む方法等により解決することができる。 (もっと読む)


【課題】多層配線基板に内蔵する抵抗ペーストを用いた抵抗体の形成方法において、抵抗体と配線電極間のめっきで、無電解めっきでは抵抗値の変動が大きく、電解めっきで行うと、めっきリードの設置のために配線レイアウトを自由に配置することができなくなっていた。
【解決手段】絶縁層1上に抵抗体30を接続する配線電極10と配線電極10を電解めっきするためのめっきリード11とを具備した配線層を形成し、配線電極10の接続部分とめっきリード11の一部分とに貴金属めっきを電解めっきで形成し、配線電極10間に貴金属めっきした接続部分を介し抵抗ペーストを用いて抵抗体30を形成し、配線層を粗化してめっきリードの貴金属めっきを施した一部分を切断することを特徴とする抵抗体の形成方法。 (もっと読む)


【課題】汎用的なシート材料を用いることにより低コストで簡便なプロセスにより、樹脂回路基板内に抵抗値変化の小さい抵抗体層を簡便に形成し内蔵化を実現させることができるプリント配線板の製造方法を提供する。
【解決手段】支持体層2、金属層3、抵抗体材料4cにて形成された受動部品形成層4の順に積層形成された構成より成るプリント配線板製造用シート材1の受動部品形成層4の一部をエッチング除去して抵抗体層15を形成する。抵抗体層15が形成された面を、半硬化状態の絶縁樹脂層7の一面と対向させて重ね合わせ、加熱加圧成形して積層一体化する。次いで支持体層2を金属層3から剥離した後、金属層3にエッチング処理を施すことにより、電送用の回路16を形成すると共に抵抗体層15を回路16と導通させる。 (もっと読む)


【課題】 配線基板の小型化に応じて、抵抗体や配線導体が高密度で、隣接間隔を狭くして形成されるようになったとしても、抵抗体をトリミングするときに抵抗値を精度よく測定することが可能な配線基板を提供する。
【解決手段】 複数個の抵抗体1及び抵抗体1同士を電気的に接続する配線経路2を有した配線基板9であって、抵抗体1間の配線経路2に、両抵抗体2の電気抵抗値を測定するための共通の測定パッド3を表面に露出させて設ける。 (もっと読む)


【課題】銅箔(配線パターン)の同一平面内に抵抗素子および誘電体(キャパシタ素子)を形成することに起因する寸法精度の低下を回避すると共に、LCR回路を形成する配線長が長くなることに起因する電気特性の低下(寄生容量やインダクタンス成分の発生)を解消する上で好適な多層配線板を提案する。
【解決手段】絶縁樹脂層と配線パターン層との積層構成からなり、キャパシタ,レジスタ,抵抗,インダクタなどの受動素子部品を内蔵してなる多層配線基板において、少なくとも1層の配線パターン層には、片面に抵抗素子,他面にキャパシタ素子が、別々の側の面に形成された構成の配線パターン層を有する構成とする。 (もっと読む)


この発明は、高周波プラグコネクタの高周波チューニング法において、高周波接続用接点(21−28)と圧接接続用接点(31−38)の双方を有するプリント回路基板(3)を具える。各高周波接続用接点(21−28)はそれぞれの圧接接続用接点(31−38)に接続される。ニアエンド・クロストークを引き起こす静電結合が高周波接点間に発生する。一方の面のみで電気接続用接点(26)に接続された少なくとも1つの第1導体路(46)がプリント回路基板(3)の上に配置され、プリント基板の上及び/又は内部に配置された少なくとも1つの第2導体路(44)とともにキャパシタ(C46)を形成する。装置の少なくとも1つの周波数依存パラメータを求め、この周波数依存パラメータを設定パラメータと比較し、これら2つの間の差に応じて、一方の面に接続された導体路(46)を部分的に除去するか、又は完全に分離する。
(もっと読む)


【課題】
基板内に内蔵した抵抗素子は、トリミングによって抵抗値を調整したにも係わらず、多層配線基板の積層工程や実装部品の実装時にかかるリフローによる加熱によって変動してしまう。
【解決手段】
基板内部あるいは最外層に内蔵する配線基板に配置する抵抗素子を、レーザートリミング装置を用い、前記抵抗素子がダメージを受けない出力のレーザービームを抵抗素子に照射した後、出力を上昇させたレーザービームにより抵抗素子をトリミングすることにより解決できた。 (もっと読む)


【課題】 絶縁化処理に対して十分な密着強度を有する生産性の高い保護膜を備えた絶縁化処理前基板、および基体表面のうち所望の範囲のみが絶縁化処理された基板の製造方法、弾性表面波振動子の製造方法、さらに当該製造方法によって製造された弾性表面波振動子、弾性表面波装置、電子機器を提供すること。
【解決手段】 基板の製造方法が、表面に導電性を有する部位を含む基体11を加熱する第1の工程と、基体11上に前記導電性を有する部位の一部を覆うように機能液30Aを付与する第2の工程(図8(b))と、機能液30Aを乾燥させて、周状の外縁部が該周状の外縁部以外の領域に比べて相対的に厚い保護膜30を表面に備えた絶縁化処理前基板12を形成する第3の工程(図8(c))と、前記絶縁化処理前基板12の表面に絶縁化処理を施す第4の工程(図8(d))と、前記保護膜30を剥離する第5の工程(図8(e))とを含んでいる。 (もっと読む)


【課題】 生産性が良く、安価であると共に、抵抗体のトリミングの容易な回路基板、及びその製造方法を提供する。
【解決手段】 本発明の回路基板は、セラミックの複数の絶縁層2からなる多層基板1と、この多層基板1に設けられた配線パターン3と、多層基板1の積層内に設けられた抵抗体5a、5bとを備え、多層基板1を形成する絶縁層2には、抵抗体5a、5bと対向する位置に孔1bが設けられ、孔1bを通して抵抗体5a、5bのトリミングを可能としたため、多層基板1の形成後、抵抗体5a、5bのトリミングが可能となって、従来に比して、多層基板1、配線パターン3、及び抵抗体5a、5bの製造が容易で、生産性が良く、安価であると共に、トリミングが孔1bを通して行えるため、絶縁層2を削ることが無く、トリミングの容易なものが得られる。 (もっと読む)


【課題】 プリント配線板上及び内部に形成される抵抗値の精度がよく、多数の抵抗素子を設置可能で、大面積基板にも対応可能な、生産性の高い抵抗素子搭載シート及びその製造法、並びに抵抗素子搭載シートを用いた抵抗内蔵多層配線板の製造法を提供する。
【解決手段】 シート状絶縁性支持基板1上の表面に隔絶された複数組の導電性パッド3と前記導電性パッド3に接続するシート状の抵抗素子2を形成する工程、前記導電性パッド3の各々に抵抗測定プローブ20を接触させて前記抵抗素子2の抵抗値を測定しながら、レーザ照射によって抵抗素子2の一部を除去し、抵抗素子2の抵抗値を目標値に調節するトリミング工程を含む抵抗素子搭載シートの製造法において、
前記トリミング工程が、抵抗素子2が形成されたシート状絶縁性支持基板1の表面の反対面側から導電性パッド3に抵抗測定プローブ20を接触させて抵抗素子2の抵抗値の測定を行い、抵抗素子2の抵抗値を目標値に調節する抵抗素子搭載シート製造法。 (もっと読む)


【課題】 集合基板上の複数の多層電子部品の特性を効率よく調整することが可能な多層電子部品の特性調整方法及び多層電子部品の特性調整装置を提供する。
【解決手段】 本発明による多層電子部品の測定方法は、多層電子部品の特性を測定する測定工程S21と、測定工程S21で得られた測定結果に基づき、必要なトリミング量を算出する算出工程S22と、算出工程S22で得られたトリミング量に従って、多層電子部品内に設けられたトリミングパターンをトリミングするトリミング工程S23とを備える。これにより、既に測定工程S21が完了した多層電子部品に対するトリミング工程S23と他の多層電子部品に対する測定工程S21とを並行して行うことが可能となる。 (もっと読む)


【課題】キャパシタ内蔵多層配線基板の製造方法において、誘電材のパターン形状のバラツキを防止させ、膜厚精度を向上させて、キャパシタ容量の精度を向上させた、キャパシタ内蔵多層配線基板の製造方法を提供することにある。
【解決手段】金属箔の片面に半硬化性誘電材を有する部材の形成工程、配線基板の積層途中工程の導体層上に、該部材の半硬化性誘電材側を接着、及び熱硬化工程、金属箔表面にフォトレジストを設け、露光、現像、ウエットエッチングを行い、キャパシタ上電極を形成工程、ブラスト法により、上電極をマスクとし、誘電材パターンを形成工程、露出した該導体層及び上電極表面にフォトレジストを設け、露光、現像、エッチングを行い、フォトレジスト剥離し、キャパシタ下電極及び配線等を形成工程を含むキャパシタ内蔵多層配線基板の製造方法。 (もっと読む)


【課題】 トリミング位置を簡単且つ正確に特定することが可能な多層電子部品の集合基板を提供する。
【解決手段】 本発明による多層電子部品の集合基板は、切断により複数の多層電子部品を取り出すことが可能な多層電子部品の集合基板であって、複数の絶縁層のうち所定の絶縁層上に形成されたトリミングパターン122bと、同じ絶縁層に形成され、トリミングパターン122bとの相対的な位置関係を示す認識用マーク122aとを備える。これにより、画像認識によりトリミング位置の特定を行う場合であっても、非常に簡単な処理でトリミング位置の特定を行うことが可能となる。しかも、認識用マークがトリミングパターンと同じ層に形成されていることから、層間のパターンずれなどが生じず、正確にトリミング位置を特定することが可能となる。 (もっと読む)


【課題】 小形であり、構成が単純であり、製造が容易であり、既存の製造設備をそのまま利用することができ、しかも製造コストも低く押えられたインダクタ構造体を提供すること。
【解決手段】 少なくとも1個のインダクタが内部に埋め込まれた基板を含むインダクタ構造体において、前記基板が、複数の基層の積層体からなる多層基板であり、前記基層及び(又は)多層基板を貫通してインダクタが形成されており、その際、前記インダクタが、前記基層及び(又は)多層基板を貫通して形成されたスルーホールの内壁に形成された導体層を選択的に除去して形成されたコイル状導体パターンからなるように、構成する。 (もっと読む)


21 - 40 / 45