【課題】 極大誘電率温度を低下させたビスマス層状化合物誘電体薄膜を提供すること。
【解決手段】 ペロブスカイトブロック層と酸化ビスマス層とが互いに積層した結晶構造を有するビスマス層状化合物を含んで成る誘電体薄膜であって、該ビスマス層状化合物が組成式：
（Ｂｉ_２Ｏ_２）²⁺（Ａ_ｘＢ_ｍＯ_３ｍ＋１）^2-
で表され、上記組成式中、ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａまたはＢｉを表し、ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏまたはＷを表し、ｍが２以上の正数であり、かつ、ｘがｍ−１より小さい正数であり、そして該化合物の極大誘電率温度Ｔ_ｍが、上記組成式においてｘがｍ−１である対応するビスマス層状化合物の極大誘電率温度より低いことを特徴とする誘電体薄膜。 （もっと読む）

【課題】 低転位密度であるとともに、転位密度分布が実質的に均一な表面層を所定の厚さで有するIII−Ｖ族窒化物系半導体基板、及びその製造方法、並びにそのような基板を用いてIII−Ｖ族窒化物系半導体層をエピタキシャル成長させたIII−Ｖ族窒化物系半導体を提供する。
【解決手段】 III−Ｖ族窒化物系半導体結晶を成長界面に凹凸を出しながら成長させ、（工程Ｉ）、凹凸を埋めるようにして結晶成長を行って、成長界面を平坦化させ（工程ＩＩ）、転位を集積させることにより全体の転位密度を低減し、更に、平坦化した状態で結晶成長を行い、転位を結晶中に均一に分散させると共に、転位密度分布が実質的に均一な層を基板表面から少なくとも１０μｍ以上形成する（工程ＩＩＩ）。 （もっと読む）

【課題】 半導体素子の使用温度において、半導体素子用基板の内部に各層の熱膨張係数差に起因する応力が発生しないようにすること。
【解決手段】 サファイア元基板１の主面１Ａ、１Ｂの少なくとも一方に３族窒化物半導体の熱膨張係数Ｋ４より小さい熱膨張係数Ｋ２を有する材料であるシリコン単結晶からなる補助層２を半導体素子の許容動作温度範囲内の温度下で形成して補助層付基板を作製した後、サファイア元基板１の主面又は補助層の表面に少なくとも１つの３族窒化物半導体層である化合物半導体層４を成長させることにより３族窒化物半導体素子用基板を製造する。補助層付基板と化合物半導体層４とは同じ熱膨張係数を有するので熱膨張差に起因する応力はこの２者の間には発生せず、しかも、補助層２は室温で形成されているので、サファイア元基板１と補助層２の間にも熱膨張差に起因する応力は発生ない。 （もっと読む）

【課題】 Ｂｉ₄ Ｔｉ₃ Ｏ₁₂ナノプレート、このＢｉ₄ Ｔｉ₃ Ｏ₁₂ナノプレートの配列体及びその製造方法並びにそれを用いた装置を提供する。
【解決手段】 気相成長法を用い、ＳｒＴｉＯ₃ （００１）面基板上にＶＯ_X からなるフラックス層を堆積し、フラックス層上にＢｉ₄ Ｔｉ₃ Ｏ₁₂を堆積する。直方体形状のＢｉ₄ Ｔｉ₃ Ｏ₁₂単結晶ナノプレートがフラックス層上に直立して形成され、この直方体の３辺の方向は単結晶基板の特定の結晶方向と一致し、形状がほぼ一定であり、且つ、互いに接触せずに密に配列する。ボットムアップ法によるナノ構造体であり、低コストの強誘電体メモリー等への応用が可能である。 （もっと読む）

【課題】 アルカリ金属の拡散が防止された半導体デバイスを提供する。
【解決手段】 III族元素窒化物結晶基板１３の上にIII族元素窒化物結晶層１８が積層されたIII族元素窒化物半導体デバイスにおいて、前記基板１３が、アルカリ金属およびアルカリ土類金属の少なくとも一方を含む融解液（フラックス）中において、窒素含有ガスの前記窒素とIII族元素とを反応させて結晶化させることにより製造されたものであり、前記基板１３上に、前記基板１３における前記基板１３中の不純物の拡散係数よりも小さい、前記基板１３中の不純物の拡散係数を有する薄膜層１５を形成する。 （もっと読む）

【課題】 基板上に形成された膜の特性を向上させることが可能な薄膜材料およびその製造方法を提供する。
【解決手段】 超電導線材１は、基板２と、基板上に形成された１層または２層以上の中間薄膜層（中間層３）と、中間薄膜層（中間層３）上に形成された単結晶性薄膜層（超電導層４）とを備える。中間薄膜層（中間層３）のうちの少なくとも１つにおいて単結晶性薄膜層（超電導層４）と対向する上部表面（被研磨面１０）は研磨加工されている。 （もっと読む）

【課題】 １度未満のオフアクシス角を有するＳｉＣ基板上でエピタキシャル層成長によるウエハおよびデバイスを完成させる。
【解決手段】 ＳｉＣ基板上に当該基板と同じポリタイプのＳｉＣホモエピタキシャル層を作製する方法であって、前記層を前記ＳｉＣ基板の表面上に成長させるステップと、１μｍまでの厚さを有する境界層を形成することによりホモエピタキシャル成長を開始するステップとを有し、上記成長ステップでは前記表面が（０００１）基底面に対して０．１度より大きいが１度未満の角度で傾斜している方法。 （もっと読む）

【課題】 窒化物半導体と良好な格子整合性を有する元基板を利用して、結晶欠陥の少ない高品質な窒化物半導体基板を簡易な方法で製造すること。
【解決手段】 第１の窒化物半導体結晶２０２を格子定数がａ軸方向に０．３０ｎｍから０．３６ｎｍまで、ｃ軸方向に０．４８ｎｍから０．５８ｎｍまでの化合物半導体元基板２０１の（ＡＢＣＤ）［Ａ、Ｂ、Ｃ、Ｄはそれぞれ独立に−４〜４の整数。］面上に成長させ、次いで元基板を除去し、第１の窒化物半導体結晶上に第２の窒化物半導体結晶２０４を成長させる。 （もっと読む）

【課題】ＧａＡｓ基板裏面からのＡｓ抜けを防止して特性不良の少ない発光ダイオードを製造することができる液相エピタキシャル成長方法を提供すること。
【解決手段】ＧａＡｓ基板１を収容する基板ホルダ１２と、原料溶液溜１５を摺動方向に２以上有する原料溶液ホルダ１３とを対向させ、且つ相対的に摺動可能としたエピタキシャル成長装置を用いて、化合物半導体のエピタキシャル層を成長する液相エピタキシャル成長方法において、所定の温度から冷却しながら成長用原料溶液にＧａＡｓ基板１を接触させて基板上にエピタキシャル層を成長するに際し、前記ＧａＡｓ基板１の裏面に予めＳｉＯ₂膜５を設けておき、成長中におけるＧａＡｓ基板１の裏面からのＡｓ抜けを防止する。 （もっと読む）

マイクロエレクトロニック構造を形成する方法が記述される。それらの方法は、基板上にダイヤモンド層を形成し、そこではダイヤモンド層の一部が欠陥を含み、その後、ダイヤモンド層から欠陥を除去することによってダイヤモンド層内に空孔を形成する。 （もっと読む）

選択的エピタキシャル成長モードと傾斜エピタキシャル成長モードとの組み合わせを用いた単結晶エミッタの形成。対向するシリコン酸化物の側壁（１２）を有するシリコン基板（１６）上にトレンチ（１４）を設ける工程と、トレンチ内部のシリコン基板上に高濃度にドープされた単結晶層（１８）を選択的に成長させる工程と、シリコン酸化物側壁上方にアモルファス又はポリシリコンの層を形成するために、トレンチ上方にシリコン層（２０）を非選択的に成長させる工程とを含む。
（もっと読む）

ＣＶＤ単結晶ダイヤモンド材料中にブランドマークのような出所標識又は識別紋様を入れる方法は、ダイヤモンド基体を与える工程、原料ガスを与える工程、前記原料ガスを解離し、それによりホモエピタキシャルダイヤモンド成長を行わせる工程、及び前記原料ガス中へドーパントを制御された仕方で導入し、合成ダイヤモンド材料中に出所標識又は識別紋様を生成させる工程を含む。ドーパントは、出所標識又は識別紋様が、通常の見る条件下ではダイヤモンド材料の知覚される品質に影響を与えないか、又は容易には検出できないが、その出所標識又は識別紋様は、例えば特定の波長の光又は輻射線で照射した場合のように、特定化した条件下では検出できるか、又は検出可能にされるように選択されている。出所標識又は識別紋様の検出は、例えば目による検出、又は特定の光学的機器を用いた検出でもよい。
（もっと読む）

空洞共振発光素子を製作する方法では、窒化ガリウム種結晶（１４）及び供給源材料（３０）を、多ゾーン炉（５０）内に配設される密封容器（１０）内に配設される窒素含有過熱流体（４４）内に配置する。窒化ガリウム種結晶（１４）上で窒化ガリウム材料を成長させて、単結晶窒化ガリウム基板（１０６、１０６’）が得られる。成長は、窒化ガリウム種結晶（１４）と供給源材料（３０）の間に時間的に変化する熱勾配（１００、１００’、１０２、１０２’）を適用して、この成長の少なくとも一部の間、成長速度を速くすることを含む。単結晶窒化ガリウム基板（１０６、１０６’）上に、第ＩＩＩ族窒化物層のスタック（１１２）を堆積させる。スタック（１１２）は、１以上の空洞共振発光素子（１０８、１５０、１６０、１７０、１８０）が製作されるように適合された第１ミラーサブスタック（１１６）及び活性領域（１２０）を含む。 （もっと読む）

本発明は、ＩＩＩ族窒化物の自立基板の作製に関するものである。本発明は、より詳細には、エピタキシによって初期基板からＩＩＩ族窒化物、とくに窒化ガリウム（ＧａＮ）の自立基板を実現する方法であって、ＩＩＩ族窒化物のエピタキシ工程の際に自然に蒸発させるための犠牲層として、単結晶珪素ベースの中間層の蒸着を含むことを特徴とする方法を対象とする。この方法はとくに、平坦で直径が２”を超えるＩＩＩ族窒化物自立基板を得ることを可能にする。 （もっと読む）