説明

Fターム[4M104BB15]の内容

半導体の電極 (138,591) | 電極材料 (41,517) | 遷移金属 (20,763) | 高融点金属 (9,978) | Ti (3,278) | Ti/Pt/Au (104)

Fターム[4M104BB15]に分類される特許

61 - 80 / 104


【課題】低抵抗なオーミック特性および高い密着性を実現できる窒化物半導体装置およびその製造方法を提供する。
【解決手段】窒化物半導体装置は、半導体素子が形成されるn型GaN基板1と、当該GaN基板1の裏面に形成された金属電極であるn電極10とを備える。GaN基板1とn電極10との間には、表面変性層20および反応層31が設けられる。表面変性層20はキャリア供給層として機能するものであり、GaN基板1の裏面をSi含有プラズマと反応させ変性させることにより形成される。反応層31は、表面変性層20上に堆積されたデポ物を洗浄により部分的に除去しデポ層とした後に、第1金属層11に含まれるTiとデポ層とが熱処理により部分的に反応し形成される。 (もっと読む)


【課題】E―FETおよびD−FETのそれぞれに求められる特性を両立する。
【解決手段】本発明に係る半導体装置100は、半導体基板101上に形成されるチャネル層104と、チャネル層104上に形成される電子供給層105と、電子供給層105上に形成される第1のショットキー層107と、第1のショットキー層107上に形成される第2のショットキー層108と、第1のショットキー層107上に形成され、第1のショットキー層107とショットキー接合する第1のゲート電極114と、第1のゲート電極114を挟むように形成されるオーミック電極115cと、第2のショットキー層108上に形成され、第2のショットキー層108とショットキー接合し、第1のゲート電極114と異なる材料で形成される第2のゲート電極115aと、第2のゲート電極115aを挟むように形成されるオーミック電極115dとを備える。 (もっと読む)


【課題】エッチピットを低減可能な構造を有するバイポーラトランジスタ及びその製造方法を提供する。
【解決手段】HBT1は、半絶縁性のInP基板2と、同基板2上に形成されたバッファ層30と、バッファ層30上に形成されたサブコレクタ層40と、コレクタ層80と、ベース層90と、エミッタ層100と、エミッタ層100上に形成されたエミッタコンタクト層110とを有する。エミッタ層100のエッジは、エミッタコンタクト層110のエッジから離れて設けられている。また、エミッタ層110の表面は、平坦化されている。HBT1は、サブコレクタ層40上にコレクタ電極17と、エミッタ層100上にベース電極16と、エミッタコンタクト層110上にエミッタ電極15とを備える。 (もっと読む)


【課題】本発明は、高出力、高耐圧、高速、高周波化などを達成し得る新規なGaN系ヘテロ接合トランジスタを提供することを目的とする。
【解決手段】上記課題は、GaN又はInGaNからなるチャネル層(4)と、AlNからなる障壁層(5)と含むヘテロ界面を構成する層と、トランジスタ素子表面に形成された絶縁膜(9)、及び前記絶縁膜上に形成されたオーミック電極を有する電界効果トランジスタ(1)、特に絶縁膜としてSiN絶縁膜を用いた電界効果トランジスタや、そのような電界効果トランジスタの製造方法によって解決される。 (もっと読む)


【課題】温度上昇を抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】本発明にかかる半導体装置100は、n型またはp型の導電型のGaAs基板101と、エピタキシャル成長によって前記GaAs基板上に形成された放熱層110と、エピタキシャル成長によって前記放熱層の上方に形成されたn型またはp型の半導体層140と、を含み、前記放熱層は、AlGa1−xAs層からなり、xは、0≦x≦1を満たす。 (もっと読む)


【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。
【解決手段】基板10に形成された導電層(エミッタキャップ層15)に接続されるもので庇部20a有するコンタクト電極(エミッタ電極)20と、エミッタ電極20の庇部20a下の空洞28部分に埋め込まれた絶縁膜31と、エミッタ電極20および絶縁膜31側部を被覆する層間絶縁膜21と、層間絶縁膜21に形成された接続孔24を通じてエミッタ電極20に接続されるとともに、層間絶縁膜21上をエミッタ電極20上より電極周辺部に配設されている配線27とを備えたことを特徴とする。 (もっと読む)


【課題】各素子の接続部分に発生する寄生容量等の問題を解消し、高い周波数の高周波信号についても、これを高精度に検波可能な装置を製造可能な技術を提供すること。
【解決手段】平面アンテナ3及び増幅回路5並びに検波回路7を一体形成するため、支持基板上に、増幅回路形成用の半導体層を積層し、この上層に、InP層15を形成し、更に、上層に、検波回路形成用の半導体層を積層して、基本部材を形成する。この後、基本部材の半導体層を加工して、検波回路7を形成し、この後に、検波回路7側の基本部材表面に、第二の支持基板40を貼り付ける。また、この後、基本部材形成時に最下層に配置した支持基板を取り除き、基本部材の上下を反転させて、基本部材に形成された増幅回路形成用の半導体層を加工し、増幅回路5及び平面アンテナ3を形成する。また、加工時には、増幅回路5と検波回路7とを、キャパシタ60により電気的に接続する。 (もっと読む)


【課題】高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を大幅に軽減しうる、半導体レーザ素子及び半導体レーザ装置を提供する。
【解決手段】半導体レーザ素子は、凸部4a及び平坦部4bを有しており、基板1上に形成される半導体層と、平坦部4bの上面及び凸部4aの側面に形成された電流ブロック層6と、凸部4a上に設けられた直線部7a及び直線部7aから凸部4aの幅方向外側に突出する複数の突出部7bによって構成される電極7とを備える。複数の突出部7bは、電流ブロック層6上に設けられており、複数の突出部7bの間には、電流ブロック層6が露出する間隙が設けられている。 (もっと読む)


【課題】樹脂層と電極パッドとの密着性が向上された半導体デバイス及びその製造方法を提供する。
【解決手段】第1実施形態に係る半導体デバイスの製造方法は、半導体素子2上に設けられシリコン原子を含む樹脂層4aの表面4asを、酸素原子を含むガスとフッ素原子を含むガスとの混合ガスから生成されたプラズマP1によって処理することにより、酸化膜6aを形成する第1のプラズマ処理工程と、酸化膜6a上に金属からなる電極パッド8を形成する電極パッド形成工程とを含む。 (もっと読む)


【課題】応力歪が低減された半導体装置を提供する。
【解決手段】第1及び第2の主面を有する半導体層と、前記半導体層の前記第1の主面に設けられた第1電極と、前記半導体層の前記第2の主面において第1の方向に延在する凹部と、少なくとも前記凹部の内壁を被覆する補強層と、を備えたことを特徴とする半導体装置が提供される。 (もっと読む)


【課題】電極間の耐圧を向上できる半導体装置を提供する。
【解決手段】この半導体装置は、ショットキー電極であるゲート電極1はオーミック電極であるドレイン電極2側の第1の角3の内角θ1が90°を超えている。これにより、ゲート電極1とドレイン電極2との間の電界がゲート電極1の第1の角3に集中することを抑制できる。また、ゲート電極1の断面の多角形S1の第2の角5は内角θ2が鋭角であるが、内角θ2の2等分線の外向きの延長線L2がドレイン電極2および半導体層100と交差しないので、この第2の角5にはゲート電極1とドレイン電極2との間の電界が集中し難い。 (もっと読む)


【課題】ゲートの遷移電流や漏れ電流が小さく、ピンチオフ電圧が安定な電界効果トランジスタを提供すること。
【解決手段】半導体層3上でこの半導体層3の表面に沿って互いに離間した位置に、それぞれ金属電極を有するソース5、第1ゲート6、第2ゲート7、ドレイン8をこの順に備える。第1ゲート6はノーマリオフ、第2ゲート7はノーマリオンになっている。第1ゲート6はショットキ型であり、第2ゲート7はMIS型である。 (もっと読む)


【課題】オーミックコンタクトを有効に形成し、デバイスの操作特性を向上させる、p型ひずみInGaNベース層を有するGaNへテロ接合バイポーラトランジスタおよびその製造方法を提供する。
【解決手段】p型ひずみInGaNベース層を有する窒化ガリウムへテロ接合バイポーラトランジスタが提供され、窒化ガリウムへテロ接合バイポーラトランジスタが、基板、基板上に設置される高濃度ドープしたコレクタ接触層、前記コレクタ接触層上に設置される低濃度ドープしたコレクタ層、前記コレクタ層上のp型ベース層、前記p型ベース層上に設置された高濃度ドープしたp型ひずみInGaNベース層、前記p型ひずみInGaNベース層上に設置されるエミッタ層、前記エミッタ層上に設置される高濃度ドープしたエミッタ接触層および前記エミッタ接触層上、前記p型ひずみInGaNベース層上、および前記コレクタ接触層上にそれぞれ設置される、エミッタ金属電極、ベース金属電極およびコレクタ金属電極を含む。 (もっと読む)


【課題】絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも安定であり、またバンドギャップが大きいというダイヤモンド半導体の特性を最大限に活用するために、ダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法を提供する。
【解決手段】半導体ダイヤモンドの表面と電極の表面が同一面となるように、半導体ダイヤモンドに設けた溝に電極が埋め込まれた構造を有することを特徴とするダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス。 (もっと読む)


【課題】逆方向リーク電流を抑制したダイヤモンドパワー半導体デバイスと、その製造方法を提供する。
【解決手段】電極とダイヤモンド薄膜を設けた基板からなり、デバイス領域が非エピタキシャル膜及び成長丘状ヒロックの異常成長領域のないダイヤモンド薄膜上に形成されるダイヤモンドパワー半導体デバイス。エピタキシャルダイヤモンド薄膜の異常成長粒子や成長丘などの結晶欠陥を検査し、これを避けて電極用パターンを形成する。 (もっと読む)


【課題】窒化物基板裏面とそこに形成される電極との間における、コンタクト抵抗の低減および安定性の向上することが可能な半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体装置は、半導体素子が形成されるn型GaN基板1と、当該GaN基板1の裏面に形成された金属電極であるn電極10とを備える。GaN基板1とn電極10との間には、窒化物半導体以外の材料であってシリコンを含むものから成る接続層20が形成される。 (もっと読む)


【課題】活性領域が露出されず、かつ素子の破壊電圧が高い不定形高電子移動度トランジスタの製造方法を提供すること。
【解決手段】キャップ層24が形成された基板を用意し、キャップ層24上にソース電極25及びドレイン電極26を形成し、第1保護膜27を形成した後、キャップ層24が露出するように第1保護膜27をパターニングし、そのキャップ層24を除去して、第1リセス構造を形成し、第2保護膜29を形成した後、基板が露出するように第2保護膜29をパターニングして、第2リセス構造を形成し、感光膜31,32,33を形成した後、基板20が露出し、ゲート電極の形状の開口部を有するように感光膜31,32,33をパターニングし、開口部が埋め込まれるように金属を蒸着した後、感光膜31,32,33を除去して、基板20に連結されるゲート電極34を形成する。 (もっと読む)


【課題】 GaInPあるいはAlGaInPにコンタクト抵抗の低いオーミック電極を形成することができる半導体装置の製造方法を提供する。
【解決手段】 n型又はp型のGaAs層上に、GaInP層又はAlGaInP層を積層した半導体基板を用意し、少なくともTiと、Ge又はZnを含むオーミック金属を、GaInP層又はAlGaInP層上に積層形成する。その後、熱処理を行い、TiとGaInP層又はAlGaInP層とが固相反応して形成したオーミック合金層内で、Ge又はZnが不純物として作用し、GaAs層にオーミック接触を形成する。 (もっと読む)


【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子20を構成する抵抗層11を、イオン注入法または不純物拡散法によって半絶縁性基板1内に形成する。次に、サブコレクタ層2、コレクタ層3、ベース層4、エミッタ層5、そしてエミッタキャップ層6の構成材料層を、基板1の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、HBT10を形成する。一方、抵抗素子20の素子電極14、15を高い位置で取り出すための導電層12、13を、サブコレクタ層2の構成材料層42のパターニングによって形成し、素子電極14、15をこの上に形成する。次に、BCBなどの平坦化膜30を形成し、これを介して配線31、32を形成する。 (もっと読む)


【課題】低動作電圧を実現することができ、信頼性の向上が可能な半導体素子を提供する。
【解決手段】p型窒化物半導体層と、窒化物半導体層表面上の酸化パラジウム膜30を含むp側電極18とを備える。 (もっと読む)


61 - 80 / 104