説明

Fターム[4M104DD41]の内容

半導体の電極 (138,591) | 製造方法(特徴のあるもの) (30,582) | 電極材料の析出 (10,624) | PVD (4,537) | スパッタ (3,176) | 雰囲気 (288)

Fターム[4M104DD41]の下位に属するFターム

Fターム[4M104DD41]に分類される特許

61 - 68 / 68


【課題】熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層(NiSi)を低温で形成できるようにしたシリサイドの形成方法及び半導体装置の製造方法を提供する。
【解決手段】ウエーハ表面のシリコン上にNi膜を形成する。次に、ウエーハをアニール処理して、Ni膜とシリコンとを反応させNiSi層を形成する。Ni膜を形成する工程では、ArガスとNガスとを含む混合ガス雰囲気中でNi膜をスパッタリングにより成膜する。また、Ni膜を成膜した後のアニール処理の条件は、例えば、100%のN雰囲気、且つ大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。 (もっと読む)


【課題】TFTのソース・ドレイン電極とオーム性コンタクトをとるためには、ソース・
ドレイン領域に十分高い濃度を有するドーパントを与えることが必要となる。従来は、ド
ーパントの導入方法としてフォスフィン処理等を用いて全面に不純物を導入していた。そ
のため、チャネル部にも不純物が導入されてしまうという問題があった。そこで、チャネ
ル部へのドーパントの侵入を抑えられるTFTの製造方法を提供する。
【解決手段】ガラス基板101上に下地保護膜102、Mo電極103を形成した後ドー
パントを含んだ液体シリコン104を塗布、乾燥させる。次にソース・ドレイン領域10
7の部分のみを残してエッチングする。続けて熱処理を行い液体シリコン104をポリシ
リコン化させることで、高い濃度を有するソース・ドレイン領域108aを有するTFT
を形成する。 (もっと読む)


【解決手段】 本発明は、成膜、エッチング、あるいは、表面変質等のプラズマを用いたプロセスの際、Xeを含むガスを用いて行うことを特徴とする。
【課題】 本発明は、基板、あるいは、新たに基板上に堆積・形成する膜および基板の中に、イオン照射に起因して導入される欠陥を劇的に減少させるプラズマプロセス方法を提供することを目的とする。 (もっと読む)


【課題】 高k誘電体及び界面層を含むゲート・スタック上に、熱的に安定した新しい金属化合物を提供すること。
【解決手段】 高k誘電体及び界面層を含むゲート・スタック上に、約4.0eVから約4.5eVまで、好ましくは約4.3eVの仕事関数を有する、熱的に安定したn型金属であるHfSiNを含む金属化合物である。さらに、(約1000℃のオーダーの)高温でHfSiN/高k誘電体/界面層のスタックをアニールした後、界面層が減少され、よって、ゲート・スタックは、TaSiNを用いて達成することができない、非常に薄い等価酸化物厚(伝統的には、12Å)をもたらす。 (もっと読む)


【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素TFTが含むゲート電極は、第1の導電層により形成されている。また、表示領域に設けられたゲート配線は、第2の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素TFTが含む半導体層の外側に設けられている。 (もっと読む)


【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素TFTが含むゲート電極は、第1の導電層により形成されている。また、表示領域に設けられたゲート配線は、第2の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素TFTが含む半導体層の外側に設けられている。 (もっと読む)


【課題】ロングスロースパッタやリフロースパッタ等の新スパッタ方式でスパッタリングした際に発生する新たな不良モード(巨大ダストや大きな凹部)の発生を抑制することを可能にしたスパッタリングターゲットの製造方法を提供する。
【解決手段】Y、La、Ce、Nd、Sm、Gd、Tb、Dy、Er、Sc、Cu、Si、Pt、Ir、Ru、Pd、Ti、Zr、V、Nb、Ta、Fe、Ni、Cr、Mo、W、Mn、Tc、ReおよびBからなる群から選ばれる少なくとも1種の元素を0.01〜20質量%の範囲で含み、残部が実質的にAlからなるインゴットまたは焼結体を、大気溶解法、真空溶解法、急冷凝固法、粉末冶金法で作製するにあたって、ArおよびKrから選ばれる少なくとも1種の元素を含むガスを使用する。得られたインゴットまたは焼結体を加工してスパッタリングターゲットを作製する。 (もっと読む)


本発明は半導体ウエハのイオン化PVDプロセスに関し、単一プロセスチャンバ内の高い均一性の堆積−エッチングプロセスシーケンス及び高アスペクト比形状の被覆能力用状態を供する。プラズマは誘起結合プラズマ供給源で発生維持される。堆積プロセス段階は金属蒸気のPVD供給源のターゲットから発生中に行われる。ターゲット表面での位置やスパッタリング効率は磁場エンベロープの移動や掃引を生じて磁石の束の移動で増大する。ターゲットはDC供給源から電圧を印加されてスパッタリングされた原子の効率的熱運動化用の有効圧力が堆積中チャンバ内で保持される。ウエハ上での一様な厚さは各磁石の掃引サイクルで形成される。全ターゲット表面に亘る環状の掃引運動を用いた磁場の局在化は、合理的堆積率、高ターゲット利用率、金属原子の高イオン化、一様平坦領域堆積及びエッチング用状態、ウエハ中心及び端でHAR形状の被覆率に略同一な状態を生じる。
(もっと読む)


61 - 68 / 68