【課題】ショットキー接合を介して流れるリーク電流を低く抑えると共に、窒化物半導体層に対するゲート電極の密着性を向上させることを目的とする。
【解決手段】半導体装置は、ＧａＮ層１３と、ＧａＮ層１３の上に形成されたゲート電極１６と、ＧａＮ層１３とゲート電極１６との間に介在する、ＧａＮ層１３が熱酸化されてなるＡｌ_２Ｏ_３膜１５とを備える。Ａｌ_２Ｏ_３膜１５の厚さは、０ ． ５ｎｍ以上で且つ３ｎｍ以下である。 （もっと読む）

【課題】容易に微小化、高密度化することが可能な薄膜トランジスタの製造方法、画素アレイの製造方法を提供する。
【解決手段】フォトリソグラフィ法および塗布法を用いた薄膜トランジスタの製造方法であって、下地部材の上に成膜された電極材料をフォトリソグラフィ法により所定のパターン形状に加工する際に用いた感光性樹脂膜の残留部分を除去せず残留させ、該残留部分を後工程で液体材料を塗布法により所定の領域に塗布するためのバンクとして用いる。 （もっと読む）

可変抵抗材料を含むメモリセルを有するメモリデバイスは、単一のナノワイヤを含む電極を含む。各種方法は、そのようなメモリデバイスを形成するために使用し得、そのような方法は、メモリセルに、単一のナノワイヤの第１の端部と一定量の可変抵抗材料の間に接点を設置することを含む。電子システムは、そのようなメモリデバイスを含む。
（もっと読む）

【課題】複雑な構造を採用することなくオンオフ比を向上することのできる有機トランジスタを提供する。
【解決手段】本発明の有機トランジスタ１は、ソース電極１１（及びドレイン電極）と有機半導体層１３との界面に導電体１８と有機半導体１９との混合体からなる中間層１６を備えている。導電体１８は、表面に多数の細孔Ｈを備えた多孔質導電層であり、有機半導体１９は該多孔質導電層１８の細孔Ｈ内に充填されている。 （もっと読む）

ゲート誘電層に近接する自己整合ソース及びドレイン張り出し部を有するトランジスタの作製方法は、基板上にゲート積層体を作製する工程、前記ゲート積層体に隣接する前記基板の領域へドーパントを注入する工程であって、前記ドーパントは前記基板のエッチング速度を増大させ、かつ前記ソース及びドレイン張り出し部の位置を画定する工程、前記基板のドーパントが注入された領域上に設けられた前記ゲート積層体の横方向で対向する面に一対のスペーサを形成する工程、前記基板のドーパントが注入された領域及び該領域の下に位置する前記基板の一部をエッチングする工程であって、前記ドーパントが注入された領域のエッチング速度は該領域の下に位置する前記基板の一部のエッチング速度よりも速い工程、並びに、前記の基板のエッチングされた部分中にシリコンベースの材料を堆積する工程、を有する。
（もっと読む）

【課題】ゲート電極を少ない工程数で形成することができる、半導体装置の製造方法を提供する。
【解決手段】基板上に、ゲート絶縁膜を介してシリコン層を形成する工程と、第１のゲート電極および第２のゲート電極を形成する工程と、前記第１および第２のゲート電極を覆う層間膜を形成する工程と、前記第１および第２のゲート電極の前記シリコン層上に被シリサイド化金属からなる第１の金属膜を形成する工程と、前記第１の金属膜を構成する前記被シリサイド化金属のシリサイドである第１のシリサイドが形成されるように熱処理を行う第１の熱処理工程と、前記第１のゲート電極の前記第１の熱処理の行われたシリコン層上に、選択的に酸化膜を形成する工程と、前記第1の熱処理が行われたシリコン層上に、被シリサイド化金属からなる第２の金属膜を形成して、さらに熱処理する第２の熱処理工程と、を含むことを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ＮＭＯＳのシリサイド組成をＰＭＯＳのシリサイド組成よりもシリコンリッチにしようとすると、フルシリサイド化の際にＮＭＯＳのポリシリコンに対するニッケルの供給を抑制する必要がある。
【解決手段】実施形態に係る半導体装置の製造方法は、基板上にゲート絶縁膜を介してシリコン層を形成する工程と、シリコン層をパターニングしてＮＭＯＳのゲート電極（第１のゲート電極）およびＰＭＯＳのゲート電極（第２のゲート電極）を形成する工程と、シリコンからなる第１のゲート電極上に、選択的にシリコン酸化膜を形成する工程と、シリコン酸化膜を形成する工程よりも後に、第１および第２のゲート電極上に、被シリサイド化金属からなる第１の金属膜を形成する工程と、第１の金属膜を構成する被シリサイド化金属のシリサイドである第１のシリサイドが形成されるように、第１の熱処理を行う工程と、を含む。 （もっと読む）

【課題】微細化が進みゲート長のバリエーションが増大した場合にも、高駆動力ＭＩＳＦＥＴを搭載した高性能デバイスを安定して実現できる簡便なＦＵＳＩ化技術を提供する。
【解決手段】第１のゲート長（相対的に短いゲート長）を持つ第１のゲート電極１０５Ａがフルシリサイド化されているのに対して、第２のゲート長（相対的に長いゲート長）を持つ第２のゲート電極１０５Ｂはフルシリサイド化されていない。 （もっと読む）

【課題】微細化してもリーク電流の少ない、信頼性に優れたフルシリサイド化ゲート電極を備えたＭＩＳ型半導体装置の製造方法を提供することにある。
【解決手段】シリコン基板１上に、ゲート絶縁膜４及び多結晶シリコン膜５からなるゲート領域を形成した後、プラズマ窒化処理を行って、多結晶シリコン膜５の側面に窒素を導入する。その後、ゲート領域をマスクに、シリコン基板表面にソース、ドレイン領域１０、１１を形成した後、多結晶シリコン膜５上に金属膜１４、１７を形成し、然る後、多結晶シリコン膜５と金属膜１４、１７とをシリサイド化反応させて、多結晶シリコン膜５の全領域がフルシリサイド化されてなるゲート電極１５、１８を形成する。 （もっと読む）

【課題】半導体装置は、高温、低温、高湿度などの劣悪な環境下で使用される他、機械的ストレスが加わる部位に貼付して使用されることもある。したがって、半導体装置を用いたシステムの信頼性を向上するためには、半導体装置には非常に高度な耐久性が要求される。しかしながら、半導体装置には、安価に提供することも求められるため、耐久性を向上する目的で、高価なプロセスを用いることはできない。
【解決手段】同一の機能を有する複数の機能回路を有する半導体装置と、通信装置と、から構成し、半導体装置は各々の機能回路における処理結果を各々異なる周波数の副搬送波を用いて変調して送信し、通信装置は受信した各々の機能回路における処理結果から多数決により正常な応答を抽出する。このようにすることで、信頼性の高い無線システムを安価に提供することができる。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置およびその製造方法を提供する。
【解決手段】ドリフト層２０上にスパッタ成膜法によりＴｉを形成する。そして、パタニング法等により、第一のショットキー障壁電極３０ａを形成する。次に、第一のショットキー障壁電極３０ａ上に、スパッタ成膜法によりＴｉを形成する。そして、パタニング法等により、第二のショットキー障壁電極３０ｂを形成する。Ｔｉをスパッタ成膜したりパタニングしたりするときに第一のショットキー障壁電極３０ａに欠損部分が生じても、第二のショットキー障壁電極３０ｂの形成工程において、欠損部分をカバーするようにＴｉが成膜される。 （もっと読む）

【課題】プラスチック基板やガラス基板などに低温工程で形成するものの、数nmの厚みでゲート絶縁膜を形成することにより、低電圧動作、且つ商用化が容易な有機薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板上に金属をパターニングし、蒸着してゲート電極１２を形成した後、常温乃至100℃以下でO₂プラズマ工程によりゲート電極１２を直接酸化して10nm以下の厚みで金属酸化膜を成長させることで、ゲート電極の表面に沿ってゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３の上に有機半導体膜１４を蒸着し、有機半導体膜１４上にソース／ドレイン電極１５／１６を互いに一定の距離をもって離隔するように形成する。二重ゲート絶縁膜とする場合には、有機絶縁膜を、自己組立工程またはスピンコーティング工程で金属酸化膜の上に形成する。 （もっと読む）

【課題】チャネリングの発生と製造工程の増加とを防ぐことができる半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１０６及び第１，第２のソース／ドレイン領域１１９Ａ，１１９Ｂの上部が非晶質化シリコン層１１０となっている。これにより、上記第１，第２のソース／ドレイン領域１１９Ａ，１１９Ｂを形成するための不純物の注入を行っても、非晶質化シリコン層１１０がその不純物の障壁となるので、チャネリングの発生を防ぐことができる。また、上記非晶質化シリコン層１１０は除去しなくてもよいので、製造工程の増加も生じない。 （もっと読む）

【課題】通信距離が極端に短い場合でも半導体装置が正常に動作し、かつ、大きい電力が供給された場合に半導体装置の回路の動作に必要ない電力を蓄電する半導体装置を提供することを課題とする。
【解決手段】アンテナと、アンテナと接続された第１のＡＣ／ＤＣ変換回路と、アンテナとスイッチ素子を介して接続された第２のＡＣ／ＤＣ変換回路と、第１のＡＣ／ＤＣ変換回路から出力される電圧の値に応じてスイッチ素子の動作を制御する検出回路と、第２のＡＣ／ＤＣ変換回路を介して、アンテナから供給される電力を蓄電するバッテリーとを設ける。スイッチ素子が動作した場合に、外部から供給される電力の少なくとも一部が第２のＡＣ／ＤＣ変換回路を介してバッテリーに供給される構成とする。 （もっと読む）

【課題】特定の領域毎に同一材料を用いて異なる品質の半導体要素を作り分ける。
【解決手段】素子分離２及びウェル３，４が形成されたシリコン基板１表面にゲート酸化膜５を形成し、ゲート酸化膜５上にゲート電極７を形成する。ゲート電極７を挟むシリコン基板１上層に、エクステンション用の浅い拡散層８を形成する。ＮＭＯＳ領域を覆うように反射膜２８を形成した後、光源から可視光を照射することにより、ＰＭＯＳ領域にソース／ドレイン領域１０ａを形成する。反射膜２８を除去した後、光源から可視光を再度照射することにより、ソース／ドレイン領域１０ａとは異なる品質のソース／ドレイン領域がＮＭＯＳ領域に形成される。 （もっと読む）

【課題】ライナ絶縁膜からの応力がチャネル領域に十分に伝わるようにすると共に、導電型が異なるトランジスタを備えた半導体装置において、ライナ絶縁膜の除去工程等を必要としない半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１に形成された複数の第１のＭＩＳトランジスタ１２Ａ及び複数の第２のＭＩＳトランジスタ１２Ｂと、ゲート長方向に応力を加えるライナ絶縁膜２５とを備えている。各第１のＭＩＳトランジスタ１２Ａは、断面Ｌ字状の第１のＬ型サイドウォールを有し、各第２のＭＩＳトランジスタ１２Ｂは、断面Ｌ字状の第２のＬ型サイドウォールと、外側サイドウォール１８とを有している。ライナ絶縁膜２５における第２のソースドレイン領域２２Ｂ上に形成された部分の膜厚の最小値は、第１のソースドレイン領域２２Ａ上に形成された部分の膜厚の最小値よりも大きい。 （もっと読む）

【課題】シリサイドゲート上の微小突起物を除去することにより、ゲート電極とコンタクトプラグとのショート不良の発生を抑制した洗浄方法及び半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート電極３上及びソース／ドレイン領域の拡散層６，７上にＴｉ膜を形成する工程と、このＴｉ膜に熱処理を施すことにより、ゲート電極上及びソース/ドレイン領域の拡散層上にＴｉシリサイド膜９ａ〜９ｃを形成するシリサイド化工程と、このシリサイド化工程でシリサイド化されずに残留するＴｉ膜を除去する洗浄工程であって、アンモニア水及び過酸化水素水を含む洗浄液に超音波を加えながら洗浄する工程と、Ｔｉシリサイド膜上に層間絶縁膜１０を形成する工程と、この層間絶縁膜をエッチングすることにより第１の接続孔及び第２の接続孔を形成する工程と、を具備する。 （もっと読む）

【課題】ゲートパターンを形成するとき、セル領域のＣＤは一定に維持しつつ、周辺領域のＣＤのみ選択的に縮小することができる半導体素子の製造方法を提供すること。
【解決手段】セル領域と周辺領域を有する基板上にゲート用導電物質層を形成するステップと、該ゲート用導電物質層上にハードマスクパターンを形成するステップと、前記セル領域のハードマスクパターンを備える全体構造上に前記周辺領域を露出させるマスクパターンを形成するステップと、前記周辺領域のハードマスクパターンをトリミングするステップと、前記マスクパターンを除去するステップと、前記ハードマスクパターンを用いて前記ゲート用導電物質層をエッチングしてゲートパターンを形成するステップとを含む。 （もっと読む）

【課題】ゲート電極中のドーパンの相互拡散バリア構造及びその製造方法を提供する。
【解決手段】半導体デバイスにおいてゲートのＮＦＥＴ側からゲートのＰＦＥＴ側への拡散を低減する又は防止さえする構造、同様にその製造方法が開示される。拡散バリアは、ＮＦＥＴとＰＦＥＴとの間のＮ／Ｐ境界のところの共有ゲート中に形成される。拡散バリアは、１又は複数の種類のイオン、例えば、酸素、窒素、フッ素、シリコン、ゲルマニウム、又はキセノン・イオン（しかし、これらに限定されない）でドープされる。本明細書中で開示されるような拡散バリアを使用することによって、ＣＭＯＳ技術半導体デバイス・ノードにおけるＮＦＥＴ側からＰＦＥＴ側への共通ゲートを通してのイオンの拡散は、大いに低減されることができる又は完全に防止することさえもできる。これは、さらにＮＦＥＴ／ＰＦＥＴ対の相対的により高い性能をもたらすことができる。 （もっと読む）

【課題】低抵抗コンタクトを維持しつつ、より微細化された半導体装置を提供する。
【解決手段】半導体装置は、トランジスタＴｒ１、Ｔｒ２と、第１コンタクト１３と、第２コンタクト１０とを具備する。トランジスタＴｒ１、Ｔｒ２は、半導体基板１上に設けられ隣接している。第１コンタクト１３は、トランジスタＴｒ１、Ｔｒ２間にセルフアライメント構造で設けられ、トランジスタＴｒ１、Ｔｒ２の共通のソースに接続され、金属を含んでいる。第２コンタクト１０は、トランジスタＴｒ１，Ｔｒ２のドレインにそれぞれ接続され、金属を含んでいる。 （もっと読む）