【課題】大規模な被測定素子の測定を短時間で行うことができ、且つ、高抵抗状態の短絡不良が発生した場合でも、不良の発生箇所を容易に特定することができるようにする。
【解決手段】直列接続された第１の被評価パターン１０１、及び該第１の評価パターンと隣接して配置された第２の被評価パターン１０２と、第２の被評価パターンとそれぞれ電気的に接続可能に設けられたノード情報伝達回路１０５とを備えている。第１の被評価パターンと第２の被評価パターンとは、互いに対向する領域により被測定素子１０３が構成されている。複数の第１の被評価パターンには、外部から所定の電圧が印加され、第２の被評価パターンとノード情報伝達回路とが電気的に接続されることにより、被測定素子の評価結果である第２の被評価パターンの電位がノード情報伝達回路に入力される。ノード情報伝達回路は入力された第２の被評価パターンの電位を外部へ順次出力する。 （もっと読む）

【課題】 インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。
【解決手段】 多段接続された複数の論理ゲートからなるゲートチェーンと、モニタ信号線ＭＯＮと、ゲートチェーンにおける各論理ゲートの出力ノードとモニタ信号線ＭＯＮとの間に各々介挿され、当該モニタユニットＭＵａを指示する制御信号が与えられることにより、モニタ信号線ＭＯＮに当該出力ノードの電圧に依存した信号を発生させる複数のモニタユニットＭＵａと、ゲートチェーンにおける複数の論理ゲートの出力ノードを順次モニタ対象とし、モニタ対象とする論理ゲートの出力ノードに接続されたモニタユニットを指示する制御信号を発生するモニタユニット選択手段を有する。 （もっと読む）

【課題】保護ダイオードの有無に拘らず、素子特性を精度良く測定することの可能なテストエレメントグループおよびそれを備えた半導体装置を提供する。
【解決手段】テストエレメントグループ１０において、電界効果型トランジスタからなるｎ個の素子ＤＵＴ１〜ＤＵＴｎが規則的に配置されている。ドレイン線ＤＬおよびソース線ＳＬがそれぞれ、全ての素子ＤＵＴ１〜ＤＵＴｎに対して共通化されており、その一方で、ウェル線ＷＬが素子ＤＵＴ１〜ＤＵＴｎごとに１つずつ設けられている。選択対象の素子（選択素子ＤＵＴｘ）の素子特性を測定する際には、基板バイアス効果を利用して、非選択対象の素子（非選択素子ＤＵＴｙ）に流れるオフリーク電流を小さくする。 （もっと読む）

【課題】ウェハテストを必要とする半導体装置を縮小化を可能にすること。
【解決手段】半導体装置は、ボンディングパッドと、ボンディングパッドに電気的に接続されたボンディングワイヤと、ボンディングワイヤがボンディングパッドに接続される前のウェハ状態において電気的特性が試験される被試験回路と、被試験回路の試験のための端子となると共に、ボンディングパッドに隣接して配置され、ボンディングワイヤと接触している試験用パッドと、被試験回路の試験時に試験用パッドと被試験回路とを電気的に接続する試験用配線と、被試験回路の試験後に被試験回路と試験用パッドとの電気的接続を遮断する遮断機構と、を備える。 （もっと読む）

【課題】 微妙なプロセスコントロールのための判断材料となる情報を短時間のうちに採取することができるプロセス評価用半導体集積回路を提供する。
【解決手段】 プロセス評価用半導体集積回路としてのＳＲＡＭは、メモリセルに電源電圧を供給する給電系統と、メモリセル以外の回路に電源電圧を供給する給電系統とが分離されており、メモリセルに供給する電源電圧を他の回路に対する電源電圧と独立に制御可能な構成となっている。メモリセルに対する電源電圧を段階的に下げつつ、各メモリセルに対するアクセスを試み、動作不良を検出することにより、メモリセル間のトランジスタの電気的特性の微妙な変化を判定することができる。 （もっと読む）

【課題】 リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法に関し、複数種類のデバイス特性をできるかぎり同じ構造のモニタで評価する。
【解決手段】 形状或いはしきい値電圧の少なくとも一方が異なる複数種類のトランジスタを異なった領域に同じ間隔で配置するとともに、前記複数種類のトランジスタの内、設計データにおける設置頻度の比を反映した数のトランジスタのゲート電極同士、ソース電極同士、及び、ドレイン電極同士を電気的に共通に接続する。 （もっと読む）

【課題】ゲート絶縁膜のスクリーニング試験が容易に行われ得る半導体装置を提供する。
【解決手段】半導体素子２０は、第１および第２の主電極２１、２２と、半導体基板上にゲート絶縁膜を介して設けられたゲート電極３０とを有する。ダイオード４０は、半導体基板上に設けられており、ゲート信号の第１の主電極２１への伝搬が逆方向電流となるような向きでゲート端子３１および第１の主電極２１の間を互いに電気的に接続している。テスト端子３２は、半導体基板上に設けられており、ゲート電極３０に電気的に接続されている。抵抗素子３３は、半導体基板上に設けられており、ゲート端子３１およびテスト端子３２の間を互いに電気的に接続している。 （もっと読む）

【課題】製造時に発生する不具合を減少しつつ、回路面積を縮小可能なチップレイアウトを設計する。
【解決手段】本発明による半導体装置は、電流源接続用の第１パッド１と、一端が、第１パッド１に接続され、他端が、基板２０と同じ導電型の拡散層２１を介して基板２０に接続されたヴィアチェーンと、電圧測定用の第２パッド２及び第３パッド３とを具備する。ヴィアチェーンは、第１パッド１及び第２パッド２が接続される第１配線４と、一端が第１配線４に接続され、他端が第３パッド３に接続された、抵抗測定対象となるヴィア又はコンタクト６とを備える。 （もっと読む）

【課題】 バンプパッドおよびプローブテスト用パッドを介して流入する静電気から保護され得る半導体装置を提供すること。
【解決手段】 チップオンチップ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）構造を有する半導体集積装置において、データ入力のためのバンプパッドと、バンプパッドを介して外部から流入する静電気を放電させる第１静電気放電部と、バンプパッドより大きいサイズを有し、データ入力のためのプローブテスト用パッドと、プローブテスト用パッドを介して外部から流入する静電気を放電させる第２静電気放電部と、バンプパッドまたはプローブテスト用パッドから伝達されるデータをバッファリングする入力バッファ部とを備える。 （もっと読む）

【課題】本発明は、プローブテストが行われてから、プローブテストのためのロジック回路を除去し得る半導体装置を提供する。
【解決手段】本発明の半導体製造装置は、第１のチップ；前記第１のチップの周囲に配置されるスクライブレーン；及び、前記第１のチップのプローブテストを行うプローブテストロジック回路を含み、前記プローブテストロジック回路は、前記スクライブレーンの一部分に位置することを特徴とする。 （もっと読む）

本発明は、電力端子（２．１，２．２）と、該電力端子から電気的に絶縁されている、制御電圧（Ｕ２）を印加するための制御端子（２．０）とを有する半導体構成素子（２）、並びに、半導体構成素子の電気的な特性を測定するために制御端子に接触接続するための制御端子コンタクト面（３）を有する電気的な回路装置（１，１ａ，１ｂ，３１，５１，６１，７１）に関する。接続装置（６，３２）、特にアンチヒューズ又は回路ユニットが設けられている。接続装置を介して制御端子を直列ユニット（４；３４；７８，７４）と電気的に接続可能であり、接続装置を、制御端子が直列ユニットと電気的に接続されていない非導通状態から、制御端子が直列ユニットと電気的に接続されている導通状態に移行可能である。アンチヒューズを半導体構成素子に集積することができる。
（もっと読む）

【課題】ウエハの製造を分析するための機構を提供する。
【解決手段】ウエハが部分的に製造された状態である時点からでも、ウエハの製造を分析することができる。特定の性能パラメータ値は、ウエハのダイの能動領域の複数の箇所で決定することができる。特定の性能パラメータが、製造の特定の製造プロセスを示すことは周知である。このとき、評価情報は、複数の箇所における性能パラメータ値の変動に基づいて得ることができる。これは、ダイから生成されるチップの有用性に影響を及ぼさずに実施可能である。評価情報は、性能パラメータ値が示した特定の製造プロセスを含む１つ以上のプロセスが実施された方法を評価するために使用することができる。 （もっと読む）

【課題】大規模な被測定トランジスタの特性を高精度に測定する半導体装置及びそれを用いた評価方法を提供する。
【解決手段】ｎ行ｍ列のマトリクス状に配列される被測定トランジスタＤＵＴを有する評価セルＣ１１〜Ｃｎｍと、被測定トランジスタにストレス電圧を印加するためのドレインストレス線ＤＶＳ等と、評価セルを選択するための行選択信号供給用の行選択線Ｘ１〜Ｘｎと、列選択信号供給用の列選択線Ｙ１〜Ｙｍと、入力される行選択信号と列選択信号に応じて被測定トランジスタの選択／非選択を表す選択信号を出力する選択回路１０と、を備え、選択信号供給回路に入力される選択制御信号等により行選択信号と列選択信号を生成し、評価セル各々に設けられた第１のトランジスタＴ１〜第９のトランジスタＴ９を切り替え、被測定トランジスタＤＵＴの測定評価、或いは被測定トランジスタＤＵＴへのストレス電圧印加を行う。 （もっと読む）

【課題】半導体チップの側部に生じた欠損やクラックによるシールリングのダメージを検出して、半導体チップの信頼性向上を図ることが可能な検査方法を提供する。
【解決手段】半導体基板上に、能動素子及び電極パッドを形成した能動領域Ａと、これを囲むシールリング５を含む環状の周辺領域Ｃとを形成して構成され、さらに周辺領域Ｃのうちシールリング５の外側に、能動領域Ａを囲むと共に両端が隣り合って位置する線状を呈して一端７ａが半導体基板に接地された検査用配線７、及び、この他端に接続された検査用パッド９を形成した半導体チップ１に対し、キャピラリにより電極パッド３とパッケージ１１の接続端子面１３とをボンディングワイヤ１５により電気接続する工程において、キャピラリの先端部から引き出されたボンディングワイヤ１５を検査用パッド９に押し当てることで、キャピラリにより検査用配線７の電気的な導通状態を検出する。 （もっと読む）

【課題】ＰＭＯＳとＮＭＯＳの各々について、プロセス特性を判定することができるプロセスモニタ回路およびプロセス特性の判定方法を提供する。
【解決手段】プロセスモニタ回路は、入力信号の変化を検出して同一極性の一定のパルス幅の信号を出力するパルス発生回路と、選択信号に応じて、パルス発生回路の出力信号またはその反転信号を切り替えて出力する第１の選択回路と、相対的に速いインバータと遅いインバータとが交互に接続され、第１の選択回路の出力を入力して遅延する遅延回路と、選択信号に応じて、遅延回路の出力信号の反転信号または遅延回路の出力信号を切り替えて出力する第２の選択回路と、第２の選択回路の出力信号をカウントするカウンタとを備える。カウンタのカウント値のうちの最下位ビットがパルス発生回路に入力信号として入力され、最上位ビットが外部へ出力される。 （もっと読む）

【課題】抵抗素子の抵抗値について基準値に対するばらつきを検出する回路を提供する。
【解決手段】第１の抵抗と、第２の抵抗と、第１の抵抗に電流を供給する第１の電流源回路と、第２の抵抗に電流を供給する第２の電流源回路と、電流の供給により第１の抵抗に生じる電位差と第２の抵抗に生じる電位差とを比較する電圧比較回路と、第１及び第２の電流源回路の少なくとも一方の電流供給量をディジタル的に調整する制御回路と、を備え、制御回路の調整値と電圧比較回路の比較結果から第１の抵抗と第２の抵抗の抵抗値の比率を検出できるようにした。 （もっと読む）

【課題】シールリングを加工することなく、半導体装置周辺部の異常を検出可能な半導体装置を提供する。
【解決手段】多層配線層が形成された半導体基板２上に、複数の電極端子５，６，７，８，９を設けるとともに、半導体基板２の外周部に設けられたシールリング３，４と、電極端子５，６，７，８，９とを電気的に接続する不純物注入領域（ドープ領域）２ａ，２ｂ，２ｃを半導体基板２に形成することで、電極端子５，６，７，８，９間の抵抗などを測定することにより、半導体装置１周辺部の異常が検出可能になる。 （もっと読む）

【課題】ＴＥＧの被検査配線に非接触で電位を印加し、非接触で被検査配線の欠陥の有無及び位置を迅速に特定する。
【解決手段】半導体基板１の上面に光起電力素子２を形成し、光起電力素子２上に形成された絶縁層３上面に、一端が光起電力素子２の正電極２−１に接続されかつ他端が光起電力素子２の負電極２−２に接続された被検査配線４ｔを形成し、半導体基板１下面から光１１を入射して光起電力素子２を励起して被検査配線４ｔの両端に電位差を発生させ、非接触走査型表面電位顕微鏡を用いて被検査配線４ｔの表面電位分布を測定する工程とを有する。 （もっと読む）

【課題】全パッドにプローブ針を立てなくとも、コンタクトテスト行うことのできる半導体装置を提供する。
【解決手段】半導体装置１は、テスト信号出力回路１１Ａ〜１１Ｄ、・・・が、パッドＰ１〜Ｐ５、・・・に所望の電位またはハイインピーダンス状態を与えるテスト用信号を出力し、レジスタ１２Ａ〜１２Ｄ、・・・が、パッドＰ１〜Ｐ５、・・・と内部回路１００とを接続する配線Ｌ１〜Ｌ５、・・・上の信号を取り込む。レジスタ１２Ａ〜１２Ｄ、・・・は、シフトレジスタを形成し、シフト動作を行うことにより、取り込んだ信号をテスト用パッドＴＰ１へ出力する。 （もっと読む）

【課題】電気的特性の検査・調整の精度が向上された検査・調整システム及び検査・調整方法を提供する。
【解決手段】センシング部と、第１アンテナと、固有の識別ＩＤを有する認証部と、が各センサチップの形成領域毎に設けられたウェハと、ウェハを配置する検査室と、検査室内を所定の測定環境に調整する環境調整部と、第１アンテナとの間で電磁波の送受信を行う第２アンテナと、第２アンテナと電気的に接続され、センシング部の検出信号に基づいて、各センサチップの電気的特性を調整する調整用データを算出するテスタと、を有するセンサチップの検査・調整装置と、を備え、第１アンテナに送信される電磁波として、第１アンテナに電力を生成するための電磁波と選択ＩＤが付加された電磁波とを有し、認証部は、自身が保有する識別ＩＤと選択ＩＤとが一致する場合に、第１アンテナとセンシング部を電気的に接続する。 （もっと読む）