半導体装置及び抵抗測定方法
【課題】製造時に発生する不具合を減少しつつ、回路面積を縮小可能なチップレイアウトを設計する。
【解決手段】本発明による半導体装置は、電流源接続用の第１パッド１と、一端が、第１パッド１に接続され、他端が、基板２０と同じ導電型の拡散層２１を介して基板２０に接続されたヴィアチェーンと、電圧測定用の第２パッド２及び第３パッド３とを具備する。ヴィアチェーンは、第１パッド１及び第２パッド２が接続される第１配線４と、一端が第１配線４に接続され、他端が第３パッド３に接続された、抵抗測定対象となるヴィア又はコンタクト６とを備える。
【解決手段】本発明による半導体装置は、電流源接続用の第１パッド１と、一端が、第１パッド１に接続され、他端が、基板２０と同じ導電型の拡散層２１を介して基板２０に接続されたヴィアチェーンと、電圧測定用の第２パッド２及び第３パッド３とを具備する。ヴィアチェーンは、第１パッド１及び第２パッド２が接続される第１配線４と、一端が第１配線４に接続され、他端が第３パッド３に接続された、抵抗測定対象となるヴィア又はコンタクト６とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び抵抗の測定方法に関し、特に、抵抗値用測定パターンを有する半導体装置、及びこれを用いたヴィア又はコンタクトの抵抗の測定方法に関する。
【背景技術】
【０００２】
半導体ウエハ上に半導体集積回路（ＩＣチップ）を形成する際、ＩＣチップ上の素子の形成不良を検出するためのチェックパタン、所謂ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）パタンが、当該半導体ウエハ上に形成される。
【０００３】
ＩＣチップを製造する場合、ＴＥＧの電気的特性を評価することにより、ＩＣチップにおける各エレメント（例えば、配線、ヴィア、拡散層）の形成状態を監視することができる。例えば、配線間を接続するヴィアやコンタクトの接続状態（導通状態）やその抵抗値を測定するためのＴＥＧとして、ヴィアチェーン（コンタクトチェーンとも称す）やケルビンパタンが知られている。
【０００４】
ヴィアチェーンを用いてヴィアの抵抗評価を行う技術が、例えば特開２００７−３０５９１８に記載されている（特許文献１参照）。特許文献１では、２端子法によってヴィアチェーン内のヴィア抵抗の評価が行われている。
【０００５】
２端子法による抵抗評価の場合、電流をヴィアチェーンに流すための探針と、測定用パッドとの接触抵抗によって、ヴィア抵抗の測定精度が低減するという問題がある。近年、プロセスの微細化に伴い、前述の接触抵抗による測定値への影響が無視できなくなっている。このため、ヴィア抵抗を精度良く測定する場合、探針と測定用パッドとの接触抵抗の影響を受けずにヴィア抵抗の測定が可能な４端子法が用いられる。
【０００６】
図１は、４端子法によってヴィア抵抗が測定されるケルビンパタンの基本的な構造を示す平面図である。図２Ａは、図１に示すＡ−Ａ’断面図、図２Ｂは、図１に示すＢ−Ｂ’断面図である。図１、図２Ａ、及び図２Ｂを参照して、４端子法によるヴィア抵抗測定について説明する。
【０００７】
ケルビンパタンを形成するチェックパタンは、４つのパッド７１〜７４、測定対象となるヴィア９０に接続される上部配線８１及び下部配線８２を備える。詳細には、パッド７１、７２、７３、７４は同じ配線層に形成される。又、測定対象のヴィア９０の上部は、上部配線８１を介してパッド７１、７３に接続され、ヴィア９０の下部は、下部配線８２を介してパッド７２、７４に接続される。
【０００８】
４端子法による抵抗測定を行う測定器は、直流の電流源１００、電圧計１０１、１０２、４本の探針２０１〜２０４を備える。
【０００９】
抵抗測定を行う場合、探針２０１、探針２０２、探針２０３、探針２０４を、それぞれ、パッド７１、パッド７２、パッド７３、パッド７４に接触させる。続いて、電流源１００によって、探針２０１から接地された探針２０４へ電流Ｉを供給する。このときの、探針２０２、探針２０３の電圧Ｖ１、Ｖ２を、電圧計１０１、１０２で、それぞれ計測する。
【００１０】
その結果、ヴィア９０の抵抗Ｒは、（１）式で求まる。
Ｒ＝（Ｖ２−Ｖ１）／Ｉ・・・（１）
４端子法では、測定される電圧Ｖ１、Ｖ２は、電流源１００からの探針２０１とパッド７１との接触抵抗の影響を受けないため、微小なヴィア抵抗Ｒを精度良く測定することができる。
【００１１】
このような４端子法を利用した素子形状評価方法が、例えば、特開平１０−１３５４１２（特許文献２参照）や、特表２００４−５３７８５９（特許文献３参照）に記載されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−３０５９１８
【特許文献２】特開平１０−１３５４１２
【特許文献３】特表２００４−５３７８５９
【発明の概要】
【発明が解決しようとする課題】
【００１３】
微小抵抗を測定したい場合、上述のように電流供給用の２端子、電圧測定用の２端子の計４端子が必要となる。この場合、４端子確保のため４つのパッドを設ける必要がある。又、ヴィア抵抗の測定のため、４探針を用意しなければならない。
【００１４】
近年、回路面積の縮小化、テスト効率の向上、及びテスト時間の短縮化に対する要求が高まっている。このため、ヴィア抵抗を測定するためのパッド数や探針数を減らすことが求められている。２端子法を用いれば、パッド数や探針数を少なくすることができるが、上述のように、測定精度が低くなるという問題がある。
【００１５】
以上のことから、高い測定精度を維持しつつ、パッドの少ないＴＥＧパタン、及び探針数の少ないヴィア抵抗（コンタクト抵抗）の測定方法が強く求められている。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１７】
本発明による半導体装置は、電流源接続用の第１パッド（１）と、一端が、第１パッド（１）に接続され、他端が、基板（２０）と同じ導電型の拡散層（２１）を介して基板（２０）に接続されたヴィアチェーンと、電圧測定用の第２パッド（２）及び第３パッド（３）とを具備する。ヴィアチェーンは、第１パッド（１）及び第２パッド（２）が接続される第１配線（４）と、一端が第１配線（４）に接続され、他端が第３パッド（３）に接続された、抵抗測定対象となるヴィア又はコンタクト（例えば６）とを備える。本発明では、第１パッド（１）からヴィアチェーンを介して基板（２０）に電流が流れた状態において、第２パッド（２）及び第３パッド（３）を介して測定された電圧値によって、抵抗測定対象（例えば６）の抵抗が測定される。
【００１８】
本発明による抵抗測定方法は、第１パッド（１）から基板（２）に対して電流を流すステップと、第１パッド（１）が設けられた第１配線（４）上に設けられた第２パッド（２）の第１電圧（Ｖ１）を測定するステップと、抵抗測定対象（例えば６）を介して第１配線（４）に接続された第２配線（例えば５）上に設けられた第３パッド（３）の第２電圧（Ｖ２）を測定するステップと、電流の大きさ（Ｉ）、第１電圧（Ｖ１）、及び第２電圧（Ｖ２）の測定値とを用いて抵抗測定対象の抵抗値を算出するステップとを具備する。ここで、電流（Ｉ）は、第１パッド（１）から、抵抗測定対象のヴィア又はコンタクトと、基板（２０）上に設けられた拡散層（２１）とを介して基板（２０）に至る経路を流れ、拡散層（２１）は、基板と同じ導電型である。
【００１９】
以上のように、本発明では、抵抗測定のための電流経路の一端を基板に接続することで、接地のための探針及びパッドが不要になる。又、基板と同じ導電型の拡散層を介してヴィアチェーンが接続されているため、電流経路における抵抗値が小さくなる。これにより、測定される電圧値の増大を防止することができる。
【発明の効果】
【００２０】
従って、本発明によれば、少ない探針数でヴィア抵抗又はコンタクト抵抗の精密測定が可能となる。
【００２１】
又、ヴィア抵抗又はコンタクト抵抗の精密測定が可能なテストパタンの面積を縮小することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、４端子法によってヴィア抵抗が測定されるケルビンパタンの基本的な構造を示す平面図である。
【図２Ａ】図２Ａは、図１に示すＡ−Ａ’断面図である。
【図２Ｂ】図２Ｂは、図１に示すＢ−Ｂ’断面図である。
【図３】図３は、本発明による半導体装置の構造の一例を示す平面図である。
【図４】図４は、本発明による半導体装置の構造の一例を示す断面図である。
【図５】図５は、本発明による半導体装置の構造の他の一例を示す断面図である。
【図６】図６は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図７】図７は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図８】図８は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図９】図９は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図１０】図１０は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図１１】図１１は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図１２】図１２は、容量接続によるヴィアの形成不良のメカニズムを示す断面図である。
【図１３】図１３は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示す。本発明による半導体装置（以下、ＴＥＧパタンと称す）は、ＩＣチップとともに半導体ウエハ上に設けられ、ＩＣチップ上に設けられるヴィア又はコンタクトの抵抗を精密に測定するために用いられるチェックパタンである。本発明によるＴＥＧパタンは、ＩＣチップ内に設けられても、ＩＣチップ外部の領域（例えばスクライブ領域）に設けられてもどちらでもよい。
【００２４】
先ず、本発明によるＴＥＧパタンの構造を説明する。図３は、本発明によるＴＥＧパタンの構造の一例を示す平面図である。図４は、本発明によるＴＥＧパタンの構造の一例を示す断面図である。図３及び図４を参照して、本発明によるＴＥＧパタンの構造及びヴィア抵抗の測定方法の一例を説明する。本一例におけるＴＥＧパタンは、２部配線間を接続するヴィア６、７の抵抗を測定するためのチェックパタンである。
【００２５】
図３及び図４を参照して、本一例によるＴＥＧパタンは、パッド１、２、３、上部配線４、５、測定対象ヴィア６、７、下部配線８、１０、ヴィア群９、コンタクト群１１、表面付近にＰ＋拡散層２１及びシリサイド層２２が形成された基板２０を具備する。
【００２６】
上部配線４、５は同一の第２配線層（上部配線層：２Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、下部配線８、１０は同一の第１配線層（下部配線層：１Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。ヴィア６、７はそれぞれ抵抗Ｒを有し、上部配線層と下部配線層との間に設けられる。上部配線４は、ヴィア６を介して下部配線８の一端に接続され、上部配線５の一端はヴィア７を介して下部配線８の他端に接続される。又、上部配線５の他端は、第２配線層と第１配線層との間に設けられたヴィア群９を介して下部配線１０に接続される。更に下部配線１０は、第１配線層と基板２０との間に設けられたコンタクト群１１を介して基板２０に接続される。
【００２７】
コンタクト群１１と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層２２と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層２１）が形成されていることが好ましい。コンタクト群１１がシリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続されることで、コンタクト群１１と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層２２を介してコンタクト群１１と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層２２の設置を省略してもよい。
【００２８】
パッド１、２、３、及び上部配線４、５は、同一の第２配線層に設けられる。パッド１は、上部配線４に接続され、電流供給用のパッドとして機能する。パッド２は、上部配線４に接続され、測定対象ヴィア６の端部の電圧を測定するためのパッドとして機能する。パッド３は、上部配線５に接続され、測定対象ヴィア７の端部の電圧を測定するためのパッドとして機能する。
【００２９】
以上のように、図４に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーンを形成する。以下では、ヴィアやコンタクトによって配線間が接続されたヴィアチェーンのみならず、コンタクトのみによって配線間が接続されたコンタクトチェーンを、ヴィアチェーンと称して説明する。
【００３０】
次に、本発明によるＴＥＧパタンを用いたヴィア抵抗の測定方法について説明する。
【００３１】
探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線４、ヴィア６、下部配線８、ヴィア７、上部配線５、ヴィア群９、下部配線１０、コンタクト群１１、シリサイド層２２、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００３２】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。ただし、ヴィア６、７は同じ抵抗値Ｒであるものとする。
Ｒ＝（Ｖ１−Ｖ２）／２Ｉ・・・（２）
【００３３】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００３４】
本発明では、コンタクト群１１と基板２０との間の抵抗成分を少なくするため、基板２０よりも濃度の高い不純物がドープされたＰ＋拡散層２１やシリサイド層２２を介して、コンタクト群と基板２０とを接続している。これにより、探針２０１から基板２０に至る電流経路を低抵抗化し、測定電圧Ｖ１、Ｖ２の上昇を抑制することができる。又、ヴィア群９におけるヴィア数やコンタクト群１１におけるコンタクト数を多く設定し、ヴィア群９やコンタクト群１１における抵抗成分を少なくすることが好ましい。
【００３５】
例えば、測定用の電流Ｉが小さく、測定電圧Ｖ１、Ｖ２が大きくなると、探針２０２、２０４が融解し、測定不能となる場合がある。基板２０に流れる電流を利用している場合、基板２０との接続抵抗によって、測定電圧Ｖ１、Ｖ２が増大する恐れがある。しかし、上述のように本発明では基板２０とコンタクト群１１との間の抵抗を低減する構造となっているため、このような問題は発生しない。
【００３６】
次に、図５を参照して、図４に示すＴＥＧパタンの変形例について説明する。図４に示すＴＥＧパタンでは、第２配線層にヴィア抵抗の測定用パッドが設けられたが、これに限らず、第１配線層に設けられてもよい。図５を参照して、本一例によるＴＥＧパタンは、下部配線１４、１５、測定対象コンタクト１６、１７、コンタクト群１９、及び表面付近にＰ＋拡散層２１及びシリサイド層２２、２８が形成された基板２０を具備する。
【００３７】
下部配線１４、１５は同一の第１配線層内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。コンタクト１６、１７はそれぞれ抵抗Ｒを有し、基板２０と下部配線層との間に設けられる。下部配線１４は、コンタクト１６を介してシリサイド層２８の一端に接続され、下部配線１５の一端はコンタクト１７を介してシリサイド層２８の他端に接続される。又、下部配線１５の他端は、基板２０と第１配線層との間に設けられたコンタクト群１９、シリサイド層２２、及びＰ＋拡散層２１を介して基板２０に接続される。
【００３８】
コンタクト群１９と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層２２と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層２１）が形成されていることが好ましい。コンタクト群１９がシリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続されることで、コンタクト群１１と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層２２を介してコンタクト群１９と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層２２の設置を省略してもよい。
【００３９】
図示しないパッド１、２、３は下部配線１４、１５と同一の第１配線層に設けられる。パッド１は、下部配線１４に接続され、電流供給用のパッドとして機能する。パッド２は、下部配線１４に接続され、測定対象コンタクト１６の端部の電圧を測定するためのパッドとして機能する。パッド３は、下部配線１５に接続され、測定対象コンタクト１７の端部の電圧を測定するためのパッドとして機能する。
【００４０】
以上のように、図５に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーン（コンタクトチェーン）を形成する。
【００４１】
次に、本一例におけるＴＥＧパタンを用いたヴィア抵抗の測定方法について説明する。
【００４２】
図５に示す一例においても、上述と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、下部配線１４、コンタクト１６、シリサイド層２８、コンタクト１７、下部配線１５、コンタクト群１９、シリサイド層２２、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００４３】
上述と同様に、探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、コンタクト１６、１７の抵抗Ｒは（２）式のように表される。ただし、コンタクト１６、１７は同じ抵抗値Ｒであるものとする。
【００４４】
以上のように、下部配線層にパッドが接続されている場合でも、４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でコンタクト抵抗の精密測定が可能となる。
【００４５】
本発明では、コンタクト群１９と基板２０との間の抵抗成分を少なくするため、Ｐ＋拡散層２１やシリサイド層２２を介して、コンタクト群と基板２０とを接続している。これにより、探針２０１から基板２０に至る電流経路を低抵抗化し、測定電圧Ｖ１、Ｖ２の上昇を抑制することができる。又、コンタクト群１９におけるコンタクト数を多く設定することで、コンタクト群１１における抵抗成分を少なくすることが好ましい。
【００４６】
例えば、測定用の電流Ｉが小さく、測定電圧Ｖ１、Ｖ２が大きくなると、探針２０２、２０４が融解し、測定不能となる場合がある。基板２０に流れる電流を利用している場合、基板２０との接続抵抗によって、測定電圧Ｖ１、Ｖ２が増大する恐れがある。しかし、上述のように本発明では基板２０とコンタクト群１９との間の抵抗を低減する構造となっているため、このような問題は発生しない。
【００４７】
図３から図５に示す一例では、２つのヴィア又はコンタクトの抵抗を介した電流を利用して、ヴィア抵抗又はコンタクト抵抗を測定する方法を説明したが、１つのヴィア又はコンタクトを介した電流を利用して抵抗測定を行ってもよい。
【００４８】
図６は、第２配線層に測定用パッドが設けられ、１つのヴィアの抵抗を測定可能なＴＥＧパタンの構成の一例を示す断面図である。図６に示すＴＥＧパタンは、上部配線４、５、測定対象ヴィア６、下部配線１８、ヴィア群９、コンタクト群１１、表面付近にＰ＋拡散層２１及びシリサイド層２２が形成された基板２０を具備する。
【００４９】
上部配線４、５は同一の第２配線層内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、下部配線１８は第１配線層内に形成される。ヴィア６は抵抗Ｒを有し、上部配線層と下部配線層との間に設けられる。上部配線４は、ヴィア６を介して下部配線１８の一端に接続され、上部配線５は、第２配線層と第１配線層との間に設けられたヴィア群９を介して下部配線１８に接続される。更に下部配線１８は、第１配線層と基板２０との間に設けられたコンタクト群１１を介して基板２０に接続される。
【００５０】
コンタクト群１１と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層２２と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層２１）が形成されていることが好ましい。コンタクト群１１がシリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続されることで、コンタクト群１１と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層２２を介してコンタクト群１１と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層２２の設置を省略してもよい。
【００５１】
図示しないパッド１、２、３、及び上部配線４、５は、同一の第２配線層に設けられる。パッド１は、上部配線４に接続され、電流供給用のパッドとして機能する。パッド２は、上部配線４に接続され、測定対象ヴィア６の一端の電圧を測定するためのパッドとして機能する。パッド３は、上部配線５に接続され、測定対象ヴィア６の他端の電圧を測定するためのパッドとして機能する。
【００５２】
以上のように、図６に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーンを形成する。
【００５３】
次に、本一例におけるＴＥＧパタンを用いたヴィア抵抗の測定方法について説明する。
【００５４】
図６に示す一例においても、上述と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線１４、ヴィア６、下部配線１８、コンタクト群１１、シリサイド層２２、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００５５】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。ヴィア６の両端の電圧はＶ１−Ｖ２となるため、電流源１００からの電流値をＩとすると、ヴィア６の抵抗Ｒは（３）式のように表される。
Ｒ＝（Ｖ１−Ｖ２）／Ｉ・・・（３）
【００５６】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００５７】
又、上述と同様に、本発明では基板２０とコンタクト群１１との間の抵抗を低減する構造となっているため、測定電圧Ｖ１、Ｖ２の増大を防止することができる。
【００５８】
次に、図７を参照して、図６に示すＴＥＧパタンの変形例について説明する。図６に示すＴＥＧパタンでは、第２配線層にコンタクト抵抗の測定用パッドが設けられたが、これに限らず、第１配線層に設けられてもよい。図７を参照して、本一例によるＴＥＧパタンは、下部配線１４、１５、測定対象コンタクト１６、コンタクト群１９、表面付近にＰ＋拡散層２１及びシリサイド層２２が形成された基板２０を具備する。
【００５９】
下部配線１４、１５は同一の第１配線層内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。コンタクト１６は抵抗Ｒを有し、基板２０と下部配線層との間に設けられる。下部配線１４は、コンタクト１６、シリサイド層２２、Ｐ＋拡散層２１を介して基板２０に接続され、下部配線１５は、基板２０と第１配線層との間に設けられたコンタクト群１９、シリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続される。
【００６０】
図示しないパッド１、２、３は下部配線１４、１５と同一の第１配線層に設けられる。パッド１は、下部配線１４に接続され、電流供給用のパッドとして機能する。パッド２は、下部配線１４に接続され、測定対象コンタクト１６の一端の電圧を測定するためのパッドとして機能する。パッド３は、下部配線１５に接続され、コンタクト１６の他端が接続されるシリサイド層２２（Ｐ＋拡散層２１）の電圧を測定するためのパッドとして機能する。ここで、電圧測定用のパッド３とコンタクト１６の他端との間の抵抗を、低減するため、コンタクト群１９におけるコンタクト数を多く設定することが好ましい。これにより、電圧の測定精度、すなわちコンタクト抵抗の測定精度が向上する。
【００６１】
以上のように、図７に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーン（コンタクトチェーン）を形成する。
【００６２】
次に、本一例におけるＴＥＧパタンを用いたコンタクト抵抗の測定方法について説明する。
【００６３】
図７に示す一例においても、上述と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、下部配線１４、コンタクト１６、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００６４】
上述と同様に、探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。コンタクト１６の両端の電圧はＶ１−Ｖ２となるため、電流源１００からの電流値をＩとすると、コンタクト１６の抵抗Ｒは（３）式のように表される。
【００６５】
以上のように、下部配線層にパッドが接続されている場合でも、４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でコンタクト抵抗の精密測定が可能となる。
【００６６】
本発明では、電流経路の一端を基板２０に接続することで、４端子法による測定を３端子（３探針）で行うことが可能となる。これにより、ヴィア抵抗やコンタクト抵抗の精密測定を行う際における、測定効率や測定コストを低減することが可能となる。又、本発明によれば、パッド数も減らせることから、ＴＥＧパタン（テストパタン）の面積は小さくなる。
【００６７】
又、Ｐ＋拡散層やシリサイド層を介した接続により、基板とコンタクトとの接続抵抗が低減されるため、測定電圧が低下し、測定電圧の高電圧化に伴う測定不良を防止することができる。更に、電流経路上のヴィアやコンタクトを並列に複数設けることで、接触不良に伴う測定不良を防止することができる。すなわち、本発明によれば、測定歩留まりを低減しつつ、高精度なヴィア抵抗やコンタクト抵抗の測定が可能となる。又、測定のための電流値が安定するため、半導体ウエハ内における各ＴＥＧパタンに対する測定バラツキを小さくすることができる。
【００６８】
測定対象となるヴィアが接続する配線には、当該配線に対するノイズを低減するための容量素子が接続されていることが好ましい。例えば、図８に示すように、測定対象となるヴィア６、７間を接続し、抵抗測定時の電流経路となる下部配線８に、一端が接地されたＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量５０が接続される。図８は、図４に示すＴＥＧパタンにＭＯＳ容量５０を追加したＴＥＧパタンの構成例を示す図である。
【００６９】
図８を参照して、下部配線８は、コンタクト４９を介してＭＯＳ容量５０に接続される。ＭＯＳ容量５０は、基板２０上のＰウェル５４上に下層から順に積層された酸化膜５２及びポリシリコンゲート５１を備える。又、酸化膜５２及びポリシリコンゲート５１直下のＰウェル５４は、素子分離領域５３（ＳＴＩ）によって囲まれる。下部配線８は、コンタクト４９を介してポリシリコンゲート５１に接続される。その他の構成は、図４と同様であるので、その説明は省略する。
【００７０】
図８に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、図４と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（上部配線４）に接触させ、電圧計１０１の探針２０２をパッド２（上部配線４）に接触させ、電圧計１０２の探針２０３をパッド３（上部配線５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線４、ヴィア６、下部配線８、ヴィア７、上部配線５、ヴィア群９、下部配線１０、コンタクト群１１、シリサイド層２２、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００７１】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【００７２】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００７３】
図８に示す一例では、測定対象となるヴィア６、７間を接続し、抵抗測定のための電流経路となる下部配線８にＭＯＳ容量５０の一端（ポリシリコンゲート５１）が接続されている。ＭＯＳ容量５０の他端は、Ｐウェル４６を介して接地されているため、ＭＯＳ容量５０によって下部配線８を流れる電流Ｉに対するノイズを低減することができる。これにより、より精度の高い抵抗測定が可能になる。
【００７４】
図８に示す一例では、第１配線層と第２配線層とを接続する第１ヴィアを抵抗測定対象としたがこれに限らず第２配線層と第３配線層とを接続する第２ヴィアを測定対象としても良い。
【００７５】
図９は、第２ヴィア（ヴィア３６、３７）を測定対象とし、下部配線にＭＯＳ容量が接続されたＴＥＧパタンの構造の一例を示す図である。
【００７６】
図９を参照して、本一例によるＴＥＧパタンは、第３配線３４、３５、測定対象ヴィア３６、３７、ヴィア群３９、第２配線３８、４０、ヴィア群４１、４７、第１配線４２、４８、コンタクト群４３、表面付近にＰ＋拡散層４５及びシリサイド層４４が形成された基板２０を具備する。
【００７７】
第３配線３４、３５は同一の第３配線層（３Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、第１配線３８、４０は同一の第２配線層（２Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。更に、第１配線４１、４８は同一の第１配線層（１Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。ヴィア３６、３７はそれぞれ抵抗Ｒを有し、第３配線層と第２配線層との間に設けられる。第３配線３４は、ヴィア３６を介して第２配線３８の一端に接続され、第３配線３５の一端はヴィア３７を介して第２配線３８の他端に接続される。又、第３配線３５の他端は、第３配線層と第２配線層との間に設けられたヴィア群３９を介して第２配線４０に接続される。更に、第２配線４０は、第１配線層と第２配線との間に設けられたヴィア群４１を介して第１配線４２に接続される。第１配線４２は、第１配線層と基板２０との間に設けられたコンタクト群４３を介して基板２０に接続される。
【００７８】
コンタクト群４３と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層４４と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層４５）が形成されていることが好ましい。ここでは、基板２０上に形成されたＰウェル４１上にＰ＋拡散層４５が形成される。コンタクト群４３がシリサイド層４４及びＰ＋拡散層４５を介して基板２０に接続されることで、コンタクト群４３と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層４４を介してコンタクト群４３と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層４４の設置を省略してもよい。
【００７９】
図９を参照して、第２配線３８は、ヴィア群４７、第１配線４８及びコンタクト４９を介してＭＯＳ容量５０に接続される。ＭＯＳ容量５０は、基板２０上のＰウェル５４上に下層から順に積層された酸化膜５２及びポリシリコンゲート５１を備える。又、酸化膜５２及びポリシリコンゲート５１直下のＰウェル５４は、素子分離領域５３（ＳＴＩ）によって囲まれる。下部配線８は、コンタクト４９を介してポリシリコンゲート５１に接続される。
【００８０】
図９に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、探針２０１〜２０３を、それぞれ、第３配線層に設けられたパッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（第３配線３４）に接触させ、電圧計１０１の探針２０２をパッド２（第３配線３４）に接触させ、電圧計１０２の探針２０３をパッド３（第３配線３５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、第３配線３４、ヴィア３６、第２配線３８、ヴィア３７、第３配線３５、ヴィア群３９、第２配線４０、ヴィア群４１、第１配線４２、コンタクト群４３、シリサイド層４４、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００８１】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【００８２】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００８３】
図９に示す一例では、測定対象となるヴィア３６、３７間を接続し、抵抗測定のための電流経路となる第２配線３８にＭＯＳ容量５０の一端（ポリシリコンゲート５１）が接続されている。ＭＯＳ容量５０の他端は、Ｐウェル４６を介して接地されているため、ＭＯＳ容量５０によって第２配線３８を流れる電流Ｉに対するノイズを低減することができる。これにより、より精度の高い抵抗測定が可能になる。
【００８４】
次に、図８に示すTEGパタンにおいて、上部配線層（第２配線層：２ｍｅｔａｌ）の上層（第３配線層：３ｍｅｔａｌ）に接続されたパッドを利用してヴィア抵抗を測定するためのＴＥＧパタンの構造について、図１０を参照して説明する。
【００８５】
第３配線層に接続されたパッドを利用する場合、コンタクト６、７を含むヴィア抵抗測定用のヴィアチェーンは、複数のヴィアを介して第３配線層を経由するように形成されることが好ましい。詳細には、短針２０１、２０２用の図示しないパッド１、２は、第３配線層に形成される第３配線６５に接続される。短針２０３用の図示しないパッド３は、第３配線層に形成される第３配線６７に接続される。第３配線６５は、ヴィア群６６を介して上層配線（第２配線）４に接続される。一方、第３配線６７は、ヴィア群６８及び第２配線層に形成された第２配線７０を介してヴィア７に接続されるとともに、ヴィア群６９を介して上部配線（第２配線）５に接続される。ここで、第２配線層において、第２配線５と第２配線７０は電気的に分離している。これにより、ヴィア７の一端は、第３配線６７を経由して接地されることとなる。すなわち、ヴィア６、７の抵抗を測定するための電流経路（ヴィアチェーン）は、第３配線６７を経由して接地されることとなる。
【００８６】
図１０に示す一例では、ＭＯＳ容量５０の一端は基板２０に接続されているため接地され、他端（ポリシリコンゲート５１）は、第１配線８、第２配線７０に接続されている。これにより、第２配線層（２ｍｅｔａｌ）が形成される工程において、ＭＯＳ容量５０は充電される。この結果、第２配線に供給される正の電荷によってヴィア群６８の一部に形成不良が発生する場合がある。
【００８７】
しかし、ヴィア群６８を構成するヴィアの数を多く設定することで、ヴィアの形成不良による抵抗測定精度の低下量を小さくすることができる。又、第２配線７０と第２配線５とは、同一層において分離され、第３配線６７を介して電気的に接続されている。この場合、対向する第２配線と第３配線の面積は、第２配線７０と第２配線５が一体となっている場合に比べて小さくすることができるため、この間の寄生容量の大きさも小さくできる。この結果、ヴィア抵抗の測定精度を向上することができる。
【００８８】
図８から図１０に示す一例では、下部配線にＭＯＳ容量を接続した形態を説明したが、これに限らず、ＰＩＰ（ｐｏｌｙｓｉｌｉｃｏｎ ｉｎｓｕｌａｔｏｒ ｐｏｌｙｓｉｌｉｃｏｎ）容量が接続されていても構わない。例えば、図１１に示すように、測定対象となるヴィア６、７間を接続し、抵抗測定時の電流経路となる下部配線８と、上部配線５との間に、下部配線層より下層に設けられたＰＩＰ容量６０が接続される。図１１は、図４に示すＴＥＧパタンにＰＩＰ容量６０を追加したＴＥＧパタンの構成例を示す図である。
【００８９】
図１１を参照して、下部配線８は、コンタクト４９を介してＰＩＰ容量６０の一端に接続される。ＰＩＰ容量６０の他端は、コンタクト５６、下部配線５５及びヴィア群５４を介して上部配線５に接続される。ＰＩＰ容量６０は、基板２０上のＰウェル６４上に下層から順に積層された素子分離領域６４（ＳＴＩ）、ポリシリコン層６３、酸化膜６２及びポリシリコン層６１を備える。下部配線５５は、第１配線層に設けられ、ヴィア群５４を介して上部配線５に接続され、コンタクト５６を介してポリシリコン層６３に接続される。その他の構成は、図４と同様であるので、その説明は省略する。
【００９０】
図１１に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、図４と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（上部配線４）に接触させ、電圧計１０１の探針２０２をパッド２（上部配線４）に接触させ、電圧計１０２の探針２０３をパッド３（上部配線５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線４、ヴィア６、下部配線８、ヴィア７、上部配線５、ヴィア群９、下部配線１０、コンタクト群１１、シリサイド層２２、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００９１】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【００９２】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００９３】
図１１に示す一例では、測定対象となるヴィア６、７間を接続し、抵抗測定のための電流経路となる下部配線８にＰＩＰ容量６０の一端（ポリシリコン層６１）が接続されている。ＰＩＰ容量６０の他端（ポリシリコン層６３）は、下部配線５５及び上部配線５を介して基板２０に接続されることで接地される。このため、ＰＩＰ容量６０によって下部配線８を流れる電流Ｉに対するノイズを低減することができ、より精度の高い抵抗測定が可能になる。
【００９４】
又、図１１に示す一例では、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、下部配線５５及び上部配線５を介して接地されている。この際、下部配線５５は、接地された下部配線１０と同一層内において電気的に分離されている。すなわち、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、上部配線５を介して接地される。これにより、下部配線層（１ｍｅｔａｌ）が形成される工程において、下部配線８、５５に接続されたＰＩＰ容量６０の両端（ポリシリコン層６１、６２）は同電位となり、ＰＩＰ容量６０への充電動作を防止することができる。
【００９５】
一方、図１２に示すように、ＰＩＰ容量６０の一端（ポリシリコン層６１）が、下部配線８に接続され、他端（ポリシリコン層６３）が、接地された下部配線１０に接続されている場合、下部配線層（１ｍｅｔａｌ）が形成される工程において、下部配線８を形成する際の印加電圧によりＰＩＰ容量６０は充電される。この場合、第１ヴィアの形成工程において、充電されたＰＩＰ容量６０からの電荷の供給によってヴィア７、６の形成不良が発生する。本一例で示された構造によれば、上述のようなＰＩＰ容量６０への充電を防止できるため、ヴィアの形成不良を防止することができる。
【００９６】
図１１に示す一例では、第１配線層と第２配線層とを接続する第１ヴィアを抵抗測定対象としたがこれに限らず第２配線層と第３配線層とを接続する第２ヴィアを測定対象としても良い。
【００９７】
図１３は、第２ヴィア（ヴィア３６、３７）を測定対象とし、下部配線にＰＩＰ容量が接続されたＴＥＧパタンの構造の一例を示す図である。
【００９８】
図１３を参照して、本一例によるＴＥＧパタンは、第３配線３４、３５、測定対象ヴィア３６、３７、ヴィア群３９、第２配線３８、４０、ヴィア群４１、４７、第１配線４２、４８、コンタクト群４３、表面付近にＰ＋拡散層４５及びシリサイド層４４が形成された基板２０を具備する。
【００９９】
第３配線３４、３５は同一の第３配線層（３Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、第１配線３８、４０は同一の第２配線層（２Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。更に、第１配線４１、４８は同一の第１配線層（１Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。ヴィア３６、３７はそれぞれ抵抗Ｒを有し、第３配線層と第２配線層との間に設けられる。第３配線３４は、ヴィア３６を介して第２配線３８の一端に接続され、第３配線３５の一端はヴィア３７を介して第２配線３８の他端に接続される。又、第３配線３５の他端は、第３配線層と第２配線層との間に設けられたヴィア群３９を介して第２配線４０に接続される。更に、第２配線４０は、第１配線層と第２配線との間に設けられたヴィア群４１を介して第１配線４２に接続される。第１配線４２は、第１配線層と基板２０との間に設けられたコンタクト群４３を介して基板２０に接続される。
【０１００】
コンタクト群４３と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層４４と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層４５）が形成されていることが好ましい。ここでは、基板２０上に形成されたＰウェル４１上にＰ＋拡散層４５が形成される。コンタクト群４３がシリサイド層４４及びＰ＋拡散層４５を介して基板２０に接続されることで、コンタクト群４３と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層４４を介してコンタクト群４３と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層４４の設置を省略してもよい。
【０１０１】
図１３を参照して、第２配線３８は、コンタクト４９を介してＰＩＰ容量６０の一端に接続される。ＰＩＰ容量６０の他端は、コンタクト５６、第１配線５５及びヴィア群５４を介して第２配線３５に接続される。ＰＩＰ容量６０は、基板２０上のＰウェル６４上に下層から順に積層された素子分離領域６４（ＳＴＩ）、ポリシリコン層６３、酸化膜６２及びポリシリコン層６１を備える。第１配線５５は、第１配線層に設けられ、ヴィア群５４を介して第２配線３５に接続され、コンタクト５６を介してポリシリコン層６３に接続される。
【０１０２】
図１３に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、探針２０１〜２０３を、それぞれ、第３配線層に設けられたパッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（第３配線３４）に接触させ、電圧計１０１の探針２０２をパッド２（第３配線３４）に接触させ、電圧計１０２の探針２０３をパッド３（第３配線３５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、第３配線３４、ヴィア３６、第２配線３８、ヴィア３７、第３配線３５、ヴィア群３９、第２配線４０、ヴィア群４１、第１配線４２、コンタクト群４３、シリサイド層４４、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【０１０３】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【０１０４】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【０１０５】
図１３に示す一例では、測定対象となるヴィア３６、３７間を接続し、抵抗測定のための電流経路となる第２配線３８にＰＩＰ容量６０の一端（ポリシリコン層６１）が接続されている。ＰＩＰ容量６０の他端（ポリシリコン層６３）は、第１配線５５及び第２配線４０を介して基板２０に接続されることで接地される。このため、ＰＩＰ容量６０によって第２配線３８を流れる電流Ｉに対するノイズを低減することができ、より精度の高い抵抗測定が可能になる。
【０１０６】
又、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、第１配線５５及び第２配線４０を介して接地されている。この際、第１配線５５は、接地された第１配線４２と同一層内において電気的に分離されている。すなわち、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、第２配線４０を介して接地される。これにより、第１配線層（１ｍｅｔａｌ）が形成される工程において、第１配線４８、５５に接続されたＰＩＰ容量６０の両端（ポリシリコン層６１、６２）は同電位となり、ＰＩＰ容量６０への充電動作を防止することができる。従って、本一例でも、上述のようなヴィアの形成不良を防止することができる。
【０１０７】
チップ上には様々な素子が形成されるが、それぞれの素子に対応した形状のＴＥＧパタンがチップ上に形成されることが好ましい。図８から図１３に示す一例は、容量付の配線を有する素子に対応するＴＥＧパタンとして形成され得る。
【０１０８】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態では、ヴィア抵抗の測定について詳述したが、コンタクト抵抗や配線抵抗の測定にも適用できることは言うまでもない。尚、上述の抵抗測定対象としてヴィアとコンタクトを区別して説明したが、配線間を接続する構成要素としては実質的に同一である。
【符号の説明】
【０１０９】
１〜３：パッド
１０１、１０２：電圧計
１００：電流源
２０１〜２０３：探針
４、５：上部配線
８、１０、１４、１５、１８：下部配線
６、７、３７、３８：ヴィア
９：ヴィア群
１１、１９：コンタクト群
１６、１７：コンタクト
２０：基板
２１：Ｐ＋拡散層
２２：シリサイド層
５０：ＭＯＳ容量
６０：ＰＩＰ容量
【技術分野】
【０００１】
本発明は、半導体装置、及び抵抗の測定方法に関し、特に、抵抗値用測定パターンを有する半導体装置、及びこれを用いたヴィア又はコンタクトの抵抗の測定方法に関する。
【背景技術】
【０００２】
半導体ウエハ上に半導体集積回路（ＩＣチップ）を形成する際、ＩＣチップ上の素子の形成不良を検出するためのチェックパタン、所謂ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）パタンが、当該半導体ウエハ上に形成される。
【０００３】
ＩＣチップを製造する場合、ＴＥＧの電気的特性を評価することにより、ＩＣチップにおける各エレメント（例えば、配線、ヴィア、拡散層）の形成状態を監視することができる。例えば、配線間を接続するヴィアやコンタクトの接続状態（導通状態）やその抵抗値を測定するためのＴＥＧとして、ヴィアチェーン（コンタクトチェーンとも称す）やケルビンパタンが知られている。
【０００４】
ヴィアチェーンを用いてヴィアの抵抗評価を行う技術が、例えば特開２００７−３０５９１８に記載されている（特許文献１参照）。特許文献１では、２端子法によってヴィアチェーン内のヴィア抵抗の評価が行われている。
【０００５】
２端子法による抵抗評価の場合、電流をヴィアチェーンに流すための探針と、測定用パッドとの接触抵抗によって、ヴィア抵抗の測定精度が低減するという問題がある。近年、プロセスの微細化に伴い、前述の接触抵抗による測定値への影響が無視できなくなっている。このため、ヴィア抵抗を精度良く測定する場合、探針と測定用パッドとの接触抵抗の影響を受けずにヴィア抵抗の測定が可能な４端子法が用いられる。
【０００６】
図１は、４端子法によってヴィア抵抗が測定されるケルビンパタンの基本的な構造を示す平面図である。図２Ａは、図１に示すＡ−Ａ’断面図、図２Ｂは、図１に示すＢ−Ｂ’断面図である。図１、図２Ａ、及び図２Ｂを参照して、４端子法によるヴィア抵抗測定について説明する。
【０００７】
ケルビンパタンを形成するチェックパタンは、４つのパッド７１〜７４、測定対象となるヴィア９０に接続される上部配線８１及び下部配線８２を備える。詳細には、パッド７１、７２、７３、７４は同じ配線層に形成される。又、測定対象のヴィア９０の上部は、上部配線８１を介してパッド７１、７３に接続され、ヴィア９０の下部は、下部配線８２を介してパッド７２、７４に接続される。
【０００８】
４端子法による抵抗測定を行う測定器は、直流の電流源１００、電圧計１０１、１０２、４本の探針２０１〜２０４を備える。
【０００９】
抵抗測定を行う場合、探針２０１、探針２０２、探針２０３、探針２０４を、それぞれ、パッド７１、パッド７２、パッド７３、パッド７４に接触させる。続いて、電流源１００によって、探針２０１から接地された探針２０４へ電流Ｉを供給する。このときの、探針２０２、探針２０３の電圧Ｖ１、Ｖ２を、電圧計１０１、１０２で、それぞれ計測する。
【００１０】
その結果、ヴィア９０の抵抗Ｒは、（１）式で求まる。
Ｒ＝（Ｖ２−Ｖ１）／Ｉ・・・（１）
４端子法では、測定される電圧Ｖ１、Ｖ２は、電流源１００からの探針２０１とパッド７１との接触抵抗の影響を受けないため、微小なヴィア抵抗Ｒを精度良く測定することができる。
【００１１】
このような４端子法を利用した素子形状評価方法が、例えば、特開平１０−１３５４１２（特許文献２参照）や、特表２００４−５３７８５９（特許文献３参照）に記載されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−３０５９１８
【特許文献２】特開平１０−１３５４１２
【特許文献３】特表２００４−５３７８５９
【発明の概要】
【発明が解決しようとする課題】
【００１３】
微小抵抗を測定したい場合、上述のように電流供給用の２端子、電圧測定用の２端子の計４端子が必要となる。この場合、４端子確保のため４つのパッドを設ける必要がある。又、ヴィア抵抗の測定のため、４探針を用意しなければならない。
【００１４】
近年、回路面積の縮小化、テスト効率の向上、及びテスト時間の短縮化に対する要求が高まっている。このため、ヴィア抵抗を測定するためのパッド数や探針数を減らすことが求められている。２端子法を用いれば、パッド数や探針数を少なくすることができるが、上述のように、測定精度が低くなるという問題がある。
【００１５】
以上のことから、高い測定精度を維持しつつ、パッドの少ないＴＥＧパタン、及び探針数の少ないヴィア抵抗（コンタクト抵抗）の測定方法が強く求められている。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１７】
本発明による半導体装置は、電流源接続用の第１パッド（１）と、一端が、第１パッド（１）に接続され、他端が、基板（２０）と同じ導電型の拡散層（２１）を介して基板（２０）に接続されたヴィアチェーンと、電圧測定用の第２パッド（２）及び第３パッド（３）とを具備する。ヴィアチェーンは、第１パッド（１）及び第２パッド（２）が接続される第１配線（４）と、一端が第１配線（４）に接続され、他端が第３パッド（３）に接続された、抵抗測定対象となるヴィア又はコンタクト（例えば６）とを備える。本発明では、第１パッド（１）からヴィアチェーンを介して基板（２０）に電流が流れた状態において、第２パッド（２）及び第３パッド（３）を介して測定された電圧値によって、抵抗測定対象（例えば６）の抵抗が測定される。
【００１８】
本発明による抵抗測定方法は、第１パッド（１）から基板（２）に対して電流を流すステップと、第１パッド（１）が設けられた第１配線（４）上に設けられた第２パッド（２）の第１電圧（Ｖ１）を測定するステップと、抵抗測定対象（例えば６）を介して第１配線（４）に接続された第２配線（例えば５）上に設けられた第３パッド（３）の第２電圧（Ｖ２）を測定するステップと、電流の大きさ（Ｉ）、第１電圧（Ｖ１）、及び第２電圧（Ｖ２）の測定値とを用いて抵抗測定対象の抵抗値を算出するステップとを具備する。ここで、電流（Ｉ）は、第１パッド（１）から、抵抗測定対象のヴィア又はコンタクトと、基板（２０）上に設けられた拡散層（２１）とを介して基板（２０）に至る経路を流れ、拡散層（２１）は、基板と同じ導電型である。
【００１９】
以上のように、本発明では、抵抗測定のための電流経路の一端を基板に接続することで、接地のための探針及びパッドが不要になる。又、基板と同じ導電型の拡散層を介してヴィアチェーンが接続されているため、電流経路における抵抗値が小さくなる。これにより、測定される電圧値の増大を防止することができる。
【発明の効果】
【００２０】
従って、本発明によれば、少ない探針数でヴィア抵抗又はコンタクト抵抗の精密測定が可能となる。
【００２１】
又、ヴィア抵抗又はコンタクト抵抗の精密測定が可能なテストパタンの面積を縮小することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、４端子法によってヴィア抵抗が測定されるケルビンパタンの基本的な構造を示す平面図である。
【図２Ａ】図２Ａは、図１に示すＡ−Ａ’断面図である。
【図２Ｂ】図２Ｂは、図１に示すＢ−Ｂ’断面図である。
【図３】図３は、本発明による半導体装置の構造の一例を示す平面図である。
【図４】図４は、本発明による半導体装置の構造の一例を示す断面図である。
【図５】図５は、本発明による半導体装置の構造の他の一例を示す断面図である。
【図６】図６は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図７】図７は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図８】図８は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図９】図９は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図１０】図１０は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図１１】図１１は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【図１２】図１２は、容量接続によるヴィアの形成不良のメカニズムを示す断面図である。
【図１３】図１３は、本発明による半導体装置の構造の更に他の一例を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示す。本発明による半導体装置（以下、ＴＥＧパタンと称す）は、ＩＣチップとともに半導体ウエハ上に設けられ、ＩＣチップ上に設けられるヴィア又はコンタクトの抵抗を精密に測定するために用いられるチェックパタンである。本発明によるＴＥＧパタンは、ＩＣチップ内に設けられても、ＩＣチップ外部の領域（例えばスクライブ領域）に設けられてもどちらでもよい。
【００２４】
先ず、本発明によるＴＥＧパタンの構造を説明する。図３は、本発明によるＴＥＧパタンの構造の一例を示す平面図である。図４は、本発明によるＴＥＧパタンの構造の一例を示す断面図である。図３及び図４を参照して、本発明によるＴＥＧパタンの構造及びヴィア抵抗の測定方法の一例を説明する。本一例におけるＴＥＧパタンは、２部配線間を接続するヴィア６、７の抵抗を測定するためのチェックパタンである。
【００２５】
図３及び図４を参照して、本一例によるＴＥＧパタンは、パッド１、２、３、上部配線４、５、測定対象ヴィア６、７、下部配線８、１０、ヴィア群９、コンタクト群１１、表面付近にＰ＋拡散層２１及びシリサイド層２２が形成された基板２０を具備する。
【００２６】
上部配線４、５は同一の第２配線層（上部配線層：２Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、下部配線８、１０は同一の第１配線層（下部配線層：１Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。ヴィア６、７はそれぞれ抵抗Ｒを有し、上部配線層と下部配線層との間に設けられる。上部配線４は、ヴィア６を介して下部配線８の一端に接続され、上部配線５の一端はヴィア７を介して下部配線８の他端に接続される。又、上部配線５の他端は、第２配線層と第１配線層との間に設けられたヴィア群９を介して下部配線１０に接続される。更に下部配線１０は、第１配線層と基板２０との間に設けられたコンタクト群１１を介して基板２０に接続される。
【００２７】
コンタクト群１１と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層２２と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層２１）が形成されていることが好ましい。コンタクト群１１がシリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続されることで、コンタクト群１１と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層２２を介してコンタクト群１１と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層２２の設置を省略してもよい。
【００２８】
パッド１、２、３、及び上部配線４、５は、同一の第２配線層に設けられる。パッド１は、上部配線４に接続され、電流供給用のパッドとして機能する。パッド２は、上部配線４に接続され、測定対象ヴィア６の端部の電圧を測定するためのパッドとして機能する。パッド３は、上部配線５に接続され、測定対象ヴィア７の端部の電圧を測定するためのパッドとして機能する。
【００２９】
以上のように、図４に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーンを形成する。以下では、ヴィアやコンタクトによって配線間が接続されたヴィアチェーンのみならず、コンタクトのみによって配線間が接続されたコンタクトチェーンを、ヴィアチェーンと称して説明する。
【００３０】
次に、本発明によるＴＥＧパタンを用いたヴィア抵抗の測定方法について説明する。
【００３１】
探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線４、ヴィア６、下部配線８、ヴィア７、上部配線５、ヴィア群９、下部配線１０、コンタクト群１１、シリサイド層２２、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００３２】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。ただし、ヴィア６、７は同じ抵抗値Ｒであるものとする。
Ｒ＝（Ｖ１−Ｖ２）／２Ｉ・・・（２）
【００３３】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００３４】
本発明では、コンタクト群１１と基板２０との間の抵抗成分を少なくするため、基板２０よりも濃度の高い不純物がドープされたＰ＋拡散層２１やシリサイド層２２を介して、コンタクト群と基板２０とを接続している。これにより、探針２０１から基板２０に至る電流経路を低抵抗化し、測定電圧Ｖ１、Ｖ２の上昇を抑制することができる。又、ヴィア群９におけるヴィア数やコンタクト群１１におけるコンタクト数を多く設定し、ヴィア群９やコンタクト群１１における抵抗成分を少なくすることが好ましい。
【００３５】
例えば、測定用の電流Ｉが小さく、測定電圧Ｖ１、Ｖ２が大きくなると、探針２０２、２０４が融解し、測定不能となる場合がある。基板２０に流れる電流を利用している場合、基板２０との接続抵抗によって、測定電圧Ｖ１、Ｖ２が増大する恐れがある。しかし、上述のように本発明では基板２０とコンタクト群１１との間の抵抗を低減する構造となっているため、このような問題は発生しない。
【００３６】
次に、図５を参照して、図４に示すＴＥＧパタンの変形例について説明する。図４に示すＴＥＧパタンでは、第２配線層にヴィア抵抗の測定用パッドが設けられたが、これに限らず、第１配線層に設けられてもよい。図５を参照して、本一例によるＴＥＧパタンは、下部配線１４、１５、測定対象コンタクト１６、１７、コンタクト群１９、及び表面付近にＰ＋拡散層２１及びシリサイド層２２、２８が形成された基板２０を具備する。
【００３７】
下部配線１４、１５は同一の第１配線層内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。コンタクト１６、１７はそれぞれ抵抗Ｒを有し、基板２０と下部配線層との間に設けられる。下部配線１４は、コンタクト１６を介してシリサイド層２８の一端に接続され、下部配線１５の一端はコンタクト１７を介してシリサイド層２８の他端に接続される。又、下部配線１５の他端は、基板２０と第１配線層との間に設けられたコンタクト群１９、シリサイド層２２、及びＰ＋拡散層２１を介して基板２０に接続される。
【００３８】
コンタクト群１９と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層２２と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層２１）が形成されていることが好ましい。コンタクト群１９がシリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続されることで、コンタクト群１１と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層２２を介してコンタクト群１９と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層２２の設置を省略してもよい。
【００３９】
図示しないパッド１、２、３は下部配線１４、１５と同一の第１配線層に設けられる。パッド１は、下部配線１４に接続され、電流供給用のパッドとして機能する。パッド２は、下部配線１４に接続され、測定対象コンタクト１６の端部の電圧を測定するためのパッドとして機能する。パッド３は、下部配線１５に接続され、測定対象コンタクト１７の端部の電圧を測定するためのパッドとして機能する。
【００４０】
以上のように、図５に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーン（コンタクトチェーン）を形成する。
【００４１】
次に、本一例におけるＴＥＧパタンを用いたヴィア抵抗の測定方法について説明する。
【００４２】
図５に示す一例においても、上述と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、下部配線１４、コンタクト１６、シリサイド層２８、コンタクト１７、下部配線１５、コンタクト群１９、シリサイド層２２、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００４３】
上述と同様に、探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、コンタクト１６、１７の抵抗Ｒは（２）式のように表される。ただし、コンタクト１６、１７は同じ抵抗値Ｒであるものとする。
【００４４】
以上のように、下部配線層にパッドが接続されている場合でも、４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でコンタクト抵抗の精密測定が可能となる。
【００４５】
本発明では、コンタクト群１９と基板２０との間の抵抗成分を少なくするため、Ｐ＋拡散層２１やシリサイド層２２を介して、コンタクト群と基板２０とを接続している。これにより、探針２０１から基板２０に至る電流経路を低抵抗化し、測定電圧Ｖ１、Ｖ２の上昇を抑制することができる。又、コンタクト群１９におけるコンタクト数を多く設定することで、コンタクト群１１における抵抗成分を少なくすることが好ましい。
【００４６】
例えば、測定用の電流Ｉが小さく、測定電圧Ｖ１、Ｖ２が大きくなると、探針２０２、２０４が融解し、測定不能となる場合がある。基板２０に流れる電流を利用している場合、基板２０との接続抵抗によって、測定電圧Ｖ１、Ｖ２が増大する恐れがある。しかし、上述のように本発明では基板２０とコンタクト群１９との間の抵抗を低減する構造となっているため、このような問題は発生しない。
【００４７】
図３から図５に示す一例では、２つのヴィア又はコンタクトの抵抗を介した電流を利用して、ヴィア抵抗又はコンタクト抵抗を測定する方法を説明したが、１つのヴィア又はコンタクトを介した電流を利用して抵抗測定を行ってもよい。
【００４８】
図６は、第２配線層に測定用パッドが設けられ、１つのヴィアの抵抗を測定可能なＴＥＧパタンの構成の一例を示す断面図である。図６に示すＴＥＧパタンは、上部配線４、５、測定対象ヴィア６、下部配線１８、ヴィア群９、コンタクト群１１、表面付近にＰ＋拡散層２１及びシリサイド層２２が形成された基板２０を具備する。
【００４９】
上部配線４、５は同一の第２配線層内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、下部配線１８は第１配線層内に形成される。ヴィア６は抵抗Ｒを有し、上部配線層と下部配線層との間に設けられる。上部配線４は、ヴィア６を介して下部配線１８の一端に接続され、上部配線５は、第２配線層と第１配線層との間に設けられたヴィア群９を介して下部配線１８に接続される。更に下部配線１８は、第１配線層と基板２０との間に設けられたコンタクト群１１を介して基板２０に接続される。
【００５０】
コンタクト群１１と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層２２と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層２１）が形成されていることが好ましい。コンタクト群１１がシリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続されることで、コンタクト群１１と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層２２を介してコンタクト群１１と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層２２の設置を省略してもよい。
【００５１】
図示しないパッド１、２、３、及び上部配線４、５は、同一の第２配線層に設けられる。パッド１は、上部配線４に接続され、電流供給用のパッドとして機能する。パッド２は、上部配線４に接続され、測定対象ヴィア６の一端の電圧を測定するためのパッドとして機能する。パッド３は、上部配線５に接続され、測定対象ヴィア６の他端の電圧を測定するためのパッドとして機能する。
【００５２】
以上のように、図６に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーンを形成する。
【００５３】
次に、本一例におけるＴＥＧパタンを用いたヴィア抵抗の測定方法について説明する。
【００５４】
図６に示す一例においても、上述と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線１４、ヴィア６、下部配線１８、コンタクト群１１、シリサイド層２２、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００５５】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。ヴィア６の両端の電圧はＶ１−Ｖ２となるため、電流源１００からの電流値をＩとすると、ヴィア６の抵抗Ｒは（３）式のように表される。
Ｒ＝（Ｖ１−Ｖ２）／Ｉ・・・（３）
【００５６】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００５７】
又、上述と同様に、本発明では基板２０とコンタクト群１１との間の抵抗を低減する構造となっているため、測定電圧Ｖ１、Ｖ２の増大を防止することができる。
【００５８】
次に、図７を参照して、図６に示すＴＥＧパタンの変形例について説明する。図６に示すＴＥＧパタンでは、第２配線層にコンタクト抵抗の測定用パッドが設けられたが、これに限らず、第１配線層に設けられてもよい。図７を参照して、本一例によるＴＥＧパタンは、下部配線１４、１５、測定対象コンタクト１６、コンタクト群１９、表面付近にＰ＋拡散層２１及びシリサイド層２２が形成された基板２０を具備する。
【００５９】
下部配線１４、１５は同一の第１配線層内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。コンタクト１６は抵抗Ｒを有し、基板２０と下部配線層との間に設けられる。下部配線１４は、コンタクト１６、シリサイド層２２、Ｐ＋拡散層２１を介して基板２０に接続され、下部配線１５は、基板２０と第１配線層との間に設けられたコンタクト群１９、シリサイド層２２及びＰ＋拡散層２１を介して基板２０に接続される。
【００６０】
図示しないパッド１、２、３は下部配線１４、１５と同一の第１配線層に設けられる。パッド１は、下部配線１４に接続され、電流供給用のパッドとして機能する。パッド２は、下部配線１４に接続され、測定対象コンタクト１６の一端の電圧を測定するためのパッドとして機能する。パッド３は、下部配線１５に接続され、コンタクト１６の他端が接続されるシリサイド層２２（Ｐ＋拡散層２１）の電圧を測定するためのパッドとして機能する。ここで、電圧測定用のパッド３とコンタクト１６の他端との間の抵抗を、低減するため、コンタクト群１９におけるコンタクト数を多く設定することが好ましい。これにより、電圧の測定精度、すなわちコンタクト抵抗の測定精度が向上する。
【００６１】
以上のように、図７に示す一例では、一端が電流源接続用のパッド１に接続され、他端が基板２０に接続されたヴィアチェーン（コンタクトチェーン）を形成する。
【００６２】
次に、本一例におけるＴＥＧパタンを用いたコンタクト抵抗の測定方法について説明する。
【００６３】
図７に示す一例においても、上述と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１に接触させ、電圧計１０１の探針２０２をパッド２に接触させ、電圧計１０２の探針２０３をパッド３に接触させる。電流源１００からパッド１に供給される電流Ｉは、下部配線１４、コンタクト１６、及びＰ＋拡散層２１を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００６４】
上述と同様に、探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。コンタクト１６の両端の電圧はＶ１−Ｖ２となるため、電流源１００からの電流値をＩとすると、コンタクト１６の抵抗Ｒは（３）式のように表される。
【００６５】
以上のように、下部配線層にパッドが接続されている場合でも、４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でコンタクト抵抗の精密測定が可能となる。
【００６６】
本発明では、電流経路の一端を基板２０に接続することで、４端子法による測定を３端子（３探針）で行うことが可能となる。これにより、ヴィア抵抗やコンタクト抵抗の精密測定を行う際における、測定効率や測定コストを低減することが可能となる。又、本発明によれば、パッド数も減らせることから、ＴＥＧパタン（テストパタン）の面積は小さくなる。
【００６７】
又、Ｐ＋拡散層やシリサイド層を介した接続により、基板とコンタクトとの接続抵抗が低減されるため、測定電圧が低下し、測定電圧の高電圧化に伴う測定不良を防止することができる。更に、電流経路上のヴィアやコンタクトを並列に複数設けることで、接触不良に伴う測定不良を防止することができる。すなわち、本発明によれば、測定歩留まりを低減しつつ、高精度なヴィア抵抗やコンタクト抵抗の測定が可能となる。又、測定のための電流値が安定するため、半導体ウエハ内における各ＴＥＧパタンに対する測定バラツキを小さくすることができる。
【００６８】
測定対象となるヴィアが接続する配線には、当該配線に対するノイズを低減するための容量素子が接続されていることが好ましい。例えば、図８に示すように、測定対象となるヴィア６、７間を接続し、抵抗測定時の電流経路となる下部配線８に、一端が接地されたＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量５０が接続される。図８は、図４に示すＴＥＧパタンにＭＯＳ容量５０を追加したＴＥＧパタンの構成例を示す図である。
【００６９】
図８を参照して、下部配線８は、コンタクト４９を介してＭＯＳ容量５０に接続される。ＭＯＳ容量５０は、基板２０上のＰウェル５４上に下層から順に積層された酸化膜５２及びポリシリコンゲート５１を備える。又、酸化膜５２及びポリシリコンゲート５１直下のＰウェル５４は、素子分離領域５３（ＳＴＩ）によって囲まれる。下部配線８は、コンタクト４９を介してポリシリコンゲート５１に接続される。その他の構成は、図４と同様であるので、その説明は省略する。
【００７０】
図８に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、図４と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（上部配線４）に接触させ、電圧計１０１の探針２０２をパッド２（上部配線４）に接触させ、電圧計１０２の探針２０３をパッド３（上部配線５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線４、ヴィア６、下部配線８、ヴィア７、上部配線５、ヴィア群９、下部配線１０、コンタクト群１１、シリサイド層２２、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００７１】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【００７２】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００７３】
図８に示す一例では、測定対象となるヴィア６、７間を接続し、抵抗測定のための電流経路となる下部配線８にＭＯＳ容量５０の一端（ポリシリコンゲート５１）が接続されている。ＭＯＳ容量５０の他端は、Ｐウェル４６を介して接地されているため、ＭＯＳ容量５０によって下部配線８を流れる電流Ｉに対するノイズを低減することができる。これにより、より精度の高い抵抗測定が可能になる。
【００７４】
図８に示す一例では、第１配線層と第２配線層とを接続する第１ヴィアを抵抗測定対象としたがこれに限らず第２配線層と第３配線層とを接続する第２ヴィアを測定対象としても良い。
【００７５】
図９は、第２ヴィア（ヴィア３６、３７）を測定対象とし、下部配線にＭＯＳ容量が接続されたＴＥＧパタンの構造の一例を示す図である。
【００７６】
図９を参照して、本一例によるＴＥＧパタンは、第３配線３４、３５、測定対象ヴィア３６、３７、ヴィア群３９、第２配線３８、４０、ヴィア群４１、４７、第１配線４２、４８、コンタクト群４３、表面付近にＰ＋拡散層４５及びシリサイド層４４が形成された基板２０を具備する。
【００７７】
第３配線３４、３５は同一の第３配線層（３Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、第１配線３８、４０は同一の第２配線層（２Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。更に、第１配線４１、４８は同一の第１配線層（１Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。ヴィア３６、３７はそれぞれ抵抗Ｒを有し、第３配線層と第２配線層との間に設けられる。第３配線３４は、ヴィア３６を介して第２配線３８の一端に接続され、第３配線３５の一端はヴィア３７を介して第２配線３８の他端に接続される。又、第３配線３５の他端は、第３配線層と第２配線層との間に設けられたヴィア群３９を介して第２配線４０に接続される。更に、第２配線４０は、第１配線層と第２配線との間に設けられたヴィア群４１を介して第１配線４２に接続される。第１配線４２は、第１配線層と基板２０との間に設けられたコンタクト群４３を介して基板２０に接続される。
【００７８】
コンタクト群４３と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層４４と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層４５）が形成されていることが好ましい。ここでは、基板２０上に形成されたＰウェル４１上にＰ＋拡散層４５が形成される。コンタクト群４３がシリサイド層４４及びＰ＋拡散層４５を介して基板２０に接続されることで、コンタクト群４３と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層４４を介してコンタクト群４３と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層４４の設置を省略してもよい。
【００７９】
図９を参照して、第２配線３８は、ヴィア群４７、第１配線４８及びコンタクト４９を介してＭＯＳ容量５０に接続される。ＭＯＳ容量５０は、基板２０上のＰウェル５４上に下層から順に積層された酸化膜５２及びポリシリコンゲート５１を備える。又、酸化膜５２及びポリシリコンゲート５１直下のＰウェル５４は、素子分離領域５３（ＳＴＩ）によって囲まれる。下部配線８は、コンタクト４９を介してポリシリコンゲート５１に接続される。
【００８０】
図９に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、探針２０１〜２０３を、それぞれ、第３配線層に設けられたパッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（第３配線３４）に接触させ、電圧計１０１の探針２０２をパッド２（第３配線３４）に接触させ、電圧計１０２の探針２０３をパッド３（第３配線３５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、第３配線３４、ヴィア３６、第２配線３８、ヴィア３７、第３配線３５、ヴィア群３９、第２配線４０、ヴィア群４１、第１配線４２、コンタクト群４３、シリサイド層４４、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００８１】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【００８２】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００８３】
図９に示す一例では、測定対象となるヴィア３６、３７間を接続し、抵抗測定のための電流経路となる第２配線３８にＭＯＳ容量５０の一端（ポリシリコンゲート５１）が接続されている。ＭＯＳ容量５０の他端は、Ｐウェル４６を介して接地されているため、ＭＯＳ容量５０によって第２配線３８を流れる電流Ｉに対するノイズを低減することができる。これにより、より精度の高い抵抗測定が可能になる。
【００８４】
次に、図８に示すTEGパタンにおいて、上部配線層（第２配線層：２ｍｅｔａｌ）の上層（第３配線層：３ｍｅｔａｌ）に接続されたパッドを利用してヴィア抵抗を測定するためのＴＥＧパタンの構造について、図１０を参照して説明する。
【００８５】
第３配線層に接続されたパッドを利用する場合、コンタクト６、７を含むヴィア抵抗測定用のヴィアチェーンは、複数のヴィアを介して第３配線層を経由するように形成されることが好ましい。詳細には、短針２０１、２０２用の図示しないパッド１、２は、第３配線層に形成される第３配線６５に接続される。短針２０３用の図示しないパッド３は、第３配線層に形成される第３配線６７に接続される。第３配線６５は、ヴィア群６６を介して上層配線（第２配線）４に接続される。一方、第３配線６７は、ヴィア群６８及び第２配線層に形成された第２配線７０を介してヴィア７に接続されるとともに、ヴィア群６９を介して上部配線（第２配線）５に接続される。ここで、第２配線層において、第２配線５と第２配線７０は電気的に分離している。これにより、ヴィア７の一端は、第３配線６７を経由して接地されることとなる。すなわち、ヴィア６、７の抵抗を測定するための電流経路（ヴィアチェーン）は、第３配線６７を経由して接地されることとなる。
【００８６】
図１０に示す一例では、ＭＯＳ容量５０の一端は基板２０に接続されているため接地され、他端（ポリシリコンゲート５１）は、第１配線８、第２配線７０に接続されている。これにより、第２配線層（２ｍｅｔａｌ）が形成される工程において、ＭＯＳ容量５０は充電される。この結果、第２配線に供給される正の電荷によってヴィア群６８の一部に形成不良が発生する場合がある。
【００８７】
しかし、ヴィア群６８を構成するヴィアの数を多く設定することで、ヴィアの形成不良による抵抗測定精度の低下量を小さくすることができる。又、第２配線７０と第２配線５とは、同一層において分離され、第３配線６７を介して電気的に接続されている。この場合、対向する第２配線と第３配線の面積は、第２配線７０と第２配線５が一体となっている場合に比べて小さくすることができるため、この間の寄生容量の大きさも小さくできる。この結果、ヴィア抵抗の測定精度を向上することができる。
【００８８】
図８から図１０に示す一例では、下部配線にＭＯＳ容量を接続した形態を説明したが、これに限らず、ＰＩＰ（ｐｏｌｙｓｉｌｉｃｏｎ ｉｎｓｕｌａｔｏｒ ｐｏｌｙｓｉｌｉｃｏｎ）容量が接続されていても構わない。例えば、図１１に示すように、測定対象となるヴィア６、７間を接続し、抵抗測定時の電流経路となる下部配線８と、上部配線５との間に、下部配線層より下層に設けられたＰＩＰ容量６０が接続される。図１１は、図４に示すＴＥＧパタンにＰＩＰ容量６０を追加したＴＥＧパタンの構成例を示す図である。
【００８９】
図１１を参照して、下部配線８は、コンタクト４９を介してＰＩＰ容量６０の一端に接続される。ＰＩＰ容量６０の他端は、コンタクト５６、下部配線５５及びヴィア群５４を介して上部配線５に接続される。ＰＩＰ容量６０は、基板２０上のＰウェル６４上に下層から順に積層された素子分離領域６４（ＳＴＩ）、ポリシリコン層６３、酸化膜６２及びポリシリコン層６１を備える。下部配線５５は、第１配線層に設けられ、ヴィア群５４を介して上部配線５に接続され、コンタクト５６を介してポリシリコン層６３に接続される。その他の構成は、図４と同様であるので、その説明は省略する。
【００９０】
図１１に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、図４と同様に、探針２０１〜２０３を、それぞれ、パッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（上部配線４）に接触させ、電圧計１０１の探針２０２をパッド２（上部配線４）に接触させ、電圧計１０２の探針２０３をパッド３（上部配線５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、上部配線４、ヴィア６、下部配線８、ヴィア７、上部配線５、ヴィア群９、下部配線１０、コンタクト群１１、シリサイド層２２、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【００９１】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【００９２】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【００９３】
図１１に示す一例では、測定対象となるヴィア６、７間を接続し、抵抗測定のための電流経路となる下部配線８にＰＩＰ容量６０の一端（ポリシリコン層６１）が接続されている。ＰＩＰ容量６０の他端（ポリシリコン層６３）は、下部配線５５及び上部配線５を介して基板２０に接続されることで接地される。このため、ＰＩＰ容量６０によって下部配線８を流れる電流Ｉに対するノイズを低減することができ、より精度の高い抵抗測定が可能になる。
【００９４】
又、図１１に示す一例では、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、下部配線５５及び上部配線５を介して接地されている。この際、下部配線５５は、接地された下部配線１０と同一層内において電気的に分離されている。すなわち、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、上部配線５を介して接地される。これにより、下部配線層（１ｍｅｔａｌ）が形成される工程において、下部配線８、５５に接続されたＰＩＰ容量６０の両端（ポリシリコン層６１、６２）は同電位となり、ＰＩＰ容量６０への充電動作を防止することができる。
【００９５】
一方、図１２に示すように、ＰＩＰ容量６０の一端（ポリシリコン層６１）が、下部配線８に接続され、他端（ポリシリコン層６３）が、接地された下部配線１０に接続されている場合、下部配線層（１ｍｅｔａｌ）が形成される工程において、下部配線８を形成する際の印加電圧によりＰＩＰ容量６０は充電される。この場合、第１ヴィアの形成工程において、充電されたＰＩＰ容量６０からの電荷の供給によってヴィア７、６の形成不良が発生する。本一例で示された構造によれば、上述のようなＰＩＰ容量６０への充電を防止できるため、ヴィアの形成不良を防止することができる。
【００９６】
図１１に示す一例では、第１配線層と第２配線層とを接続する第１ヴィアを抵抗測定対象としたがこれに限らず第２配線層と第３配線層とを接続する第２ヴィアを測定対象としても良い。
【００９７】
図１３は、第２ヴィア（ヴィア３６、３７）を測定対象とし、下部配線にＰＩＰ容量が接続されたＴＥＧパタンの構造の一例を示す図である。
【００９８】
図１３を参照して、本一例によるＴＥＧパタンは、第３配線３４、３５、測定対象ヴィア３６、３７、ヴィア群３９、第２配線３８、４０、ヴィア群４１、４７、第１配線４２、４８、コンタクト群４３、表面付近にＰ＋拡散層４５及びシリサイド層４４が形成された基板２０を具備する。
【００９９】
第３配線３４、３５は同一の第３配線層（３Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。又、第１配線３８、４０は同一の第２配線層（２Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。更に、第１配線４１、４８は同一の第１配線層（１Ｍｅｔａｌ）内に形成され、互いに素子分離領域（図示なし）によって電気的に分離されている。ヴィア３６、３７はそれぞれ抵抗Ｒを有し、第３配線層と第２配線層との間に設けられる。第３配線３４は、ヴィア３６を介して第２配線３８の一端に接続され、第３配線３５の一端はヴィア３７を介して第２配線３８の他端に接続される。又、第３配線３５の他端は、第３配線層と第２配線層との間に設けられたヴィア群３９を介して第２配線４０に接続される。更に、第２配線４０は、第１配線層と第２配線との間に設けられたヴィア群４１を介して第１配線４２に接続される。第１配線４２は、第１配線層と基板２０との間に設けられたコンタクト群４３を介して基板２０に接続される。
【０１００】
コンタクト群４３と基板２０とが接続される基板２０上の境界領域には、上層から順にシリサイド層４４と、基板２０と同じ導電型の拡散層（ここではＰ＋拡散層４５）が形成されていることが好ましい。ここでは、基板２０上に形成されたＰウェル４１上にＰ＋拡散層４５が形成される。コンタクト群４３がシリサイド層４４及びＰ＋拡散層４５を介して基板２０に接続されることで、コンタクト群４３と基板２０との間の抵抗を小さくすることができる。これにより、ヴィア抵抗を測定するための電流経路上の抵抗を小さくすることができる。尚、シリサイド層４４を介してコンタクト群４３と基板２０とを接続する方が、低抵抗化の効果は大きいが、シリサイド層４４の設置を省略してもよい。
【０１０１】
図１３を参照して、第２配線３８は、コンタクト４９を介してＰＩＰ容量６０の一端に接続される。ＰＩＰ容量６０の他端は、コンタクト５６、第１配線５５及びヴィア群５４を介して第２配線３５に接続される。ＰＩＰ容量６０は、基板２０上のＰウェル６４上に下層から順に積層された素子分離領域６４（ＳＴＩ）、ポリシリコン層６３、酸化膜６２及びポリシリコン層６１を備える。第１配線５５は、第１配線層に設けられ、ヴィア群５４を介して第２配線３５に接続され、コンタクト５６を介してポリシリコン層６３に接続される。
【０１０２】
図１３に示すＴＥＧパタンを用いてヴィア抵抗を測定する場合、探針２０１〜２０３を、それぞれ、第３配線層に設けられたパッド１〜３に接触させる。詳細には、先ず、電流源１００の探針２０１をパッド１（第３配線３４）に接触させ、電圧計１０１の探針２０２をパッド２（第３配線３４）に接触させ、電圧計１０２の探針２０３をパッド３（第３配線３５）に接触させる。電流源１００からパッド１に供給される電流Ｉは、第３配線３４、ヴィア３６、第２配線３８、ヴィア３７、第３配線３５、ヴィア群３９、第２配線４０、ヴィア群４１、第１配線４２、コンタクト群４３、シリサイド層４４、Ｐ＋拡散層２１及びＰウェル４６を経由し、基板２０に至る経路（ヴィアチェーン）を流れる。この際、基板２０は接地されているため、従来技術のように接地するためのパッド及び探針は必要ない。
【０１０３】
探針２０１から電流を供給している間、探針２０２、２０３を介してパッド２、３の電圧Ｖ１、Ｖ２を測定する。電流源１００からの電流値をＩとすると、ヴィア６、７のそれぞれの抵抗Ｒは（２）式のように表される。
【０１０４】
以上のように、本発明によるＴＥＧパタンを用いることで４探針法による抵抗測定を３探針で行うことができる。すなわち、本発明によれば、３探針でヴィア抵抗の精密測定が可能となる。
【０１０５】
図１３に示す一例では、測定対象となるヴィア３６、３７間を接続し、抵抗測定のための電流経路となる第２配線３８にＰＩＰ容量６０の一端（ポリシリコン層６１）が接続されている。ＰＩＰ容量６０の他端（ポリシリコン層６３）は、第１配線５５及び第２配線４０を介して基板２０に接続されることで接地される。このため、ＰＩＰ容量６０によって第２配線３８を流れる電流Ｉに対するノイズを低減することができ、より精度の高い抵抗測定が可能になる。
【０１０６】
又、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、第１配線５５及び第２配線４０を介して接地されている。この際、第１配線５５は、接地された第１配線４２と同一層内において電気的に分離されている。すなわち、ＰＩＰ容量６０の一端（ポリシリコン層６３）は、第２配線４０を介して接地される。これにより、第１配線層（１ｍｅｔａｌ）が形成される工程において、第１配線４８、５５に接続されたＰＩＰ容量６０の両端（ポリシリコン層６１、６２）は同電位となり、ＰＩＰ容量６０への充電動作を防止することができる。従って、本一例でも、上述のようなヴィアの形成不良を防止することができる。
【０１０７】
チップ上には様々な素子が形成されるが、それぞれの素子に対応した形状のＴＥＧパタンがチップ上に形成されることが好ましい。図８から図１３に示す一例は、容量付の配線を有する素子に対応するＴＥＧパタンとして形成され得る。
【０１０８】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態では、ヴィア抵抗の測定について詳述したが、コンタクト抵抗や配線抵抗の測定にも適用できることは言うまでもない。尚、上述の抵抗測定対象としてヴィアとコンタクトを区別して説明したが、配線間を接続する構成要素としては実質的に同一である。
【符号の説明】
【０１０９】
１〜３：パッド
１０１、１０２：電圧計
１００：電流源
２０１〜２０３：探針
４、５：上部配線
８、１０、１４、１５、１８：下部配線
６、７、３７、３８：ヴィア
９：ヴィア群
１１、１９：コンタクト群
１６、１７：コンタクト
２０：基板
２１：Ｐ＋拡散層
２２：シリサイド層
５０：ＭＯＳ容量
６０：ＰＩＰ容量
【特許請求の範囲】
【請求項１】
電流源接続用の第１パッドと、
一端が、前記第１パッドに接続され、他端が、基板と同じ導電型の拡散層を介して前記基板に接続されたヴィアチェーンと、
電圧測定用の第２パッド及び第３パッドと
を具備し、
前記ヴィアチェーンは、
前記第１パッド及び前記第２パッドが接続される第１配線と、
一端が前記第１配線に接続され、他端が前記第３パッドに接続された、抵抗測定対象となるヴィア又はコンタクトとを備え、
前記第１パッドから前記ヴィアチェーンを介して前記基板に電流が流れた状態において、前記第２パッド及び前記第３パッドを介して測定された電圧値によって、前記抵抗測定対象の抵抗が測定される
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ヴィアチェーンは、一端が、前記第１配線に接続され、他端が、前記第１配線の下層に設けられた第２配線に接続される第１ヴィアと、一端が、前記第２配線に接続され、他端が、前記第１配線と同一層に設けられた第３配線に接続される第２ヴィアと、前記拡散層を介して前記第３配線と前記基板とを接続する複数のコンタクトとを備え、
前記第３パッドは、前記第３配線に接続され、
前記第１パッドから前記ヴィアチェーンを介して前記基板に電流が流れた状態において、前記第２パッド及び前記第３パッドを介して測定された電圧値によって、前記第１ヴィア及び前記第２ヴィアの抵抗が測定される
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
一端が前記第２配線に接続され、他端が接地された容量素子を更に具備する
半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記容量素子は、前記基板上に形成された酸化膜と、前記第２配線に接続されるポリシリコン層とを備えるＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量である
半導体装置。
【請求項５】
請求項３に記載の半導体装置において、
前記容量素子は、前記第２配線より下層に設けられ、一端が、同一配線層において、前記第２配線と電気的に分離した第４配線を介して前記第３配線に接続され、他端が前記第２配線に接続されるＰＩＰ（ｐｏｌｙｓｉｌｉｃｏｎ ｉｎｓｕｌａｔｏｒ ｐｏｌｙｓｉｌｉｃｏｎ）容量である
半導体装置。
【請求項６】
請求項２から５のいずれか１項に記載の半導体装置において、
前記第２配線は、前記基板上に設けられるシリサイド層によって形成される
半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記ヴィアチェーンは、一端が、前記第１配線に接続され、他端が、前記第１配線の下層に設けられた第２配線に接続される第１ヴィアと、前記拡散層を介して前記第２配線と前記基板とを接続する複数のコンタクトとを備え、
前記第３パッドは、複数のヴィアを介して前記第２配線に接続され、
前記第１パッドから前記ヴィアチェーンを介して前記基板に電流が流れた状態において、前記第２パッド及び前記第３パッドを介して測定された電圧値によって、前記第１ヴィアの抵抗が測定される
半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第２配線は、前記基板上に設けられるシリサイド層によって形成される
半導体装置。
【請求項９】
請求項２から８のいずれか１項に記載の半導体装置において、
前記コンタクトは、前記前記拡散層上に設けられたシリサイド層を介して前記基板に接続される
半導体装置。
【請求項１０】
第１パッドから基板に対して電流を流すステップと、
前記電流は、前記第１パッドから、抵抗測定対象のヴィア又はコンタクトと、前記基板上に設けられた拡散層とを介して前記基板に至る経路を流れ、
前記拡散層は、前記基板と同じ導電型であり、
前記第１パッドが設けられた第１配線上に設けられた第２パッドの第１電圧を測定するステップと、
前記抵抗測定対象を介して前記第１配線に接続された第２配線上に設けられた第３パッドの第２電圧を測定するステップと、
前記電流の大きさ、前記第１電圧、及び前記第２電圧の測定値を用いて前記抵抗測定対象の抵抗値を算出するステップと
を具備する
抵抗測定方法。
【請求項１】
電流源接続用の第１パッドと、
一端が、前記第１パッドに接続され、他端が、基板と同じ導電型の拡散層を介して前記基板に接続されたヴィアチェーンと、
電圧測定用の第２パッド及び第３パッドと
を具備し、
前記ヴィアチェーンは、
前記第１パッド及び前記第２パッドが接続される第１配線と、
一端が前記第１配線に接続され、他端が前記第３パッドに接続された、抵抗測定対象となるヴィア又はコンタクトとを備え、
前記第１パッドから前記ヴィアチェーンを介して前記基板に電流が流れた状態において、前記第２パッド及び前記第３パッドを介して測定された電圧値によって、前記抵抗測定対象の抵抗が測定される
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ヴィアチェーンは、一端が、前記第１配線に接続され、他端が、前記第１配線の下層に設けられた第２配線に接続される第１ヴィアと、一端が、前記第２配線に接続され、他端が、前記第１配線と同一層に設けられた第３配線に接続される第２ヴィアと、前記拡散層を介して前記第３配線と前記基板とを接続する複数のコンタクトとを備え、
前記第３パッドは、前記第３配線に接続され、
前記第１パッドから前記ヴィアチェーンを介して前記基板に電流が流れた状態において、前記第２パッド及び前記第３パッドを介して測定された電圧値によって、前記第１ヴィア及び前記第２ヴィアの抵抗が測定される
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
一端が前記第２配線に接続され、他端が接地された容量素子を更に具備する
半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記容量素子は、前記基板上に形成された酸化膜と、前記第２配線に接続されるポリシリコン層とを備えるＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量である
半導体装置。
【請求項５】
請求項３に記載の半導体装置において、
前記容量素子は、前記第２配線より下層に設けられ、一端が、同一配線層において、前記第２配線と電気的に分離した第４配線を介して前記第３配線に接続され、他端が前記第２配線に接続されるＰＩＰ（ｐｏｌｙｓｉｌｉｃｏｎ ｉｎｓｕｌａｔｏｒ ｐｏｌｙｓｉｌｉｃｏｎ）容量である
半導体装置。
【請求項６】
請求項２から５のいずれか１項に記載の半導体装置において、
前記第２配線は、前記基板上に設けられるシリサイド層によって形成される
半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記ヴィアチェーンは、一端が、前記第１配線に接続され、他端が、前記第１配線の下層に設けられた第２配線に接続される第１ヴィアと、前記拡散層を介して前記第２配線と前記基板とを接続する複数のコンタクトとを備え、
前記第３パッドは、複数のヴィアを介して前記第２配線に接続され、
前記第１パッドから前記ヴィアチェーンを介して前記基板に電流が流れた状態において、前記第２パッド及び前記第３パッドを介して測定された電圧値によって、前記第１ヴィアの抵抗が測定される
半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第２配線は、前記基板上に設けられるシリサイド層によって形成される
半導体装置。
【請求項９】
請求項２から８のいずれか１項に記載の半導体装置において、
前記コンタクトは、前記前記拡散層上に設けられたシリサイド層を介して前記基板に接続される
半導体装置。
【請求項１０】
第１パッドから基板に対して電流を流すステップと、
前記電流は、前記第１パッドから、抵抗測定対象のヴィア又はコンタクトと、前記基板上に設けられた拡散層とを介して前記基板に至る経路を流れ、
前記拡散層は、前記基板と同じ導電型であり、
前記第１パッドが設けられた第１配線上に設けられた第２パッドの第１電圧を測定するステップと、
前記抵抗測定対象を介して前記第１配線に接続された第２配線上に設けられた第３パッドの第２電圧を測定するステップと、
前記電流の大きさ、前記第１電圧、及び前記第２電圧の測定値を用いて前記抵抗測定対象の抵抗値を算出するステップと
を具備する
抵抗測定方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−２１６５４０（Ｐ２０１１−２１６５４０Ａ）
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願番号】特願２０１０−８０８２７（Ｐ２０１０−８０８２７）
【出願日】平成２２年３月３１日（２０１０．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願日】平成２２年３月３１日（２０１０．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]