【課題】ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法を得る。
【解決手段】半導体基板１の有効領域２と有効領域２の周囲の無効領域３にそれぞれ拡散層４，５を同時に形成する。拡散層４，５上にそれぞれエミッタ電極６及び小信号電極７を同時に形成する。小信号電極７にプローブ１２を接触させて拡散層５の電気特性又は拡散層５と小信号電極７のコンタクト抵抗を測定するテストを行う。テストの後に、エミッタ電極６上に開口１０を有し、小信号電極７を覆う絶縁膜９を形成する。開口１０を介してエミッタ電極６上にメッキ１１を形成する。 （もっと読む）

【課題】 検査に必要な光を容易に被検査体に照射させる構成を簡素化させることができる検査装置を提供する
【解決手段】 本発明は、受光部と電極を備える被検査体とプローブカードを用いて電気的に接続して被検査体に関する検査処理を行う検査装置に関する。そして、プローブカードは、被検査体と電気的に接続するための接触子と、接触子と電気的に接続する基板と、基板で接触子と同じ板面に配置された、被検査体に向けて光を発光することが可能な光源を備える照明部とを有することを特徴とする。 （もっと読む）

【課題】酸化物半導体層を備えたＴＦＴ素子などのアクティブ素子の良否の予測を精度高く行うことができる回路基板を提供する。
【解決手段】絶縁基板２には、第１の電極４と、第１の電極４とは電気的に分離されている第２の電極６と、第１の電極４および第２の電極６と接するように形成された酸化物半導体層５と、を備えたトラップ準位測定用パターン３が設けられている。 （もっと読む）

【課題】電気特性取得評価方法に関し、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行う。
【解決手段】積層体の表面側電極に対するコンタクトホール２１を露出する工程と、前記露出したコンタクトホール２１に導電性物質を埋め込んで凸状構造２２を形成する工程と、前記凸状構造２２を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造２２の位置を認識する工程と、前記凸状構造２２の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを設ける。 （もっと読む）

【課題】本発明は、特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供する。
【解決手段】本発明に係る容量測定回路１は、少なくとも１つの第１リングオシレータ（測定用リングオシレータ４）と、第１周辺回路部（測定用周辺回路部５）と、第２リングオシレータ（参照用リングオシレータ６）と、第２周辺回路部（参照用周辺回路部７）とを備えている。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。容量測定回路１は、第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。 （もっと読む）

【課題】配線層とビア層との剥離箇所を簡単に特定できる技術を提供する。
【解決手段】第１層配線層のパターンの導体部は、所定の方向Ｘに沿って、複数本、点線状に設けられた導体部と、前記方向Ｘに交差する所定の方向Ｙに沿って、複数本、点線状に設けられた導体部とを具備し、第２層配線層のパターンの導体部は、所定の方向Ｘに沿って、複数本、点線状に設けられた導体部と、前記方向Ｘに交差する所定の方向Ｙに沿って、複数本、点線状に設けられた導体部とを具備し、前記方向Ｘ（方向Ｙ）に沿って設けられた第１層配線層と第２層配線層とは、平面視において、互いに、食い違うように、かつ、全体で、一つの連続した線が描かれるように設けられてなり、第１層配線層と第２層配線層とは、両方向ともに平面視において共通する或る位置において、電気的に接続し一つのラインに沿った一つの導通ラインが構成されている。 （もっと読む）

【課題】ＴＥＧパターンを有する半導体基板を用いて、ダイシング時の不良を抑制した半導体装置を提供する。
【解決手段】ダイシングにより半導体チップ２ａに個片化される、または個片化された半導体基板と、半導体基板上に形成された層間絶縁層と、層間絶縁層内に設けられ、半導体チップ２ａの周縁部に沿って形成されたシールリング５ａと、一端がシールリング５ａに接続し、他端が半導体チップ２ａの外周の端面に向けて延在するＴＥＧ配線７を備えている。 （もっと読む）

【課題】ＴＥＧによる検査結果を容易に確認できるようにしつつ、ＴＥＧの占有面積を小さくする。
【解決手段】ＴＥＧ群３００は、第１テスト用パッド３１０、第２テスト用パッド３１２、及び複数のＴＥＧ（例えば第１ＴＥＧ３２０、第２ＴＥＧ３４０、及び第３ＴＥＧ３６０）を有している。複数のＴＥＧは、電気回路上、第１テスト用パッド３１０と第２テスト用パッド３１２の間に位置し、互いに直列又は並列に配置されており、かつ平面視で互いに重なっていない。本実施形態において、ＴＥＧ群３００を構成するＴＥＧは、ＯＢＲＩＣＨ（Optical Beam Induced Resistance Change）用のＴＥＧである。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）

【課題】例えばクラック発生などに起因する大量生産段階での低歩留りという問題を防止できる半導体集積回路を提供する。
【解決手段】パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。また、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成される。さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。 （もっと読む）

【課題】多層配線層の層間における剥離の有無を簡便な手法で検出できるようにする。
【解決手段】第１電極４１２は多層配線層２０に形成されている。第２電極４２２は、絶縁膜２２の一部を介して第１電極４１２と対向している。第１電極パッド４３０は第１電極４１２に接続している。第２電極パッド４３２は第２電極４２２に接続している。そして少なくとも２層以上の絶縁膜２２のそれぞれが、第１電極４１２及び第２電極４２２に挟まれている。そして第１電極４１２及び第２電極４２２により、センサ４０の少なくとも一部が形成されている。センサ４０は、多層配線層２０の層間における剥離の有無を検出するために用いられる。 （もっと読む）

【課題】 半導体基板上に形成された半導体集積回路の、特にプローブ検査時間を短縮することができる検査工程を提供する。
【解決手段】 検査対象となる半導体基板には、半導体集積回路本体を含む回路領域２ａと、それに隣接するスクライブエリアにＴＥＧ３ａが形成され、回路領域２ａには第１パッド電極５ａ、５ｂの列が、またＴＥＧ３ａには第２パッド電極６の列が設けられる。ここでＴＥＧ３ａに隣接している方の第１パッド電極５ａが第２のパッド電極６に対向しないように配置される。このような状態の第１パッド電極５ａ、５ｂおよび第２パッド電極６にプローブ針８ａ、８ｂ、９を接触させて半導体集積回路の検査とＴＥＧの測定とを同時に行う。 （もっと読む）

【課題】ＴＥＧパターンより上の層を除去しなくてもＴＥＧパターンを用いた検査を行うことができるようにする。
【解決手段】複数の配線層２００，３００，４００は第１ＴＥＧパターン３０の上に形成されている。複数の配線層２００，３００，４００には、それぞれ配線２４２，３４２，４４２及び複数のダミーパターン２２４，３２４，４２４が形成されている。電極パッド４４４は、最上層の配線層４００に形成されている。そして平面視において、第１ＴＥＧパターン３０は、いずれの配線２４２，３４２，４４２及びダミーパターン２２４，３２４，４２４にも重なっていない。 （もっと読む）

【課題】短時間に、評価素子内を均一且つ正確な温度条件に保つことができるウエハレベル信頼性評価素子を提供する。
【解決手段】ウエハレベル信頼性評価素子は、信頼性評価対象素子１と、信頼性評価対象素子１に電気的に接続された複数の電極パッド３ａ〜３ｄと、信頼性評価対象素子１の周囲に設けられた複数の発熱体２ａ〜２ｆと、一対の発熱体用電極パッド５とを備える。発熱体２ａ〜２ｆは、ＰＴＣ（Positive Temperature Coefficient）材料からなる。一対の発熱体用電極パッド５には、発熱体２ａ〜２ｆが並列に電気的に接続されている。 （もっと読む）

【課題】高太陽強度及び高温（ＨＩＨＴ）環境で操作される多−接合太陽電池のスクリーニング方法を説明する。
【解決手段】各太陽電池が、重なり合って積層された少なくとも２つのｐｎ−接合（２，３，６）を備え、ｐｎ−接合の１つ（６）が、均一なｐｎ−接合である。ＨＩＨＴ環境における有用性についてスクリーニングされる多数の太陽電池（１００）が提供される。所定のバイアス電流（Ｉｓｃ）で均一なｐｎ−接合のエレクトロルミネセンス（ＥＬ）画像が取得される。各太陽電池において、エレクトロルミネセンス画像内の空間的強度分布が分析され、ＨＩＨＴ環境内において電力を放出する可能性がある局部的強度変化（２２）が存在するかどうかが決定される。エレクトロルミネセンス画像内に局部的強度変化（２２）を有さない太陽電池が、第１群（Ａ）に分類され、少なくとも１つの局部的強度変化（２２）を有する太陽電池が、第２群（Ｂ）に分類される。 （もっと読む）

【課題】製造時に発生する不具合を減少しつつ、回路面積を縮小可能なチップレイアウトを設計する。
【解決手段】本発明による半導体装置は、電流源接続用の第１パッド１と、一端が、第１パッド１に接続され、他端が、基板２０と同じ導電型の拡散層２１を介して基板２０に接続されたヴィアチェーンと、電圧測定用の第２パッド２及び第３パッド３とを具備する。ヴィアチェーンは、第１パッド１及び第２パッド２が接続される第１配線４と、一端が第１配線４に接続され、他端が第３パッド３に接続された、抵抗測定対象となるヴィア又はコンタクト６とを備える。 （もっと読む）

【課題】短時間でウエハー面内分布などの数多くのパターン変換差に係るデータを収集することができ、適切に半導体装置の製造精度判定或いは管理を行い得る。
【解決手段】複数の異なる面積を有するキャパシタを、半導体素子生成工程においてアクティブエリアに形成し、各キャパシタに電圧を印加して、夫々のキャパシタ電流を検出し、検出された電流値と対応するキャパシタの面積とからアクティブエリアのパターン変換差を算出し、パターン変換差に基づき製造精度を判定する。 （もっと読む）

【課題】実際の動作条件下においてエレクトロマイグレーションの劣化現象を検知すると共に、故障の兆候を検知することが可能な半導体集積回路を提供することである。
【解決手段】本発明にかかる半導体集積回路１０は、カウンタ回路６と、遅延クロック信号５６を生成する遅延素子５と、クロック信号５２のクロックサイクル毎にトグルするデータを入力する第１のフリップフロップ１と、第１のフリップフロップ１からの出力信号を入力する配線４と、遅延クロック信号５６に基づき駆動し、配線４からの出力信号を入力する第２のフリップフロップ２と、クロック信号５２に基づき駆動し、第１のフリップフロップ１からの出力信号を入力する第３のフリップフロップ３と、第２及び第３のフリップフロップ２、３からの出力信号の排他的論理和を出力する排他的論理和回路７と、を有する。 （もっと読む）

【課題】ＯＢＩＲＣＨ法を行う際に、特性チェック素子の特性を容易に測定することができる、半導体装置、及び半導体装置の製造方法を提供する。
【解決手段】レーザ光が照射されることにより特性が検査される、特性チェック素子と、前記特性チェック素子よりも上層に位置し、ダミーメタルが配置された、上部配線層とを具備する。前記上部配線層は、前記特性チェック素子に重なる第１領域と、前記特性チェック素子に重ならない第２領域とを備える。前記第１領域における前記ダミーメタルの密度は、前記第２領域における前記ダミーメタルの密度よりも、小さい。 （もっと読む）

【課題】パターン位置ずれ検査精度を向上させる位置ずれ検査パターンを有する手段の提供。
【解決手段】複数のＦＥＴと、素子形成領域の周囲の領域に、ＦＥＴのドレイン電極、ソース電極と同時に形成され、それぞれ一定の間隔で設けられた複数対の基準検査パターン１９と、ＦＥＴのゲート電極と同時に形成され、複数対の基準検査パターン１９の間に、それぞれ基準検査パターン１９の間隔と異なる間隔で設けられた複数の被検査対象検査パターン２０と、複数の被検査対象検査パターン２０および複数対の基準検査パターン１９に接触するように設けられた金属抵抗層１８と、それぞれの被検査対象検査パターン２０およびこれらの各パターン２０の一方において隣接する基準検査パターン１９の間の第１の抵抗と、それぞれの被検査対象検査パターン２０およびこれらの各パターン２０の他方において隣接する基準検査パターン１９の間の第２の抵抗とを測定する手段による。 （もっと読む）