電気特性取得評価方法
【課題】電気特性取得評価方法に関し、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行う。
【解決手段】積層体の表面側電極に対するコンタクトホール２１を露出する工程と、前記露出したコンタクトホール２１に導電性物質を埋め込んで凸状構造２２を形成する工程と、前記凸状構造２２を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造２２の位置を認識する工程と、前記凸状構造２２の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを設ける。
【解決手段】積層体の表面側電極に対するコンタクトホール２１を露出する工程と、前記露出したコンタクトホール２１に導電性物質を埋め込んで凸状構造２２を形成する工程と、前記凸状構造２２を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造２２の位置を認識する工程と、前記凸状構造２２の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気特性取得評価方法に関するものであり、例えば、半導体集積回路装置のキャパシタの単ビット電気特性やゲート電極構造の電気的特性を安定的に取得するための電気特性取得評価方法に関する。
【背景技術】
【０００２】
従来、キャパシタとトランジスタから構成される半導体集積回路装置の不良解析工程において、キャパシタ等に原子力間顕微鏡のカンチレバーを解析対象物に当接してその電気特性を取得している。
【０００３】
図１１は、従来の不良解析工程の説明図であり、図１１（ａ）は概念的平面図であり、図１１（ｂ）は図１１（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概念的断面図である。まず、事前の素子特性試験において不良と判定されたチップにおける不良個所のキャパシタ群を露出させて、キャパシタの上部電極７５と下部電極７３に接続するビア７７にそれぞれカンチレバー８１，８２を当接させて、誘電体膜７４の電気的特性を特性する。この場合、下部電極７３はキャパシタ群で共通となっており、一方、上部電極７５は互いに孤立している。
【０００４】
図１２は、カンチレバーの当接状況の説明図であり、図１２（ａ）はキャパシタの概念的断面図であり、基板７１上に下地絶縁膜７２を介して下部電極７３、誘電体膜７４、上部電極７５を順次堆積してキャパシタを形成する。次いで、層間絶縁膜７６を設けた後、コンタクトホールを形成し、バリアメタル７８、メタル配線７９、バリアメタル８０を順次堆積して配線層を形成した構造になっている。
【０００５】
上部電極７５にカンチレバー７１を当接する際には、図１２（ｂ）示すように、バリアメタル８０乃至バリアメタル７８を全て剥離し、コンタクトホール８３を通してカンチレバー８１と上部電極７５との導通を確保する。或いは、図１２（ｃ）に示すように、上部電極７５が露出するまで研磨したのち、カンチレバー８１に上部電極７５を当接させるかのいずれかであった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０７−０７６６９６号公報
【特許文献２】特開２０００−０６５７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１２（ｂ）の方式では、カンチレバー８１の針が上部電極７５まで届かない、或いは、届いたとしても高いアスペクト比からバネ定数が低下してコンタクトが不安定になるというプローブ側の問題が発生する。
【０００８】
一方、図１２（ｃ）の方式では、配線層や絶縁層と比較して電極膜厚はオーダーが一桁小さく（１００ｎｍ〜２００ｎｍ程度）、上部電極７５で研磨をストップさせるのは著しく困難であり、試料作製の歩留まりが低いという試料側の問題が発生する。即ち、上部電極７５で研磨を停止することが困難であるために、研磨時に、誘電体膜が研磨ダメージを受けて誘電体特性が劣化するという問題がある。
【０００９】
また、メタル配線７９は導電性を持つので残存させればどうかを検討した。しかし、メタル配線７９はキャパシタ・トランジスタ間を電気的に接続しているため、キャパシタ直上にプローブを落としてもトランジスタ部分へ電流が流れ込んでしまう。そのため、メタル配線７９を残存した状態では、キャパシタ単体の電気特性を取得することは不可能である。
【００１０】
さらには、プローブのカンチレバーの先端の摩耗も問題となる。即ち、通常、原子間力顕微鏡で電気測定を行う場合には、コンタクトモードという、接触方式が用いられる。この場合、原理上、プローブのカンチレバーの先端は測定対象と接触状態を保つため、測定が進むにつれて先端は変形して曲率半径が増加してしまい、コンタクトの不安定化の一因となる。
【００１１】
また、原子間力顕微鏡装置では通常試料に対して斜めに接触するプローブを用いるとともに、電気測定時にはプローブと試料の接触面積を大きくして接触抵抗を小さくするためプローブに垂直下向きに力を加えて試料に押しつけるという作業が行われる。この時、プローブが試料に対して斜めに接触しているためプローブの先端が徐々に試料表面を水平方向に移動してしまうという問題がある。
【００１２】
また、振動等のために試料がドリフトすると測定箇所の大きさが数十ｎｍと非常に小さい場合、プローブの先端が測定箇所を乗り越えてしまうという、所謂、スリップオフが発生するという問題がある。
【００１３】
したがって、本発明は、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行うことを目的とする。
【課題を解決するための手段】
【００１４】
開示する一観点からは、積層体の表面側電極に対するコンタクトホールを露出する工程と、前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程と、前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程と、前記凸状構造に対して前記凸状構造の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを有することを特徴とする電気特性取得評価方法が提供される。
【発明の効果】
【００１５】
開示の電気特性取得評価方法によれば、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行うことが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態の電気特性取得評価方法の途中までの説明図である。
【図２】本発明の実施の形態の電気特性取得評価方法の図２以降の説明図である。
【図３】位相モードを使用した測定方法の説明図である。
【図４】本発明の実施の形態に用いる電気特性取得評価装置の概念的構成図である。
【図５】本発明の実施例１の電気特性取得評価方法の途中までの説明図である。
【図６】本発明の実施例１の電気特性取得評価方法の図５以降の説明図である。
【図７】測定結果の説明図である。
【図８】カンチレバーの先端の探針の顕微鏡写真である。
【図９】本発明の実施例２の電気特性取得評価方法の説明図である。
【図１０】本発明の実施例３の電気特性取得評価方法の説明図である。
【図１１】従来の不良解析工程の説明図である。
【図１２】カンチレバーの当接状況の説明図である。
【発明を実施するための形態】
【００１７】
ここで、図１乃至図４を参照して、本発明の実施の形態の電気特性取得評価方法を説明する。まず、図１（ａ）に示すように、バリアメタル２０、メタル配線１９及びバリアメタル１８が露出するように層間絶縁膜を除去する。次いで、図１（ｂ）に示すようにバリアメタル２０、メタル配線１９及びバリアメタル１８を順次剥離してコンタクトホール２１を露出させる。
【００１８】
次いで、図１（ｃ）に示すように、露出したコンタクトホール２１に導電性物質を選択的に堆積させてコンタクトホール２１を埋め込むとともに、５０ｎｍ〜５００ｎｍ程度の凸状に堆積させて凸状構造２２を形成する。この際の堆積方法としては、マスクレスで選択的な堆積が可能なＦＩＢ法（集束イオンビーム堆積法）を利用したビーム・アシステッド・デポジションが好適である。或いは、マスクスパッタリング法等の通常の成膜法を用いても良いが、この場合には、コンタクトホールの周辺に堆積する堆積物を除去するエッチング工程が必要になる。
【００１９】
また、導電性物質として、導電性を有するものであれば何でも良いが、デポジションレートなどの束縛条件から、Ｗ（タングステン），Ｃ［炭素］，Ｐｔ（白金）が望ましい。
【００２０】
次いで、図２（ｄ）に示すように、凸状構造２２を含む領域にカンチレバー２３１を間欠接触測定方式（タッピングモード）で接触させて凸状構造２２の位置を認識する。この時、カンチレバー２３１を励起振動させて凸状構造２２を含む領域に動的に接触させて形状を直接測定する。或いは、カンチレバー２３１を励起振動するための電圧信号と実際の振動信号との位相遅れを検出しても良く、さらには、これらの２つの方式を組み合わせて用いても良い。
【００２１】
次いで、図２（ｅ）に示すように、下部電極１３に説即するビア１７と上部電極１５にカンチレバー２３２，２３１を当接させて、コンタクトモードで誘電体膜１４の特性を取得評価する。この時、カンチレバー２３１は、凸状構造２２の中心線に向かう方向に押圧して測定を行うので、カンチレバー２３１の先端が凸状構造２２を乗り越えてしまうスリップオフが発生することがない。
【００２２】
カンチレバーを間欠接触測定方式で接触させてカンチレバーを励起振動するための電圧信号と実際の振動信号との位相遅れを検出する方式の場合には、凸状構造２２とその周辺部の粘弾性や吸着性等の物性変化の応答性を分布像として判断することになる。また、ある１点でカンチレバーを静止させ、段階を追って表面に近づけていきＦｏｒｃｅＣｕｒｖｅを取得することにより、より正確に測定箇所を認識可能であり、接触箇所の微調整に用いることができる。
【００２３】
したがって、凸状構造２２とその周辺部の粘弾性や吸着性等の物性変化が少ない場合には、図２（ｆ）に示すように、凸状構造２２の表面に水より表面張力が小さく且つ水より乾燥しやすい液体２４を滴下する。滴下した液体２４は凸状構造２２の周辺部に降下し、乾燥して皮膜２５となる。この場合の液体２４としては、疎水性物質、例えば、完全にフッ素化されたフロラード溶液を同フロラード溶媒に希釈して用いれば良い。なお、図における符号１１，１２はそれぞれ、基板及び下地絶縁膜である。
【００２４】
図３は、位相モードを使用した測定方法の説明図であり、カンチレバー２３を圧電素子２６により励起振動させて試料２７に間欠的に接触させる。図３（ａ）に示すように、試料２７の表面が固く吸着が小さな場所に接触した場合には、印加電圧信号と振動信号との位相遅れは小さくなる。
【００２５】
一方、図３（ｂ）に示すように、試料２７の表面が軟らかく吸着が大きな場所に接触した場合には、印加電圧信号と振動信号との位相遅れは大きくなる。この位相の遅れをマッピングすることによって、表面の硬軟の分布図が得られる。これれを、凸状構造とその周辺部の硬軟或いは吸着性の差としてマッピングすることによって、凸状構造２２の位置を認識することができる。
【００２６】
図４は、本発明の実施の形態に用いる電気特性取得評価装置の概念的構成図であり、試料２７を載置する金属製の試料ステージ３１、一対のカンチレバー３２１，３２２、カンチレバー３２１，３２２を励起振動させるピエゾ素子３３１，３３２を備えている。なお、カンチレバー３２１，３２２の先端の探針は、Ｗ、Ｓｉベースの表面をＡｕで被覆したもの、或いは、ＳｉＮベースをＰｔで被覆したもの等を用いる。
【００２７】
また、レーザ光出力源３４１，３４２と４分割光検出計３５１，３５２を備えており、レーザ光出力源３４１，３４２からのレーザ光をカンチレバー３２１，３２２で反射させ、４分割光検出計３５１，３５２で検出して振動状態を検出する。
【００２８】
４分割光検出計３５１，３５２の検出出力をフィードバック回路３６１，３６２にフィードバックしてピエゾ素子３３１，３３２の振動を制御する。また、４分割光検出計３５１，３５２の検出出力は凹凸情報としてＰＣ３７に出力される。また、金属製の試料ステージ３１には、交流電源３８及び直流電源３９が直接に接続されており、直流電源３９の接地側が一つのカンチレバー３２１，３２２に接続されて、試料２７の電気特性を測定する。
【００２９】
本発明の実施の形態においては、凸状構造２２の位置を認識する際には、間欠的接触方式を用いているので、探針の摩耗を防いだ状態で、凸状構造２２の位置を把握することが可能になる。また、測定中も凸状構造２２がカンチレバーの先端の探針の測定点からのスリップを防止するために安定した測定が可能になる。
【実施例１】
【００３０】
次に、図５乃至図８を参照して、本発明の実施例１の強誘電体キャパシタの電気特性取得評価方法を説明する。まず、図５（ａ）に示すように、不良箇所を特定した半導体メモリ４０のパッケージ４１を加熱した発煙硝酸に浸漬することにより除去する。なお、特定した不良個所はフェールビットマップに記載される。
【００３１】
次いで、図５（ｂ）に示すように、半導体メモリチップ４０の樹脂層、配線層を回転する研磨板に表面を押しつけて機械的に平坦に研磨していくメカニカルポリッシング法により除去する。
【００３２】
次いで、図５（ｃ）に示すように、層間絶縁膜４２を除去したのち、図５（ｄ）に示すように、バリアメタル２０、メタル配線１９及びバリアメタル１８を王水等を用いたウェット処理により除去する。
【００３３】
次いで、図６（ｅ）に示すようにＦＩＢ装置のビーム・アシステッド・デポジションによる堆積機能を利用してマスクレスでＣを局所的に蒸着して、コンタクトホール２１をＣで埋め込んで凸状構造２２を形成する。この、ビーム・アシステッド・デポジションにおいては、フェナントレンＣ１４Ｈ１０を試料表面のイオンビーム照射領域近傍に吹き付け、一次イオンを試料２７に照射すると、二次電子が発生する。この二次電子がフェナントレンＣ１４Ｈ１０の分解に寄与し、フェナントレンＣ１４Ｈ１０が気体成分と固体成分に分離し、気体成分は真空排気され、一方、固体成分であるＣがコンタクトホール２１の表面に堆積して凸状構造２２が形成される。なお、ＦＩＢ装置の筐体内は真空であるため、中間に酸化物等が介在する可能性は考慮しなくて良い。
【００３４】
次いで、原子間力顕微鏡に付属する光学顕微鏡あるいはCCDカメラの画像を通して、凸状構造２２のある場所を特定する。次いで、図６（ｆ）に示すように、画像を見ながらカンチレバー３２１の先端の探針をプローブを凸状構造２２の近傍にアプローチさせて、間欠接触法により表面を探針で走査して、凹凸形状に関する情報を取得する。また、カンチレバー３２１の共振周波数の位相遅れを検出する。走査範囲を調整し、オフセットを掛ける等して、凸状構造２２が取得する凹凸像の中に入るようにする。
【００３５】
次いで、図６（ｇ）に示すように、凹凸像あるいは位相像のどちらかを利用して、凸状構造２２の場所を特定したのち、カンチレバー３２１を撓ませて凸状構造２２に対する触圧を増加させ、コンタクトを確保する。接触時には、凸状構造２２が探針のスリップを防止する。
【００３６】
次いで、図６（ｈ）に示すように、カンチレバー３２２を下部電極１３に接続するビア１７に接触させ、電圧を印加して、ＰＺＴからなる誘電体膜１４のヒステリシス曲線を取得する。
【００３７】
図７は、測定結果の説明図であり、分極が大きな値を取っている２つのキャパシタ（Ｃａｐ１とＣａｐ３）が良品、小さな値を取っている２つのキャパシタ（Ｃａｐ２とＣａｐ４）が不良ということが分かる。なお、Ｃａｐ１とは１番目のキャパシタを意味する。
【００３８】
この時の探針の先端の曲率半径が１００ｎｍのカンチレバー３２１，３２２を用い、通常のコンタクトモードで１０回表面を走査した後にＳＥＭによりプローブ先端の曲率半径の増加を算出したところ、４００ｎｍへと増加していた。一方、本発明の実施例１による方法で同じように１０回表面を走査した後にＳＥＭで曲率半径の増加を算出したところ、１２０ｎｍへと２０％の増加に留まることが確認できた。
【００３９】
図８は、カンチレバーの先端の探針の顕微鏡写真であり、図５（ａ）は、測定前の探針であり、図５（ｂ）は従来手法による測定後の探針であり、図５（ｃ）は本発明の実施の形態による測定後の探針である。上述のように、本発明の実施の形態による測定法の場合には、従来法による測定に比べて摩耗が大幅に低減している。
【実施例２】
【００４０】
次に、図９を参照して、本発明の実施例２の電気特性取得評価方法を説明するが、基本的工程は上記の実施例１と同様であるので、相違点を中心に説明する。まず、図９（ａ）に示すように、上記の実施例１と全く同様な工程で、凸状構造２２を形成する。
【００４１】
次いで、図９（ｂ）に示すように、完全にフッ素化されたフロラード溶液を同フロラード溶媒に希釈した液体２４を凸状構造２２に滴下する。滴下した液体２４は凸状構造２２の周辺部に降下し、乾燥して皮膜２５となる。
【００４２】
以降は、再び、実施例１と同様の工程で凸状構造２２の位置を特定したのち、図９（ｃ）に示すように、カンチレバー３２２を下部電極１３に接続するビア１７に接触させ、電圧を印加して、ＰＺＴからなる誘電体膜１４のヒステリシス曲線を取得する。
【００４３】
この実施例２においては、皮膜２５により粘性差を大きくしているので、凸状構造２２とその周辺部の粘性差が小さい場合にも、間欠接触法による位相差を大きくすることができ、精度の高い位置決定を迅速に行うことができる。
【実施例３】
【００４４】
次に、図１０を参照して、本発明の実施例３の電気特性取得評価方法を説明するが、評価対象がゲート電極構造である以外は、基本的工程は上記の実施例１と同様であるので、相違点を中心に説明する。まず、図１０（ａ）に示すように、上記の実施例１と全く同様な工程で、ゲート電極５４に接続するバリアメタル及びメタル配線を除去してコンタクトホールを６０を露出させる。
【００４５】
次いで、図１０（ｂ）に示すようにＦＩＢ装置のビーム・アシステッド・デポジションによる堆積機能を利用してマスクレスでＣを局所的に蒸着して、コンタクトホール６０をＣで埋め込んで凸状構造６１を形成する。
【００４６】
次いで、再び、実施例１と同様の工程で凸状構造６１の位置を特定したのち、図１０（ｃ）に示すように、カンチレバー３２１を凸状構造６１に押圧して接触させ、電圧を印加して、ゲート絶縁膜５３の電気特性を測定する。この時、他方のカンチレバー３２２はシリコン基板５１に接続するビア５９に当接させる。なお、図における符号５２，５５，５６，５７，５８は、それぞれ、素子間分離絶縁膜、エクステンション領域、サイドウォール、ソース・ドレイン領域及び層間絶縁膜である。
【符号の説明】
【００４７】
１１ 基板
１２ 下地絶縁膜
１３ 下部電極
１４ 誘電体膜
１５ 上部電極
１６ 層間絶縁膜
１７ ビア
１８，２０ バリアメタル
１９ メタル配線
２１ コンタクトホール
２２ 凸状構造
２３１，２３２ カンチレバー
２４ 液体
２５ 皮膜
２６ 圧電素子
２７ 試料
２８ 光検知器
２９ 交流電源
３１ 試料ステージ
３２１，３２２ カンチレバー
３３１，３３２ ピエゾ素子
３４１，３４２ レーザ光出力源
３５１，３５２ ４分割光検出計
３６１，３６２ フィードバック回路
３７ ＰＣ
３８ 交流電源
３９ 直流電源
４０ 半導体メモリ
４１ パッケージ
４２ 層間絶縁膜
５１ シリコン基板
５２ 素子間分離絶縁膜
５３ ゲート絶縁膜
５４ ゲート電極
５５ エクステンション領域
５６ サイドウォール
５７ ソース・ドレイン領域
５８ 層間絶縁膜
５９ ビア
６０ コンタクトホール
６１ 凸状構造
７１ 基板
７２ 下地絶縁膜
７３ 下部電極
７４ 誘電体膜
７５ 上部電極
７６ 層間絶縁膜
７７ ビア
７８，８０ バリアメタル
７９ メタル配線
８１，８２ カンチレバー
８３ コンタクトホール
【技術分野】
【０００１】
本発明は電気特性取得評価方法に関するものであり、例えば、半導体集積回路装置のキャパシタの単ビット電気特性やゲート電極構造の電気的特性を安定的に取得するための電気特性取得評価方法に関する。
【背景技術】
【０００２】
従来、キャパシタとトランジスタから構成される半導体集積回路装置の不良解析工程において、キャパシタ等に原子力間顕微鏡のカンチレバーを解析対象物に当接してその電気特性を取得している。
【０００３】
図１１は、従来の不良解析工程の説明図であり、図１１（ａ）は概念的平面図であり、図１１（ｂ）は図１１（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概念的断面図である。まず、事前の素子特性試験において不良と判定されたチップにおける不良個所のキャパシタ群を露出させて、キャパシタの上部電極７５と下部電極７３に接続するビア７７にそれぞれカンチレバー８１，８２を当接させて、誘電体膜７４の電気的特性を特性する。この場合、下部電極７３はキャパシタ群で共通となっており、一方、上部電極７５は互いに孤立している。
【０００４】
図１２は、カンチレバーの当接状況の説明図であり、図１２（ａ）はキャパシタの概念的断面図であり、基板７１上に下地絶縁膜７２を介して下部電極７３、誘電体膜７４、上部電極７５を順次堆積してキャパシタを形成する。次いで、層間絶縁膜７６を設けた後、コンタクトホールを形成し、バリアメタル７８、メタル配線７９、バリアメタル８０を順次堆積して配線層を形成した構造になっている。
【０００５】
上部電極７５にカンチレバー７１を当接する際には、図１２（ｂ）示すように、バリアメタル８０乃至バリアメタル７８を全て剥離し、コンタクトホール８３を通してカンチレバー８１と上部電極７５との導通を確保する。或いは、図１２（ｃ）に示すように、上部電極７５が露出するまで研磨したのち、カンチレバー８１に上部電極７５を当接させるかのいずれかであった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０７−０７６６９６号公報
【特許文献２】特開２０００−０６５７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１２（ｂ）の方式では、カンチレバー８１の針が上部電極７５まで届かない、或いは、届いたとしても高いアスペクト比からバネ定数が低下してコンタクトが不安定になるというプローブ側の問題が発生する。
【０００８】
一方、図１２（ｃ）の方式では、配線層や絶縁層と比較して電極膜厚はオーダーが一桁小さく（１００ｎｍ〜２００ｎｍ程度）、上部電極７５で研磨をストップさせるのは著しく困難であり、試料作製の歩留まりが低いという試料側の問題が発生する。即ち、上部電極７５で研磨を停止することが困難であるために、研磨時に、誘電体膜が研磨ダメージを受けて誘電体特性が劣化するという問題がある。
【０００９】
また、メタル配線７９は導電性を持つので残存させればどうかを検討した。しかし、メタル配線７９はキャパシタ・トランジスタ間を電気的に接続しているため、キャパシタ直上にプローブを落としてもトランジスタ部分へ電流が流れ込んでしまう。そのため、メタル配線７９を残存した状態では、キャパシタ単体の電気特性を取得することは不可能である。
【００１０】
さらには、プローブのカンチレバーの先端の摩耗も問題となる。即ち、通常、原子間力顕微鏡で電気測定を行う場合には、コンタクトモードという、接触方式が用いられる。この場合、原理上、プローブのカンチレバーの先端は測定対象と接触状態を保つため、測定が進むにつれて先端は変形して曲率半径が増加してしまい、コンタクトの不安定化の一因となる。
【００１１】
また、原子間力顕微鏡装置では通常試料に対して斜めに接触するプローブを用いるとともに、電気測定時にはプローブと試料の接触面積を大きくして接触抵抗を小さくするためプローブに垂直下向きに力を加えて試料に押しつけるという作業が行われる。この時、プローブが試料に対して斜めに接触しているためプローブの先端が徐々に試料表面を水平方向に移動してしまうという問題がある。
【００１２】
また、振動等のために試料がドリフトすると測定箇所の大きさが数十ｎｍと非常に小さい場合、プローブの先端が測定箇所を乗り越えてしまうという、所謂、スリップオフが発生するという問題がある。
【００１３】
したがって、本発明は、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行うことを目的とする。
【課題を解決するための手段】
【００１４】
開示する一観点からは、積層体の表面側電極に対するコンタクトホールを露出する工程と、前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程と、前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程と、前記凸状構造に対して前記凸状構造の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを有することを特徴とする電気特性取得評価方法が提供される。
【発明の効果】
【００１５】
開示の電気特性取得評価方法によれば、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行うことが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態の電気特性取得評価方法の途中までの説明図である。
【図２】本発明の実施の形態の電気特性取得評価方法の図２以降の説明図である。
【図３】位相モードを使用した測定方法の説明図である。
【図４】本発明の実施の形態に用いる電気特性取得評価装置の概念的構成図である。
【図５】本発明の実施例１の電気特性取得評価方法の途中までの説明図である。
【図６】本発明の実施例１の電気特性取得評価方法の図５以降の説明図である。
【図７】測定結果の説明図である。
【図８】カンチレバーの先端の探針の顕微鏡写真である。
【図９】本発明の実施例２の電気特性取得評価方法の説明図である。
【図１０】本発明の実施例３の電気特性取得評価方法の説明図である。
【図１１】従来の不良解析工程の説明図である。
【図１２】カンチレバーの当接状況の説明図である。
【発明を実施するための形態】
【００１７】
ここで、図１乃至図４を参照して、本発明の実施の形態の電気特性取得評価方法を説明する。まず、図１（ａ）に示すように、バリアメタル２０、メタル配線１９及びバリアメタル１８が露出するように層間絶縁膜を除去する。次いで、図１（ｂ）に示すようにバリアメタル２０、メタル配線１９及びバリアメタル１８を順次剥離してコンタクトホール２１を露出させる。
【００１８】
次いで、図１（ｃ）に示すように、露出したコンタクトホール２１に導電性物質を選択的に堆積させてコンタクトホール２１を埋め込むとともに、５０ｎｍ〜５００ｎｍ程度の凸状に堆積させて凸状構造２２を形成する。この際の堆積方法としては、マスクレスで選択的な堆積が可能なＦＩＢ法（集束イオンビーム堆積法）を利用したビーム・アシステッド・デポジションが好適である。或いは、マスクスパッタリング法等の通常の成膜法を用いても良いが、この場合には、コンタクトホールの周辺に堆積する堆積物を除去するエッチング工程が必要になる。
【００１９】
また、導電性物質として、導電性を有するものであれば何でも良いが、デポジションレートなどの束縛条件から、Ｗ（タングステン），Ｃ［炭素］，Ｐｔ（白金）が望ましい。
【００２０】
次いで、図２（ｄ）に示すように、凸状構造２２を含む領域にカンチレバー２３１を間欠接触測定方式（タッピングモード）で接触させて凸状構造２２の位置を認識する。この時、カンチレバー２３１を励起振動させて凸状構造２２を含む領域に動的に接触させて形状を直接測定する。或いは、カンチレバー２３１を励起振動するための電圧信号と実際の振動信号との位相遅れを検出しても良く、さらには、これらの２つの方式を組み合わせて用いても良い。
【００２１】
次いで、図２（ｅ）に示すように、下部電極１３に説即するビア１７と上部電極１５にカンチレバー２３２，２３１を当接させて、コンタクトモードで誘電体膜１４の特性を取得評価する。この時、カンチレバー２３１は、凸状構造２２の中心線に向かう方向に押圧して測定を行うので、カンチレバー２３１の先端が凸状構造２２を乗り越えてしまうスリップオフが発生することがない。
【００２２】
カンチレバーを間欠接触測定方式で接触させてカンチレバーを励起振動するための電圧信号と実際の振動信号との位相遅れを検出する方式の場合には、凸状構造２２とその周辺部の粘弾性や吸着性等の物性変化の応答性を分布像として判断することになる。また、ある１点でカンチレバーを静止させ、段階を追って表面に近づけていきＦｏｒｃｅＣｕｒｖｅを取得することにより、より正確に測定箇所を認識可能であり、接触箇所の微調整に用いることができる。
【００２３】
したがって、凸状構造２２とその周辺部の粘弾性や吸着性等の物性変化が少ない場合には、図２（ｆ）に示すように、凸状構造２２の表面に水より表面張力が小さく且つ水より乾燥しやすい液体２４を滴下する。滴下した液体２４は凸状構造２２の周辺部に降下し、乾燥して皮膜２５となる。この場合の液体２４としては、疎水性物質、例えば、完全にフッ素化されたフロラード溶液を同フロラード溶媒に希釈して用いれば良い。なお、図における符号１１，１２はそれぞれ、基板及び下地絶縁膜である。
【００２４】
図３は、位相モードを使用した測定方法の説明図であり、カンチレバー２３を圧電素子２６により励起振動させて試料２７に間欠的に接触させる。図３（ａ）に示すように、試料２７の表面が固く吸着が小さな場所に接触した場合には、印加電圧信号と振動信号との位相遅れは小さくなる。
【００２５】
一方、図３（ｂ）に示すように、試料２７の表面が軟らかく吸着が大きな場所に接触した場合には、印加電圧信号と振動信号との位相遅れは大きくなる。この位相の遅れをマッピングすることによって、表面の硬軟の分布図が得られる。これれを、凸状構造とその周辺部の硬軟或いは吸着性の差としてマッピングすることによって、凸状構造２２の位置を認識することができる。
【００２６】
図４は、本発明の実施の形態に用いる電気特性取得評価装置の概念的構成図であり、試料２７を載置する金属製の試料ステージ３１、一対のカンチレバー３２１，３２２、カンチレバー３２１，３２２を励起振動させるピエゾ素子３３１，３３２を備えている。なお、カンチレバー３２１，３２２の先端の探針は、Ｗ、Ｓｉベースの表面をＡｕで被覆したもの、或いは、ＳｉＮベースをＰｔで被覆したもの等を用いる。
【００２７】
また、レーザ光出力源３４１，３４２と４分割光検出計３５１，３５２を備えており、レーザ光出力源３４１，３４２からのレーザ光をカンチレバー３２１，３２２で反射させ、４分割光検出計３５１，３５２で検出して振動状態を検出する。
【００２８】
４分割光検出計３５１，３５２の検出出力をフィードバック回路３６１，３６２にフィードバックしてピエゾ素子３３１，３３２の振動を制御する。また、４分割光検出計３５１，３５２の検出出力は凹凸情報としてＰＣ３７に出力される。また、金属製の試料ステージ３１には、交流電源３８及び直流電源３９が直接に接続されており、直流電源３９の接地側が一つのカンチレバー３２１，３２２に接続されて、試料２７の電気特性を測定する。
【００２９】
本発明の実施の形態においては、凸状構造２２の位置を認識する際には、間欠的接触方式を用いているので、探針の摩耗を防いだ状態で、凸状構造２２の位置を把握することが可能になる。また、測定中も凸状構造２２がカンチレバーの先端の探針の測定点からのスリップを防止するために安定した測定が可能になる。
【実施例１】
【００３０】
次に、図５乃至図８を参照して、本発明の実施例１の強誘電体キャパシタの電気特性取得評価方法を説明する。まず、図５（ａ）に示すように、不良箇所を特定した半導体メモリ４０のパッケージ４１を加熱した発煙硝酸に浸漬することにより除去する。なお、特定した不良個所はフェールビットマップに記載される。
【００３１】
次いで、図５（ｂ）に示すように、半導体メモリチップ４０の樹脂層、配線層を回転する研磨板に表面を押しつけて機械的に平坦に研磨していくメカニカルポリッシング法により除去する。
【００３２】
次いで、図５（ｃ）に示すように、層間絶縁膜４２を除去したのち、図５（ｄ）に示すように、バリアメタル２０、メタル配線１９及びバリアメタル１８を王水等を用いたウェット処理により除去する。
【００３３】
次いで、図６（ｅ）に示すようにＦＩＢ装置のビーム・アシステッド・デポジションによる堆積機能を利用してマスクレスでＣを局所的に蒸着して、コンタクトホール２１をＣで埋め込んで凸状構造２２を形成する。この、ビーム・アシステッド・デポジションにおいては、フェナントレンＣ１４Ｈ１０を試料表面のイオンビーム照射領域近傍に吹き付け、一次イオンを試料２７に照射すると、二次電子が発生する。この二次電子がフェナントレンＣ１４Ｈ１０の分解に寄与し、フェナントレンＣ１４Ｈ１０が気体成分と固体成分に分離し、気体成分は真空排気され、一方、固体成分であるＣがコンタクトホール２１の表面に堆積して凸状構造２２が形成される。なお、ＦＩＢ装置の筐体内は真空であるため、中間に酸化物等が介在する可能性は考慮しなくて良い。
【００３４】
次いで、原子間力顕微鏡に付属する光学顕微鏡あるいはCCDカメラの画像を通して、凸状構造２２のある場所を特定する。次いで、図６（ｆ）に示すように、画像を見ながらカンチレバー３２１の先端の探針をプローブを凸状構造２２の近傍にアプローチさせて、間欠接触法により表面を探針で走査して、凹凸形状に関する情報を取得する。また、カンチレバー３２１の共振周波数の位相遅れを検出する。走査範囲を調整し、オフセットを掛ける等して、凸状構造２２が取得する凹凸像の中に入るようにする。
【００３５】
次いで、図６（ｇ）に示すように、凹凸像あるいは位相像のどちらかを利用して、凸状構造２２の場所を特定したのち、カンチレバー３２１を撓ませて凸状構造２２に対する触圧を増加させ、コンタクトを確保する。接触時には、凸状構造２２が探針のスリップを防止する。
【００３６】
次いで、図６（ｈ）に示すように、カンチレバー３２２を下部電極１３に接続するビア１７に接触させ、電圧を印加して、ＰＺＴからなる誘電体膜１４のヒステリシス曲線を取得する。
【００３７】
図７は、測定結果の説明図であり、分極が大きな値を取っている２つのキャパシタ（Ｃａｐ１とＣａｐ３）が良品、小さな値を取っている２つのキャパシタ（Ｃａｐ２とＣａｐ４）が不良ということが分かる。なお、Ｃａｐ１とは１番目のキャパシタを意味する。
【００３８】
この時の探針の先端の曲率半径が１００ｎｍのカンチレバー３２１，３２２を用い、通常のコンタクトモードで１０回表面を走査した後にＳＥＭによりプローブ先端の曲率半径の増加を算出したところ、４００ｎｍへと増加していた。一方、本発明の実施例１による方法で同じように１０回表面を走査した後にＳＥＭで曲率半径の増加を算出したところ、１２０ｎｍへと２０％の増加に留まることが確認できた。
【００３９】
図８は、カンチレバーの先端の探針の顕微鏡写真であり、図５（ａ）は、測定前の探針であり、図５（ｂ）は従来手法による測定後の探針であり、図５（ｃ）は本発明の実施の形態による測定後の探針である。上述のように、本発明の実施の形態による測定法の場合には、従来法による測定に比べて摩耗が大幅に低減している。
【実施例２】
【００４０】
次に、図９を参照して、本発明の実施例２の電気特性取得評価方法を説明するが、基本的工程は上記の実施例１と同様であるので、相違点を中心に説明する。まず、図９（ａ）に示すように、上記の実施例１と全く同様な工程で、凸状構造２２を形成する。
【００４１】
次いで、図９（ｂ）に示すように、完全にフッ素化されたフロラード溶液を同フロラード溶媒に希釈した液体２４を凸状構造２２に滴下する。滴下した液体２４は凸状構造２２の周辺部に降下し、乾燥して皮膜２５となる。
【００４２】
以降は、再び、実施例１と同様の工程で凸状構造２２の位置を特定したのち、図９（ｃ）に示すように、カンチレバー３２２を下部電極１３に接続するビア１７に接触させ、電圧を印加して、ＰＺＴからなる誘電体膜１４のヒステリシス曲線を取得する。
【００４３】
この実施例２においては、皮膜２５により粘性差を大きくしているので、凸状構造２２とその周辺部の粘性差が小さい場合にも、間欠接触法による位相差を大きくすることができ、精度の高い位置決定を迅速に行うことができる。
【実施例３】
【００４４】
次に、図１０を参照して、本発明の実施例３の電気特性取得評価方法を説明するが、評価対象がゲート電極構造である以外は、基本的工程は上記の実施例１と同様であるので、相違点を中心に説明する。まず、図１０（ａ）に示すように、上記の実施例１と全く同様な工程で、ゲート電極５４に接続するバリアメタル及びメタル配線を除去してコンタクトホールを６０を露出させる。
【００４５】
次いで、図１０（ｂ）に示すようにＦＩＢ装置のビーム・アシステッド・デポジションによる堆積機能を利用してマスクレスでＣを局所的に蒸着して、コンタクトホール６０をＣで埋め込んで凸状構造６１を形成する。
【００４６】
次いで、再び、実施例１と同様の工程で凸状構造６１の位置を特定したのち、図１０（ｃ）に示すように、カンチレバー３２１を凸状構造６１に押圧して接触させ、電圧を印加して、ゲート絶縁膜５３の電気特性を測定する。この時、他方のカンチレバー３２２はシリコン基板５１に接続するビア５９に当接させる。なお、図における符号５２，５５，５６，５７，５８は、それぞれ、素子間分離絶縁膜、エクステンション領域、サイドウォール、ソース・ドレイン領域及び層間絶縁膜である。
【符号の説明】
【００４７】
１１ 基板
１２ 下地絶縁膜
１３ 下部電極
１４ 誘電体膜
１５ 上部電極
１６ 層間絶縁膜
１７ ビア
１８，２０ バリアメタル
１９ メタル配線
２１ コンタクトホール
２２ 凸状構造
２３１，２３２ カンチレバー
２４ 液体
２５ 皮膜
２６ 圧電素子
２７ 試料
２８ 光検知器
２９ 交流電源
３１ 試料ステージ
３２１，３２２ カンチレバー
３３１，３３２ ピエゾ素子
３４１，３４２ レーザ光出力源
３５１，３５２ ４分割光検出計
３６１，３６２ フィードバック回路
３７ ＰＣ
３８ 交流電源
３９ 直流電源
４０ 半導体メモリ
４１ パッケージ
４２ 層間絶縁膜
５１ シリコン基板
５２ 素子間分離絶縁膜
５３ ゲート絶縁膜
５４ ゲート電極
５５ エクステンション領域
５６ サイドウォール
５７ ソース・ドレイン領域
５８ 層間絶縁膜
５９ ビア
６０ コンタクトホール
６１ 凸状構造
７１ 基板
７２ 下地絶縁膜
７３ 下部電極
７４ 誘電体膜
７５ 上部電極
７６ 層間絶縁膜
７７ ビア
７８，８０ バリアメタル
７９ メタル配線
８１，８２ カンチレバー
８３ コンタクトホール
【特許請求の範囲】
【請求項１】
積層体の表面側電極に対するコンタクトホールを露出する工程と、
前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程と、前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造
の位置を認識する工程と、
前記凸状構造に対して前記凸状構造の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程と、
を有することを特徴とする電気特性取得評価方法。
【請求項２】
前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程において、集束イオンビーム法を用いたビーム・アシステッド・デポジションにより前記露出したコンタクトホールに導電性物質を選択的に埋め込むことを特徴とする請求項１に記載の電気特性取得評価方法。
【請求項３】
前記導電性物質が、タングステン、白金或いは炭素のいずれかであることを特徴とする請求項１または請求項２に記載の電気特性取得評価方法。
【請求項４】
凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程において、前記カンチレバーを励起振動させて前記凸状構造を含む領域に動的に接触させて形状を直接測定する第１の方式、前記カンチレバーを励起振動するための電圧信号と実際の振動信号との位相遅れを検出する第２の方式、或いは、前記第１の方式及び前記第２の方式の両方を利用する第３の方式のいずれかを用いることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電気特性取得評価方法。
【請求項５】
前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程の前に、前記凸状構造の表面に水より表面張力が小さく且つ水より乾燥しやすい液体を滴下する工程を有することを特徴とする請求項１乃至請求項４のいずれか１項に記載の電気特性取得評価方法。
【請求項６】
前記積層体がキャパシタ或いはゲート電極構造のいずれかであることを特徴とする請求項１乃至請求項５のいずれか１項に記載の電気特性取得評価方法。
【請求項１】
積層体の表面側電極に対するコンタクトホールを露出する工程と、
前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程と、前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造
の位置を認識する工程と、
前記凸状構造に対して前記凸状構造の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程と、
を有することを特徴とする電気特性取得評価方法。
【請求項２】
前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程において、集束イオンビーム法を用いたビーム・アシステッド・デポジションにより前記露出したコンタクトホールに導電性物質を選択的に埋め込むことを特徴とする請求項１に記載の電気特性取得評価方法。
【請求項３】
前記導電性物質が、タングステン、白金或いは炭素のいずれかであることを特徴とする請求項１または請求項２に記載の電気特性取得評価方法。
【請求項４】
凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程において、前記カンチレバーを励起振動させて前記凸状構造を含む領域に動的に接触させて形状を直接測定する第１の方式、前記カンチレバーを励起振動するための電圧信号と実際の振動信号との位相遅れを検出する第２の方式、或いは、前記第１の方式及び前記第２の方式の両方を利用する第３の方式のいずれかを用いることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電気特性取得評価方法。
【請求項５】
前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程の前に、前記凸状構造の表面に水より表面張力が小さく且つ水より乾燥しやすい液体を滴下する工程を有することを特徴とする請求項１乃至請求項４のいずれか１項に記載の電気特性取得評価方法。
【請求項６】
前記積層体がキャパシタ或いはゲート電極構造のいずれかであることを特徴とする請求項１乃至請求項５のいずれか１項に記載の電気特性取得評価方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図８】
【公開番号】特開２０１３−４０８４２（Ｐ２０１３−４０８４２Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７７６２０（Ｐ２０１１−１７７６２０）
【出願日】平成２３年８月１５日（２０１１．８．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１５日（２０１１．８．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]