【課題】酸化物半導体の分野は近年注目されはじめた分野である。そのため、酸化物半導
体層を用いたトランジスタの電気特性と、酸化物半導体層の物性値と、の相関関係が未だ
明らかになっていない。よって、酸化物半導体層の物性値を調整することによって、トラ
ンジスタの電気特性を向上させることを第１の課題とする。
【解決手段】少なくとも、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化
物半導体層との間に挟まれたゲート絶縁層と、を有し、前記酸化物半導体層は、比誘電率
が１３以上（又は１４以上）である半導体装置を提供する。 （もっと読む）

【課題】狭いゲート電極間にコンタクトを配置することなく、オーバーラップ容量を測定する。
【解決手段】この半導体装置は、下記のような第１ＴＥＧパターン（不図示）を備えている。第１ＴＥＧパターンは、素子分離領域５００と、素子分離領域５００に形成された開口部（不図示）と、開口部上に設けられ、互いに平行に延伸した複数のゲート電極３００と、開口部のゲート電極３００で覆われていない部分に形成された拡散領域２００と、を備えている。ここで、ゲート電極３００の一方の端部は、開口部の外縁よりも内側に配置されている。また、第１コンタクト２４０は、ゲート電極３００の一方の端部と、開口部の外縁の間に位置して、拡散領域２００に接続している。一方、第２コンタクト３４０は、ゲート電極３００に接続している。 （もっと読む）

【課題】電気特性取得評価方法に関し、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行う。
【解決手段】積層体の表面側電極に対するコンタクトホール２１を露出する工程と、前記露出したコンタクトホール２１に導電性物質を埋め込んで凸状構造２２を形成する工程と、前記凸状構造２２を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造２２の位置を認識する工程と、前記凸状構造２２の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを設ける。 （もっと読む）

【課題】コンタクト周りのキラー欠陥検査を容易にするパターンを有する半導体装置、半導体装置の検査方法及び製造方法を提供する。
【解決手段】半導体基板の第１導電型領域の表面に設けられ、それぞれ第１の方向に延在する複数の第２導電型領域と、複数の第２導電型領域とそれぞれ複数の個所で交差することにより各第２導電型領域にソースとドレインが直列に接続された複数のＭＯＳトランジスタを形成するゲート配線と、複数のＭＯＳトランジスタとゲート配線との表面を覆う絶縁膜と、絶縁膜の表面から複数のＭＯＳトランジスタのソースドレイン領域にそれぞれ設けられた複数の第１のコンタクトと、絶縁膜の表面からゲート配線の各領域に共通に接続された第２のコンタクトと、を有する。 （もっと読む）

【課題】歩留まりを向上可能な半導体装置の製造方法および半導体装置を提供すること。
【解決手段】実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、半導体基板上に形成される検査用トランジスタおよび製品用トランジスタのソースおよびドレインを活性化させるアニール処理を行うアニール工程と、アニール工程後における検査用トランジスタのゲート、ソースおよびドレインをシリサイド化させる検査用サリサイド工程と、検査用サリサイド工程後における検査用トランジスタの特性を測定する測定工程と、測定工程によって測定された特性と所望の特性との差分とに基づいて製品用トランジスタの特性を所望の特性へ近付ける特性調整アニール処理を行う特性調整アニール工程と、特性調整アニール工程後における製品用トランジスタのゲート、ソースおよびドレインをシリサイド化させる本サリサイド工程とを含む。 （もっと読む）

【課題】電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定する。
【解決手段】電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに第１電圧を印加した状態において、電界効果トランジスタ１０１の第１オン抵抗を算出する第１の工程と、電界効果トランジスタ１０１をオフ状態にし、前記第１電圧よりも大きい第２電圧を、電界効果トランジスタ１０１のドレインに印加する第２の工程と、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに前記第２電圧を印加した状態において、電界効果トランジスタ１０１の第２オン抵抗を算出する。 （もっと読む）

【課題】ＴＥＧパターンを有する半導体基板を用いて、ダイシング時の不良を抑制した半導体装置を提供する。
【解決手段】ダイシングにより半導体チップ２ａに個片化される、または個片化された半導体基板と、半導体基板上に形成された層間絶縁層と、層間絶縁層内に設けられ、半導体チップ２ａの周縁部に沿って形成されたシールリング５ａと、一端がシールリング５ａに接続し、他端が半導体チップ２ａの外周の端面に向けて延在するＴＥＧ配線７を備えている。 （もっと読む）

【課題】絶縁ゲート型電界効果トランジスタを製造する途中で、絶縁ゲート型電界効果トランジスタに悪影響を与えるチャージアップが生じているのを検出することができる半導体装置製造工程におけるチャージアップ検出方法を提供する。
【解決手段】絶縁体１０上の半導体層１２に、素子分離領域１８によって素子分離された絶縁ゲート型電界効果トランジスタ用の第１の活性層１６と検出素子用の第２の活性層１６とを形成し、前記第１の活性層と第２の活性層上に第１および第２の絶縁膜２２をそれぞれ形成し、少なくとも第１および第２の絶縁膜２２上に第１および第２の導体２４をそれぞれ形成し、第１および第２の導体２４に電荷が供給される処理を行い、その後、第２の活性層１６の形状を検出する。 （もっと読む）

【課題】活性領域と素子分離絶縁膜との段差を精度よく評価する技術を提供する。
【解決手段】半導体基板１０に形成されたトレンチに埋め込まれた素子分離絶縁膜１８と、前記半導体基板１０に形成され不純物を含む活性領域３６と、前記活性領域３６と前記素子分離絶縁膜１８との間の段差を測定するための前記活性領域３６の幅Ｗ１〜Ｗ７が異なる複数の段差測定部５２ａ〜５２ｇと、を具備する評価素子によって前記段差を測定し、この測定結果に基づき、ゲート寸法を調整する。 （もっと読む）

【課題】ｐチャネル型電界効果トランジスタのＮＢＴＩをウエハ面内において漏れなく評価することにより、信頼性評価の充実を図り、信頼性の高いｐチャネル型電界効果トランジスタを提供する。
【解決手段】劣化過程、回復過程、および再劣化過程をストレス試験の１サイクルとし、１つのｐチャネル型電界効果トランジスタに対して上記１サイクルを複数回繰り返し行い、複数の劣化過程におけるしきい値電圧の劣化量または動作電流の劣化量を抽出して回復レス劣化評価を行い、複数の回復過程におけるしきい値電圧の劣化量および動作電流の劣化量を抽出して回復レス劣化評価を行う。 （もっと読む）

【課題】保護ダイオードの有無に拘らず、素子特性を精度良く測定することの可能なテストエレメントグループおよびそれを備えた半導体装置を提供する。
【解決手段】テストエレメントグループ１０において、電界効果型トランジスタからなるｎ個の素子ＤＵＴ１〜ＤＵＴｎが規則的に配置されている。ドレイン線ＤＬおよびソース線ＳＬがそれぞれ、全ての素子ＤＵＴ１〜ＤＵＴｎに対して共通化されており、その一方で、ウェル線ＷＬが素子ＤＵＴ１〜ＤＵＴｎごとに１つずつ設けられている。選択対象の素子（選択素子ＤＵＴｘ）の素子特性を測定する際には、基板バイアス効果を利用して、非選択対象の素子（非選択素子ＤＵＴｙ）に流れるオフリーク電流を小さくする。 （もっと読む）

【課題】 インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。
【解決手段】 多段接続された複数の論理ゲートからなるゲートチェーンと、モニタ信号線ＭＯＮと、ゲートチェーンにおける各論理ゲートの出力ノードとモニタ信号線ＭＯＮとの間に各々介挿され、当該モニタユニットＭＵａを指示する制御信号が与えられることにより、モニタ信号線ＭＯＮに当該出力ノードの電圧に依存した信号を発生させる複数のモニタユニットＭＵａと、ゲートチェーンにおける複数の論理ゲートの出力ノードを順次モニタ対象とし、モニタ対象とする論理ゲートの出力ノードに接続されたモニタユニットを指示する制御信号を発生するモニタユニット選択手段を有する。 （もっと読む）

【課題】ソース電極を共通とするトランジスタ対の、各ドレイン電極から出力される電圧の差を評価するトランジスタ対の特性評価装置であって、その特性差を高精度でかつ簡便に測定できる特性評価装置および特性評価方法を提供することを課題とする。
【解決手段】２つの可変抵抗を有し、各可変抵抗の一方の端部は共通に接続され、他端部はそれぞれ各ドレイン電極に接続するドレイン端子を有し、各ドレイン端子の出力を測定する測定装置を有することを特徴とする。 （もっと読む）

【課題】ＲＴＮに関する絶縁膜の品質判定、製造工程の良否判定、回路設計などをより高精度に実施すること。
【解決手段】本発明に係る半導体装置の評価方法は、ゲート絶縁膜を有するＭＩＳ型ＦＥＴを備える半導体装置の評価方法であって、複数のＭＩＳ型ＦＥＴのＲＴＮを測定し、ＲＴＮの測定結果に基づいて、ゲート絶縁膜中のトラップの位置、トラップのエネルギー、ＲＴＮの時定数、及びＲＴＮ振幅のうち少なくとも２つパラメータを抽出し、当該２つのパラメータの相関関係を求めるものである。 （もっと読む）

【課題】検査対象の電気特性を測定する場合に、検査対象の電気特性に影響を与えることなく、ＳＥＭ画像の高倍率化、高分解能化及びリアルタイム性を実現する。
【解決手段】試料上の検査対象における目標位置の像を含む高画質且つ高倍率の第１の画像を取得する。次に、試料上の検査対象における目標位置の像とプローブの像を含む低画質且つ低倍率の第２の画像を取得する。次に、第２の画像に第１の画像データを組み込むことによって、第２の画像の倍率と同一の倍率の粗寄せ観察用の画像を生成する。プローブが検査対象における目標位置に近接するまで、粗寄せ観察用画像の生成を繰り返す。 （もっと読む）

【課題】ウェハの厚み方向他方側の電極に、ウェハの厚み方向一方側から通電することができ、半導体素子の電気的特性を精度良く測定することができる半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法を提供する。
【解決手段】半導体ウェハ１の厚み方向一方Ｘ１側の表面部に形成されたゲート電極およびソース電極から離隔して、電極接触部１４が半導体ウェハ１の厚み方向他方Ｘ２側でドレイン電極２と接触し、端子接触部１２が半導体ウェハ１の厚み方向一方Ｘ１側に露出するように、半導体ウェハ１の端部に測定用端子１０を配置する。測定用端子１０の端子接触部１２にプローブ端子１５を接触させるとともに、ゲート電極およびソース電極にプローブ端子を接触させて、ＭＯＳＦＥＴの電気的特性を測定する。 （もっと読む）

【課題】製品ウェハにおけるトランジスタ寸法での、金属不純物量を予測可能とする不純物量予測方法を提供する。
【解決手段】不純物量予測方法は、半導体基板上に設けられたトランジスタのパターンを用いてＴＤＤＢ寿命及び反転膜厚として第１寿命及び第１膜厚を測定するステップ（Ｓ１）と、予め求められたゲート絶縁膜中の不純物量とＴＤＤＢ寿命及び反転膜厚との関係と、測定された前記第１寿命及び前記第１膜厚とに基づいて、前記半導体基板内のゲート絶縁膜中の不純物量を予測するステップ（Ｓ２）とを具備する。 （もっと読む）

【課題】 リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法に関し、複数種類のデバイス特性をできるかぎり同じ構造のモニタで評価する。
【解決手段】 形状或いはしきい値電圧の少なくとも一方が異なる複数種類のトランジスタを異なった領域に同じ間隔で配置するとともに、前記複数種類のトランジスタの内、設計データにおける設置頻度の比を反映した数のトランジスタのゲート電極同士、ソース電極同士、及び、ドレイン電極同士を電気的に共通に接続する。 （もっと読む）

【課題】小さな面積でより多くの素子を搭載することができ、さらに、素子特性を精度良く測定することの可能なテストエレメントグループおよびそれを備えた半導体装置を提供する。
【解決手段】各グループＧ_Nにおいて、全ての入力端子ＩＮが共通のドレインソース線ＤＳＬに接続されている。各グループＧ_Nにおいて、全ての出力端子ＯＵＴが入力端子ＩＮに非接続のドレインソース線ＤＳＬに、他の出力端子ＯＵＴと非共有で接続されている。さらに、一のグループＧ_Nにおける共通のドレインソース線ＤＳＬと、他のグループＧ_Nにおける共通のドレインソース線ＤＳＬとが互いに異なっている。 （もっと読む）