半導体素子の特性測定方法および半導体装置の製造方法
【課題】ウェハの厚み方向他方側の電極に、ウェハの厚み方向一方側から通電することができ、半導体素子の電気的特性を精度良く測定することができる半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法を提供する。
【解決手段】半導体ウェハ1の厚み方向一方X1側の表面部に形成されたゲート電極およびソース電極から離隔して、電極接触部14が半導体ウェハ1の厚み方向他方X2側でドレイン電極2と接触し、端子接触部12が半導体ウェハ1の厚み方向一方X1側に露出するように、半導体ウェハ1の端部に測定用端子10を配置する。測定用端子10の端子接触部12にプローブ端子15を接触させるとともに、ゲート電極およびソース電極にプローブ端子を接触させて、MOSFETの電気的特性を測定する。
【解決手段】半導体ウェハ1の厚み方向一方X1側の表面部に形成されたゲート電極およびソース電極から離隔して、電極接触部14が半導体ウェハ1の厚み方向他方X2側でドレイン電極2と接触し、端子接触部12が半導体ウェハ1の厚み方向一方X1側に露出するように、半導体ウェハ1の端部に測定用端子10を配置する。測定用端子10の端子接触部12にプローブ端子15を接触させるとともに、ゲート電極およびソース電極にプローブ端子を接触させて、MOSFETの電気的特性を測定する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置を構成する半導体チップの製造工程では、半導体ウェハ(以下、単に「ウェハ」という場合がある)に形成された半導体素子の通電検査をウェハの状態で行う、いわゆるウェハテストが行われる。半導体素子の電極は、ウェハの厚み方向一方側(以下「表面側」という場合がある)だけでなく、ウェハの厚み方向他方側(以下「裏面側」という場合がある)にも形成される場合がある。従来のウェハテストでは、導電性のウェハステージに、ウェハの裏面側を吸着させておく。裏面側の電極(以下「裏面電極」という場合がある)に通電するときには、ウェハステージを電極として用いて、ウェハステージを介して裏面電極に通電する。
【0003】
たとえば、半導体素子としてパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が形成されたウェハ(以下「パワーMOSFETウェハ」という場合がある)は、裏面側にドレイン電極が形成されており、表面側にゲート電極およびソース電極が形成されている。したがって、ウェハステージにウェハの裏面側を吸着させて、裏面側のドレイン電極をウェハステージに電気的に接続し、表面側のゲート電極およびソース電極にプローブ端子を接触させることで、ウェハテストのときの印加電極を確保している。
【0004】
ウェハは、半導体デバイスを高性能化するために、薄厚化が進められている。ウェハを薄くすることで、ドレイン−ソース間の抵抗が低くなるので、通電時のロスを低減することができる。
【0005】
ウェハを薄くした場合、ウェハに反りが生じ易いので、取り扱いが難しい。たとえば、反りが生じたウェハに対して、ウェハ単独の状態(以下「ウェハベア状態」という)でウェハテストを行うと、ウェハにひびおよび割れなどの損傷が生じてしまう。したがって、ウェハベア状態ではウェハテストを行うことができない。ウェハテストを行うためには、専用のシートまたは絶縁性の基板をウェハの裏面に貼付けて、ウェハをサポートする必要がある。
【0006】
ウェハの裏面に専用のシートなどを貼付けてウェハをサポートした場合、ウェハステージにウェハを吸着させても、ウェハは、ウェハステージと絶縁状態になる。したがって、ウェハの裏面側の電極、たとえばパワーMOSFETウェハの場合はパワーMOSFETのドレイン電極に通電することができなくなるという問題が生じる。
【0007】
この問題を解決するために、ウェハの表面側に形成した特定の電極をドレイン電極としてウェハテストを行う方法、または隣接チップの表面側に形成したソース電極をドレイン電極としてウェハテストを行う方法などが用いられている(たとえば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平8−153763号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
特許文献1などに開示される従来の方法では、ウェハの表面側に形成した電極に通電して、ソース電極との間に電圧を印加することで、ウェハテストを行うので、ソース側からの空乏層が、ウェハの裏面側であるドレイン側に充分に延びない。したがって、半導体素子の電気的特性を精度良く測定することができない。たとえば、初期的なチャネルリーク電流は精度良く測定することができるが、高電圧印加時のリーク電流は精度良く測定することができない。
【0010】
本発明の目的は、ウェハの厚み方向他方側の電極に、ウェハの厚み方向一方側から通電することができ、半導体素子の電気的特性、たとえば高電圧印加時のリーク電流を精度良く測定することができる半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0011】
本発明の半導体素子の特性測定方法は、半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する半導体素子の電気的特性を測定する半導体素子の特性測定方法であって、導電性を有する第1の導電部分と、導電性を有し、前記第1の導電部分に電気的に接続される第2の導電部分とを含む測定用端子を、前記一方側電極から離隔して、前記第1の導電部分が前記半導体基板の厚み方向他方側で前記他方側電極と接触し、前記第2の導電部分が前記半導体基板の厚み方向一方側に露出するように、前記半導体基板の端部に配置する配置工程と、前記半導体基板の厚み方向一方側から前記第2の導電部分と前記一方側電極とにプローブ端子を接触させて、前記半導体素子の電気的特性を測定する測定工程とを備えることを特徴とする。
【0012】
また本発明の半導体装置の製造方法は、半導体基板であって、前記半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する複数の半導体素子が形成された半導体基板を準備する工程と、前記の半導体素子の特性測定方法を用いて、前記半導体素子の電気的特性を測定する工程と、少なくとも1つの前記半導体素子を含むように前記半導体基板を切断して、半導体チップを得る工程と、前記半導体チップを用いて、半導体装置を組立てる工程とを備えることを特徴とする。
【発明の効果】
【0013】
本発明の半導体素子の特性測定方法によれば、配置工程において、第1の導電部分と第2の導電部分とを含む測定用端子が半導体基板の端部に配置され、測定工程において、第2の導電部分と一方側電極とにプローブ端子を接触させて、半導体素子の電気的特性が測定される。測定用端子は、一方側電極から離隔して、第1の導電部分が半導体基板の厚み方向他方側で他方側電極と接触し、第2の導電部分が半導体基板の厚み方向一方側に露出するように配置される。これによって、半導体基板の厚み方向一方側から測定用端子の第2の導電部分にプローブ端子を接触させることによって、半導体基板の厚み方向一方側から他方側電極に通電することができる。
【0014】
したがって、半導体基板の厚み方向他方側の表面部に絶縁性の支持部材が貼付けられる場合でも、半導体基板の厚み方向一方側から測定用端子の第2の導電部分と一方側電極とにプローブ端子を接触させることによって、半導体基板の厚み方向一方側から半導体素子の電気的特性を精度良く測定することができる。たとえば、半導体基板の厚み方向一方側から、他方側電極と一方側電極との間に電圧を印加することができるので、半導体素子の耐圧を精度良く測定することができる。また、他方側電極と一方側電極との間に高電圧を印加したときに生じるリーク電流を精度良く測定することができる。
【0015】
また本発明の半導体装置の製造方法によれば、複数の半導体素子が形成された半導体基板が準備され、前述の本発明の半導体素子の特性測定方法を用いて、半導体素子の電気特性が測定される。少なくとも1つの半導体素子を含むように半導体基板が切断され、半導体チップが得られる。この半導体チップを用いて、半導体装置が組立てられる。前述の本発明の半導体素子の特性測定方法によれば、半導体基板の厚み方向他方側の表面部に絶縁性の支持部材が貼付けられる場合でも、半導体基板の厚み方向一方側から半導体素子の電気的特性を精度良く測定することができる。このような半導体素子の特性測定方法を用いるので、その測定結果に基づいて半導体チップを選別することによって、良品の半導体素子を含む半導体チップをより確実に選別することができる。これによって、良品の半導体チップを用いて半導体装置を組立てることができる。したがって、半導体装置の製造歩留まりを向上させることができる。
【図面の簡単な説明】
【0016】
【図1】本発明の第1の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。
【図2】図1に示す半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。
【図3】図1に示す測定用端子10付近を拡大して示す断面図である。
【図4】本発明の第2の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。
【図5】本発明の第3の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。
【図6】測定用端子の他の例である測定用端子21を示す断面図である。
【図7】測定用端子のさらに他の例である測定用端子22を示す断面図である。
【図8】前提技術のウェハテスト方法を行うときの半導体ウェハ51の状態を示す断面図である。
【図9】図8に示す半導体ウェハ51を厚み方向一方X1側から見て示す平面図である。
【図10】図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向一方X1側から見て示す平面図である。
【図11】図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向他方X2側から見て示す平面図である。
【図12】パワーMOSFET57のリーク電流測定回路を示す図である。
【図13】裏面側にサポート材60が貼付けられた半導体ウェハ51を示す断面図である。
【図14】表面側ドレイン電極61が形成された半導体ウェハ51を示す平面図である。
【図15】表面側ドレイン電極61に通電した場合の半導体ウェハ51における空乏層80の延び具合を示す断面図である。
【図16】裏面側のドレイン電極52に通電した場合の半導体ウェハ51における空乏層81の延び具合を示す断面図である。
【発明を実施するための形態】
【0017】
<前提技術>
本発明の半導体素子の特性測定方法を説明する前に、本発明の前提技術となる半導体素子の特性測定方法について説明する。以下では、半導体素子の特性測定方法として、半導体ウェハ(以下、単に「ウェハ」という場合がある)に形成された半導体素子の電気的特性をウェハの状態で測定する、ウェハテスト方法について説明する。
【0018】
図8は、前提技術のウェハテスト方法を行うときの半導体ウェハ51の状態を示す断面図である。図9は、図8に示す半導体ウェハ51を厚み方向一方X1側から見て示す平面図である。図8は、図9に示す平面図における切断面線B−Bから見た断面図に相当する。図10は、図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向一方X1側から見て示す平面図である。図11は、図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向他方X2側から見て示す平面図である。本前提技術では、半導体素子として、パワーMOSFET57を備える場合のウェハテスト方法を示す。
【0019】
半導体ウェハ51の厚み方向他方X2側の表面部(以下「裏面」という場合がある)には、全体にわたって、パワーMOSFET57のドレイン電極52が形成されている。半導体ウェハ51は、後述する工程で半導体チップ54として個片化される複数の領域を有する。図8では図示を省略しているが、半導体ウェハ51の厚み方向一方X1側の表面部(以下「表面」という場合がある)には、図9に示すように、半導体チップ54となる領域毎に、パワーMOSFET57のゲート電極55およびソース電極56が形成されている。
【0020】
ウェハテストにおいて、半導体ウェハ51は、導電性のウェハステージ53に、厚み方向他方X2側、すなわち裏面側が吸着されて保持される。ウェハステージ53の端子50に通電することで、ウェハステージ53を介して、半導体ウェハ51の裏面側のドレイン電極52に通電される。
【0021】
パワーMOSFET57の電気的特性を評価する場合、半導体ウェハ51の半導体チップ54となる各領域のゲート電極55とソース電極56とに、プローブ端子を接触させて通電させる。図12は、パワーMOSFET57のリーク電流測定回路を示す図である。たとえば、ドレイン−ソース間のリーク電流を測定する場合、図12に示すように、ゲートGとソースSとを短絡させた上で、ドレインD側に電源Eから電圧を印加し、そのときに流れる電流を測定する。
【0022】
図13は、裏面側にサポート材60が貼付けられた半導体ウェハ51を示す断面図である。半導体ウェハ51が薄い、すなわち半導体ウェハ51の厚み寸法が小さい場合、ウェハに反りが生じ易いので、取り扱いが難しい。たとえば、反りが生じたウェハに対して、ウェハベア状態でウェハテストを行うと、ウェハにひびおよび割れなどの損傷が生じてしまうので、ウェハベア状態ではウェハテストを行うことができない。したがって、図13に示すように、裏面側に絶縁シートなどのサポート材60が必要になるので、ウェハステージ53に半導体ウェハ51を吸着させても、裏面側のドレイン電極52に通電することができなくなる。
【0023】
図14は、表面側ドレイン電極61が形成された半導体ウェハ51を示す平面図である。前述の図13は、図14に示す平面図における切断面線C−Cから見た断面図に相当する。半導体ウェハ51の裏面側にサポート材60を貼付けた場合、ウェハテストを行うために、たとえば図14に示すように、半導体ウェハ51の表面に表面側ドレイン電極61が形成される。表面側ドレイン電極61に通電して、表面側ドレイン電極61とソース電極56との間に電圧を印加することで、パワーMOSFET57の電気的特性の評価が可能となる。
【0024】
図15は、表面側ドレイン電極61に通電した場合の半導体ウェハ51における空乏層80の延び具合を示す断面図である。図16は、裏面側のドレイン電極52に通電した場合の半導体ウェハ51における空乏層81の延び具合を示す断面図である。図15および図16では、図9に示すパワーMOSFET57の一例として、トレンチゲート構造を有するパワーMOSFETを備える半導体ウェハ51を示す。半導体ウェハ51は、高不純物濃度のN+層71と、N+層71の厚み方向一方側の表面部に積層された低不純物濃度のN−層72と、N−層72の厚み方向一方側の表面部にP型不純物を注入して形成されたP型ベース層73とを含んで構成される。
【0025】
ゲート電極55は、半導体ウェハ51のP型ベース層73を貫通してN−層72の内部に達するトレンチ内に、ゲート絶縁膜75を介して形成される。ソース電極56は、層間絶縁膜76を介してゲート電極55を覆うとともに、ソース領域74およびP型ベース層73に接するように形成される。表面側ドレイン電極61は、層間絶縁膜76の開口を通してP型ベース層73に接するように形成される。
【0026】
表面側ドレイン電極61に通電して、表面側ドレイン電極61とソース電極56との間に電圧を印加した場合、図15に示すように、空乏層80は、半導体ウェハ51の裏面側、すなわち図15の紙面に向かって下側に充分には延びない。したがって、裏面側のドレイン電極52の近辺に欠陥などがあっても、その欠陥などに起因するリーク電流を精度良く測定することができないので、裏面側のドレイン電極52の近辺の欠陥などを選別することができない。
【0027】
これに対し、図16に示すように、従来通りに裏面側のドレイン電極52に通電して、ドレイン電極52とソース電極56との間に電圧を印加した場合には、空乏層81は、N−層72内に発生する電界に沿って延びるので、裏面側のドレイン電極52の近辺まで延びることになる。このとき、裏面側のドレイン電極52の近辺に、パターン欠陥などによってN+層71が形成されていない部分であるN+未形成層があれば、リーク電流の増加によって欠陥を判別することができる。
【0028】
したがって、パワーMOSFET57などの半導体素子の電気的特性を精度良く測定するためには、裏面側の実際のドレイン電極52に通電してウェハテストを行うことが必要である。そこで本発明の半導体素子の特性測定方法では、以下に示す実施の形態の構成を採用している。
【0029】
<第1の実施の形態>
図1は、本発明の第1の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。図2は、図1に示す半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。図1は、図2に示す平面図における切断面線A−Aから見た断面図に相当する。図3は、図1に示す測定用端子10付近を拡大して示す断面図である。本実施の形態では、半導体素子の特性測定方法として、パワーMOSFET7を半導体素子として備える半導体ウェハ1に対するウェハテスト方法について説明する。半導体ウェハ1は、半導体基板に相当する。
【0030】
半導体ウェハ1の厚み方向他方X2側の表面部である裏面には、全面にわたって、パワーMOSFET7のドレイン電極2が形成されている。半導体ウェハ1の裏面は、ドレイン電極2を介して、サポート材3に貼付けられている。換言すれば、半導体ウェハ1の裏面には、ドレイン電極2を介して、サポート材3が貼付けられている。サポート材3は、支持部材に相当し、半導体ウェハ1に貼付けられて、半導体ウェハ1を支持する。サポート材3は、たとえば、絶縁性材料をシート状に成形して成る絶縁シート、または絶縁性材料から成る絶縁性基板によって実現される。
【0031】
半導体ウェハ1は、後述する工程で半導体チップ4として個片化される複数の領域を有する。図1では図示を省略しているが、半導体ウェハ1の厚み方向一方X1側の表面部には、図2に示すように、半導体チップ4となる領域毎に、パワーMOSFET7のゲート電極5およびソース電極6が形成されている。
【0032】
このようにパワーMOSFET7は、半導体ウェハ1の厚み方向一方X1側の表面部にゲート電極5およびソース電極6を有し、半導体ウェハ1の厚み方向他方X2側の表面部にドレイン電極2を有する。ゲート電極5およびソース電極6は、一方側電極に相当し、ドレイン電極2は、他方側電極に相当する。
【0033】
本実施の形態の半導体素子の特性測定方法は、以下のようにして行われる。まず配置工程において、半導体ウェハ1の端部に、測定用端子10を配置する。本実施の形態では、半導体ウェハ1の端部であって、半導体ウェハ1の半導体チップ4となる領域を除く残余の領域に、測定用端子10を配置する。
【0034】
測定用端子10は、プローブ端子15が接触される端子接触部12と、他方側電極であるドレイン電極2に接触する電極接触部14と、端子接触部12および電極接触部14を連結する連結部13とを含む。端子接触部12と電極接触部14とは、互いに対向して、連結部13とともに一体に構成される。端子接触部12、連結部13および電極接触部14は、導電性材料から成り、導電性を有する。したがって測定用端子10は、導電性を有する導電性端子となっている。端子接触部12は、連結部13を介して、電極接触部14に電気的に接続される。電極接触部14は、第1の導電部分に相当し、端子接触部12は、第2の導電部分に相当する。
【0035】
測定用端子10は、電極接触部14が半導体ウェハ1の厚み方向他方X2側でドレイン電極2と接触し、端子接触部12が半導体ウェハ1の厚み方向一方X1側に露出するように、半導体ウェハ1の端部に配置される。また測定用端子10は、ゲート電極5およびソース電極6から離隔して配置される。本実施の形態では、測定用端子10は、半導体ウェハ1の厚み方向一方X1側の表面部において、端子接触部12がゲート電極5およびソース電極6から離隔するように配置される。
【0036】
このように半導体ウェハ1の端部に測定用端子10を配置することによって、半導体ウェハ1の厚み方向他方X2側の表面部である裏面に形成されたドレイン電極2を、測定用端子10を介して、半導体ウェハ1の厚み方向一方X1側である表面側に引き出すことができる。
【0037】
測定用端子10は、具体的には、電極接触部14と端子接触部12とによって半導体ウェハ1を挟み込むように、半導体ウェハ1の端部に配置される。さらに具体的には、測定用端子10は、端子接触部12が半導体ウェハ1の厚み方向一方X1側の表面部に対向するように、半導体ウェハ1の端部に配置される。換言すれば、端子接触部12は、半導体ウェハ1の厚み方向一方X1側に配置され、半導体ウェハ1の端部を厚み方向一方X1側から覆う。
【0038】
電極接触部14は、半導体ウェハ1の厚み方向他方X2側に配置され、半導体ウェハ1の端部を厚み方向他方X2側から覆う。連結部13は、半導体ウェハ1の側方に配置され、端子接触部12の半導体ウェハ1を覆う側とは反対側の端部と、電極接触部14の半導体ウェハ1を覆う側とは反対側の端部とを連結する。端子接触部12および電極接触部14は、半導体ウェハ1の厚み方向一方X1側から見て、ほぼ同一の形状および寸法に形成され、全体にわたって重なるように配置される。
【0039】
図1および図3では、測定用端子10の電極接触部14を比較的厚く図示しているが、実際には、サポート材3上での半導体ウェハ1の反り対策として、測定用端子10の電極接触部14は、ドレイン電極2およびサポート材3と比較して、非常に薄い電極として構成されることが好ましい。具体的には、電極接触部14は、導電性テープ、または導電性の薄膜によって構成されることが望ましい。
【0040】
電極接触部14を導電性テープ、または導電性の薄膜で構成することによって、ドレイン電極2とサポート材3との間に電極接触部14が介在されることに起因して、半導体ウェハ1の反りをサポート材3で矯正できなくなってしまうことを防ぐことができる。つまり、ドレイン電極2とサポート材3との間に電極接触部14が介在されることによる影響を可及的に抑えることができ、半導体ウェハ1の反りをサポート材3で矯正することができる。したがって、ウェハテストにおいて半導体ウェハ1に、ひびおよび割れなどの損傷が生じることを防ぐことができる。
【0041】
本実施の形態では、測定用端子10は、絶縁板11を介して半導体ウェハ1を挟み込むように配設される。絶縁板11は、測定用端子10の端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部との間に配置される。絶縁板11は、ドレイン印加電圧以上の絶縁耐量を有することが必要である。
【0042】
本実施の形態では、半導体ウェハ1は円板状である。測定用端子10は円環状、より詳細には略円筒状であり、半導体ウェハ1の外周端部に、周方向全体にわたって配置される。具体的には、測定用端子10は、その内周端部で、半導体ウェハ1の外周端部を覆うように配置される。さらに具体的には、測定用端子10は、円環状、より詳細には円環板状の端子接触部12および電極接触部14の外周端部を、円環状、より詳細には円筒状の連結部13で連結して成る。連結部13は、半導体ウェハ1の半径方向外方に配置される。測定用端子10は、端子接触部12および電極接触部14の内周端部によって、半導体ウェハ1の外周端部、具体的にはドレイン電極2を含む半導体ウェハ1の外周端部を挟み込むように配置される。
【0043】
半導体ウェハ1の形状は、円板状に限定されるものではなく、他の形状であってもよく、たとえば矩形状であってもよい。測定用端子10の形状は、半導体ウェハ1の形状を考慮し、半導体ウェハ1の外周端部を周方向全体にわたって覆うことができるように選ばれる。
【0044】
配置工程において、測定用端子10を半導体ウェハ1の端部に配置するときには、まず、円環状、より詳細には円環板状の端子接触部12の厚み方向他方X2側の表面部における外周端部に、円環状、より詳細には円筒状の連結部13を接合して、端子接触部と連結部とが一体に構成された端子部材を準備する。この端子部材を、半導体ウェハ1の厚み方向一方X1側の表面部における外周端部に取り付ける。本実施の形態では、端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部との間に絶縁板11を配置するので、絶縁板11を介して、端子部材を半導体ウェハ1の厚み方向一方X1側の表面部における外周端部に取り付ける。
【0045】
その後、半導体ウェハ1の厚み方向他方X2側の表面部における外周端部、具体的には半導体ウェハ1の厚み方向他方X2側の表面部に形成されたドレイン電極2の外周端部と、連結部13の厚み方向他方X2側の表面部とにわたって、電極接触部14を配置する。たとえば、導電性テープまたは導電性の薄膜を貼り付けることによって、電極接触部14を配置する。電極接触部14は、半導体ウェハ1の外周端部および連結部13の周方向全体にわたって配置される。
【0046】
以上のようにして配置工程において、半導体ウェハ1の端部に測定用端子10を配置する。次いで、貼付工程において、半導体ウェハ1の厚み方向他方X2側の表面部である裏面に、ドレイン電極2を介して、サポート材3を貼付ける。次いで、測定工程において、測定用端子10の端子接触部12、ゲート電極5およびソース電極6にプローブ端子を接触させて、パワーMOSFET7の電気的特性を測定する。電気的特性としては、たとえば、パワーMOSFET7の耐圧、ドレイン電極2とソース電極6との間に高電圧を印加したときに生じるリーク電流が挙げられる。
【0047】
本実施の形態では、配置工程において、半導体ウェハ1の端部に測定用端子10が配置されるので、半導体ウェハ1の裏面側に形成されたドレイン電極2を、測定用端子10によって半導体ウェハ1の表面側に引き出すことができる。これによって、ドレイン電極2に通電するための導電部を、半導体ウェハ1の表面側に確保することができる。具体的には、半導体ウェハ1の表面側から測定用端子10の端子接触部12にプローブ端子15を接触させることによって、半導体ウェハ1の表面側からドレイン電極2に通電することができる。ゲート電極5およびソース電極6については、半導体ウェハ1の表面側に形成されているので、従来技術と同様に、ゲート電極5およびソース電極6にプローブ端子を接触させることによって、半導体ウェハ1の表面側から通電することができる。
【0048】
このように本実施の形態では、半導体ウェハ1の表面側から測定用端子10の端子接触部12にプローブ端子15を接触させることによって、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができる。したがって、図1に示すように半導体ウェハ1の裏面側に絶縁性のサポート材3が貼付けられる場合でも、プローブ端子を用いて測定を行うプロービング法において、パワーMOSFET7の電気的特性を精度良く測定することができる。具体的には、半導体ウェハ1の表面側から測定用端子10の端子接触部12、ゲート電極5およびソース電極6にプローブ端子を接触させることによって、半導体ウェハ1の表面側から、パワーMOSFET7の電気的特性を精度良く測定することができる。
【0049】
たとえば、半導体ウェハ1の表面側から測定用端子10の端子接触部12とソース電極6とにプローブ端子を接触させることによって、半導体ウェハ1の表面側から、裏面側のドレイン電極2とソース電極6との間に電圧を印加することができるので、プロービング法において、パワーMOSFET7の耐圧を精度良く測定することができる。また、ドレイン電極2とソース電極6との間に高電圧を印加したときに生じるリーク電流を精度良く測定することができる。これによって、リーク電流の増加の有無をより正確に判断することができるので、裏面側のドレイン電極2の近辺の欠陥を精度良く判別することができる。
【0050】
また本実施の形態では、測定用端子10は、端子接触部12が半導体ウェハ1の厚み方向一方X1側の表面部と対向するように半導体ウェハ1の端部に配置され、測定用端子10の端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部との間には、絶縁板11が配置される。これによって、絶縁板11が配置されない場合に比べて、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部とを、より確実に絶縁することができるので、ドレイン電極2と半導体ウェハ1の厚み方向一方X1側の表面部とを、より確実に絶縁することができる。したがって、ドレイン電極2と、半導体ウェハ1の表面側の電極たとえばソース電極6とが短絡してしまうことを防ぐことができる。これによって、プローブ端子を測定用端子10の端子接触部12とソース電極6とに接触させることによって、プロービング法において、パワーMOSFET7の耐圧を、より精度良く測定することができる。
【0051】
絶縁板11は、絶縁部材に相当する。測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間に配置する絶縁部材は、絶縁板11に限定されるものではなく、絶縁性を有し、かつドレイン印加電圧以上の絶縁耐量を有する絶縁部材であればよい。
【0052】
<第2の実施の形態>
図4は、本発明の第2の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。本実施の形態では、前述の図1〜図3に示す第1の実施の形態における測定用端子10に代えて、図4に示す測定用端子20が用いられる。本実施の形態の半導体素子の特性測定方法は、図4に示す測定用端子20を用いること以外は、第1の実施の形態の半導体素子の特性測定方法と同様であるので、共通する説明を省略する。また図4において、前述の図1〜図3と対応する部分には同一の参照符を付して、共通する説明を省略する。
【0053】
第1の実施の形態で用いられる測定用端子10は、前述のように円環状、より詳細には略円筒状であり、半導体ウェハ1の外周端部に、全体にわたって配置される。これに対し、本実施の形態で用いられる測定用端子20は、半導体ウェハ1の端部の一部分、具体的には、半導体ウェハ1の外周端部の周方向における一部分に配置される。
【0054】
本実施の形態における測定用端子20は、半導体ウェハ1の外周端部の周方向における一部分に配置されること以外は、図1〜図3に示す第1の実施の形態における測定用端子10と同様である。本実施の形態における測定用端子20は、第1の実施の形態における測定用端子10と同様に、前述の図3に示す端子接触部12、連結部13および電極接触部14を備えて構成される。
【0055】
本実施の形態では、端子接触部12は、直方体状であり、長手方向が半導体ウェハ1の半径方向に沿うように配置される。電極接触部14は、長方形シート状であり、長手方向が半導体ウェハ1の半径方向に沿うように配置される。端子接触部12および電極接触部14は、半導体ウェハ1の厚み方向一方X1側から見て、ほぼ同一の形状および寸法に形成され、全体にわたって重なるように配置される。
【0056】
端子接触部12および電極接触部14は、長手方向の一端部が、半導体ウェハ1の外周端部の周方向における一部分を覆うように配置される。端子接触部12および電極接触部14の長手方向の他端部は、連結部13によって連結される。本実施の形態においても、第1の実施の形態と同様に、端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部、具体的には端子接触部12と半導体ウェハ1の外周端部との間には、前述の図3に示すように、絶縁板11が配置される。
【0057】
本実施の形態では、配置工程において、測定用端子として、電極接触部14と端子接触部12とが互いに対向して連結部13とともに一体に構成される測定用端子20を準備する。そして、電極接触部14と端子接触部12とによって半導体ウェハ1を挟み込むように、測定用端子20を半導体ウェハ1の端部の一部分、具体的には半導体ウェハ1の外周端部の周方向における一部分に配置する。これによって、半導体ウェハ1の端部の一部分に、容易に測定用端子20を配置することができる。
【0058】
本実施の形態によれば、第1の実施の形態と同様に、半導体ウェハ1の端部には、測定用端子20が配置されるので、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができる。また本実施の形態では、測定用端子20は、半導体ウェハ1の外周端部の一部分に配置されるので、第1の実施の形態に比べて、測定用端子20を作製するための材料である端子材料を削減することができる。
【0059】
<第3の実施の形態>
図5は、本発明の第3の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。本実施の形態では、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間には、図3に示す絶縁板11などの絶縁部材は配置されない。本実施の形態の半導体素子の特性測定方法は、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間に絶縁板11などの絶縁部材が配置されないこと以外は、第1の実施の形態の半導体素子の特性測定方法と同様であるので、共通する説明を省略する。また図5において、前述の図1〜図3と対応する部分には同一の参照符を付して、共通する説明を省略する。
【0060】
本実施の形態においても、第1の実施の形態と同様に、半導体ウェハ1の端部には、測定用端子10が配置される。これによって、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができる。また本実施の形態では、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間には、絶縁板11などの絶縁部材が配置されないので、絶縁部材の劣化などによって測定ができなくなるなどの不具合が生じることを未然に防止することができる。
【0061】
本実施の形態では、第1の実施の形態において絶縁板11などの絶縁部材を配置しない構成を適用する場合について説明したが、絶縁板11などの絶縁部材を配置しない構成は、第2の実施の形態における測定用端子20を用いる場合に適用してもよい。
【0062】
以上に述べた第1〜第3の実施の形態で用いられる測定用端子10,20は、前述の図3に示すように、端子接触部12、連結部13および電極接触部14を備えて構成される。測定用端子の構成は、これに限定されない。図6は、測定用端子の他の例である測定用端子21を示す断面図である。図7は、測定用端子のさらに他の例である測定用端子22を示す断面図である。測定用端子は、図6および図7に示すように、簡素化された構成であってもよい。
【0063】
図6に示す測定用端子21は、前述の図3に示す測定用端子10から、端子接触部12を取り除いた構成である。換言すれば、図6に示す測定用端子21は、図3に示す測定用端子10の電極接触部14と連結部13とによって構成される。この場合、連結部13は、端子接触部として機能する。つまり図6に示す測定用端子21は、端子接触部である連結部13が、電極接触部14に接合されて構成される。図6に示す測定用端子21において、電極接触部14は、第1の導電部分に相当し、連結部13は、第2の導電部分に相当する。
【0064】
図6に示す測定用端子21は、第1の実施の形態における測定用端子10と同様に、半導体ウェハ1の外周端部に、周方向全体にわたって配置される。図6に示す測定用端子21の構成を第2の実施の形態における測定用端子20に適用して、半導体ウェハ1の外周端部の一部分に配置するようにしてもよい。また第3の実施の形態に適用して、測定用端子21と半導体ウェハ1の厚み方向一方X1側の表面部との間に、絶縁板11などの絶縁部材を配置しない構成としてもよい。
【0065】
図7に示す測定用端子22は、前述の図3に示す測定用端子10から、端子接触部12および連結部13を取り除いた構成である。換言すれば、図7に示す測定用端子22は、図3に示す測定用端子10の電極接触部14によって構成される。この場合、電極接触部14は、端子接触部としても機能する。図7に示す測定用端子22において、電極接触部14は、第1の導電部分および第2の導電部分に相当する。具体的には、電極接触部14のドレイン電極2に接触する部分である内周端部は、第1の導電部分に相当する。電極接触部14のドレイン電極2に接触する部分を除く残余の部分であって、半導体ウェハ1の厚み方向一方X1側に露出する部分、すなわち電極接触部14の外周端部は、第2の導電部分に相当する。
【0066】
図7に示す測定用端子22は、第1の実施の形態における測定用端子10と同様に、半導体ウェハ1の外周端部に、周方向全体にわたって配置される。図7に示す測定用端子22の構成を第2の実施の形態における測定用端子20に適用して、半導体ウェハ1の外周端部の一部分に配置するようにしてもよい。また第3の実施の形態に適用して、測定用端子22と半導体ウェハ1の厚み方向一方X1側の表面部との間に、絶縁板11などの絶縁部材を配置しない構成としてもよい。
【0067】
図6および図7に示すように簡素化された測定用端子21,22を用いても、第1〜第3の実施の形態と同様の効果を得ることができる。具体的には、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができるという効果を得ることができる。
【0068】
以上に述べた半導体素子の特性測定方法を用いて、本発明の実施の一形態である半導体装置の製造方法が行われる。本実施の形態における半導体装置の製造方法では、まず半導体ウェハ1を準備する。半導体ウェハ1は、たとえば、インゴットを薄くスライスして得たベアウェハに、N型またはP型不純物のイオン注入、エッチング、絶縁膜の成膜などの加工を施して、パワーMOSFET(以下、単に「MOSFET」という場合がある)7を形成することによって得られる。前述の図2に示すように、半導体ウェハ1の半導体チップ4となる各領域に、少なくとも1つのMOSFET7が形成される。本実施の形態では、半導体チップ4となる各領域に、MOSFET7が1つずつ形成される。
【0069】
次いで、前述の半導体素子の特性測定方法を用いて、半導体ウェハ1に形成されたMOSFET7の電気的特性を測定する。その後、少なくとも1つのMOSFET7を含むように半導体ウェハ1を切断して、半導体チップ4を得る。本実施の形態では、前述の図2に示す半導体チップ4となる領域毎に半導体ウェハ1を切断して、半導体チップ4を得る。得られた半導体チップ4を用いて、半導体装置を組立てる。このとき、半導体チップ4としては、前述の半導体素子の特性測定方法を用いた電気的特性の測定で、不良がない、すなわち良品と判断されたMOSFET7を含む半導体チップ4が用いられる。
【0070】
前述の半導体素子の特性測定方法によれば、半導体ウェハ1の厚み方向他方X2側の表面部に絶縁性のサポート材3が貼付けられる場合でも、半導体ウェハ1の厚み方向一方X1側からMOSFET7の電気的特性を精度良く測定することができる。このような半導体素子の特性測定方法を用いて、本実施の形態の半導体装置の製造方法が行われるので、MOSFET7の電気的特性の測定結果に基づいて半導体チップ4を選別することによって、良品のMOSFET7を含む半導体チップ4をより確実に選別することができる。これによって、良品の半導体チップ4を用いて半導体装置を組立てることができる。したがって、半導体装置の製造歩留まりを向上させることができる。
【0071】
本発明の半導体素子の特性測定方法は、反りが大きい薄厚ウェハに対して効果的であり、特にウェハ研削加工時にウェハにサポート材が必要となる120μm以下の厚みを有するウェハに対して、高い効果を発揮する。換言すれば、本発明の半導体素子の特性測定方法は、厚み寸法が120μm以下である半導体ウェハ1を用いて半導体装置を製造する半導体装置の製造方法に特に有効であり、このような半導体装置の製造方法に適用した場合に、特に高い効果を発揮することができる。
【0072】
本発明の半導体素子の特性測定方法は、半導体ウェハ1の種類に限定されず、種々の半導体基板で構成される半導体ウェハを用いて半導体装置を製造する場合に適用することができる。たとえば、炭化珪素(SiC)基板で構成される半導体ウェハを用いて半導体装置を製造する場合にも適用することができる。SiC基板で構成される半導体ウェハを用いることによって、炭化珪素を用いた半導体素子(以下「炭化珪素半導体素子」という場合がある)を含む半導体装置が製造される。炭化珪素半導体素子は、高効率が期待されるデバイスとして開発が進められている。
【0073】
このような高効率が期待される炭化珪素半導体素子を含む半導体装置を製造する半導体装置の製造方法においても、本発明の半導体素子の特性測定方法を適用することによって、前述の第1〜第3の実施の形態と同様の効果を得ることができる。具体的には、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができるという効果を得ることができる。
【0074】
以上に述べた各実施の形態では、半導体素子として、パワーMOSFET7を備える場合について説明したが、半導体素子は、パワーMOSFETに限定されない。半導体素子は、半導体ウェハ1の裏面に電極を有するデバイスであればよく、たとえばIGBT(Insulated Gate Bipolar Transistor)またはダイオードであっても、以上の各実施の形態と同様の効果を得ることができる。
【符号の説明】
【0075】
1 半導体ウェハ、2 ドレイン電極、3 サポート材、4 半導体チップ、5 ゲート電極、6 ソース電極、7 パワーMOSFET、10,20,21,22 測定用端子、11 絶縁板、12 端子接触部、13 連結部、14 電極接触部、15 プローブ端子。
【技術分野】
【0001】
本発明は、半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置を構成する半導体チップの製造工程では、半導体ウェハ(以下、単に「ウェハ」という場合がある)に形成された半導体素子の通電検査をウェハの状態で行う、いわゆるウェハテストが行われる。半導体素子の電極は、ウェハの厚み方向一方側(以下「表面側」という場合がある)だけでなく、ウェハの厚み方向他方側(以下「裏面側」という場合がある)にも形成される場合がある。従来のウェハテストでは、導電性のウェハステージに、ウェハの裏面側を吸着させておく。裏面側の電極(以下「裏面電極」という場合がある)に通電するときには、ウェハステージを電極として用いて、ウェハステージを介して裏面電極に通電する。
【0003】
たとえば、半導体素子としてパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が形成されたウェハ(以下「パワーMOSFETウェハ」という場合がある)は、裏面側にドレイン電極が形成されており、表面側にゲート電極およびソース電極が形成されている。したがって、ウェハステージにウェハの裏面側を吸着させて、裏面側のドレイン電極をウェハステージに電気的に接続し、表面側のゲート電極およびソース電極にプローブ端子を接触させることで、ウェハテストのときの印加電極を確保している。
【0004】
ウェハは、半導体デバイスを高性能化するために、薄厚化が進められている。ウェハを薄くすることで、ドレイン−ソース間の抵抗が低くなるので、通電時のロスを低減することができる。
【0005】
ウェハを薄くした場合、ウェハに反りが生じ易いので、取り扱いが難しい。たとえば、反りが生じたウェハに対して、ウェハ単独の状態(以下「ウェハベア状態」という)でウェハテストを行うと、ウェハにひびおよび割れなどの損傷が生じてしまう。したがって、ウェハベア状態ではウェハテストを行うことができない。ウェハテストを行うためには、専用のシートまたは絶縁性の基板をウェハの裏面に貼付けて、ウェハをサポートする必要がある。
【0006】
ウェハの裏面に専用のシートなどを貼付けてウェハをサポートした場合、ウェハステージにウェハを吸着させても、ウェハは、ウェハステージと絶縁状態になる。したがって、ウェハの裏面側の電極、たとえばパワーMOSFETウェハの場合はパワーMOSFETのドレイン電極に通電することができなくなるという問題が生じる。
【0007】
この問題を解決するために、ウェハの表面側に形成した特定の電極をドレイン電極としてウェハテストを行う方法、または隣接チップの表面側に形成したソース電極をドレイン電極としてウェハテストを行う方法などが用いられている(たとえば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平8−153763号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
特許文献1などに開示される従来の方法では、ウェハの表面側に形成した電極に通電して、ソース電極との間に電圧を印加することで、ウェハテストを行うので、ソース側からの空乏層が、ウェハの裏面側であるドレイン側に充分に延びない。したがって、半導体素子の電気的特性を精度良く測定することができない。たとえば、初期的なチャネルリーク電流は精度良く測定することができるが、高電圧印加時のリーク電流は精度良く測定することができない。
【0010】
本発明の目的は、ウェハの厚み方向他方側の電極に、ウェハの厚み方向一方側から通電することができ、半導体素子の電気的特性、たとえば高電圧印加時のリーク電流を精度良く測定することができる半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0011】
本発明の半導体素子の特性測定方法は、半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する半導体素子の電気的特性を測定する半導体素子の特性測定方法であって、導電性を有する第1の導電部分と、導電性を有し、前記第1の導電部分に電気的に接続される第2の導電部分とを含む測定用端子を、前記一方側電極から離隔して、前記第1の導電部分が前記半導体基板の厚み方向他方側で前記他方側電極と接触し、前記第2の導電部分が前記半導体基板の厚み方向一方側に露出するように、前記半導体基板の端部に配置する配置工程と、前記半導体基板の厚み方向一方側から前記第2の導電部分と前記一方側電極とにプローブ端子を接触させて、前記半導体素子の電気的特性を測定する測定工程とを備えることを特徴とする。
【0012】
また本発明の半導体装置の製造方法は、半導体基板であって、前記半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する複数の半導体素子が形成された半導体基板を準備する工程と、前記の半導体素子の特性測定方法を用いて、前記半導体素子の電気的特性を測定する工程と、少なくとも1つの前記半導体素子を含むように前記半導体基板を切断して、半導体チップを得る工程と、前記半導体チップを用いて、半導体装置を組立てる工程とを備えることを特徴とする。
【発明の効果】
【0013】
本発明の半導体素子の特性測定方法によれば、配置工程において、第1の導電部分と第2の導電部分とを含む測定用端子が半導体基板の端部に配置され、測定工程において、第2の導電部分と一方側電極とにプローブ端子を接触させて、半導体素子の電気的特性が測定される。測定用端子は、一方側電極から離隔して、第1の導電部分が半導体基板の厚み方向他方側で他方側電極と接触し、第2の導電部分が半導体基板の厚み方向一方側に露出するように配置される。これによって、半導体基板の厚み方向一方側から測定用端子の第2の導電部分にプローブ端子を接触させることによって、半導体基板の厚み方向一方側から他方側電極に通電することができる。
【0014】
したがって、半導体基板の厚み方向他方側の表面部に絶縁性の支持部材が貼付けられる場合でも、半導体基板の厚み方向一方側から測定用端子の第2の導電部分と一方側電極とにプローブ端子を接触させることによって、半導体基板の厚み方向一方側から半導体素子の電気的特性を精度良く測定することができる。たとえば、半導体基板の厚み方向一方側から、他方側電極と一方側電極との間に電圧を印加することができるので、半導体素子の耐圧を精度良く測定することができる。また、他方側電極と一方側電極との間に高電圧を印加したときに生じるリーク電流を精度良く測定することができる。
【0015】
また本発明の半導体装置の製造方法によれば、複数の半導体素子が形成された半導体基板が準備され、前述の本発明の半導体素子の特性測定方法を用いて、半導体素子の電気特性が測定される。少なくとも1つの半導体素子を含むように半導体基板が切断され、半導体チップが得られる。この半導体チップを用いて、半導体装置が組立てられる。前述の本発明の半導体素子の特性測定方法によれば、半導体基板の厚み方向他方側の表面部に絶縁性の支持部材が貼付けられる場合でも、半導体基板の厚み方向一方側から半導体素子の電気的特性を精度良く測定することができる。このような半導体素子の特性測定方法を用いるので、その測定結果に基づいて半導体チップを選別することによって、良品の半導体素子を含む半導体チップをより確実に選別することができる。これによって、良品の半導体チップを用いて半導体装置を組立てることができる。したがって、半導体装置の製造歩留まりを向上させることができる。
【図面の簡単な説明】
【0016】
【図1】本発明の第1の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。
【図2】図1に示す半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。
【図3】図1に示す測定用端子10付近を拡大して示す断面図である。
【図4】本発明の第2の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。
【図5】本発明の第3の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。
【図6】測定用端子の他の例である測定用端子21を示す断面図である。
【図7】測定用端子のさらに他の例である測定用端子22を示す断面図である。
【図8】前提技術のウェハテスト方法を行うときの半導体ウェハ51の状態を示す断面図である。
【図9】図8に示す半導体ウェハ51を厚み方向一方X1側から見て示す平面図である。
【図10】図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向一方X1側から見て示す平面図である。
【図11】図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向他方X2側から見て示す平面図である。
【図12】パワーMOSFET57のリーク電流測定回路を示す図である。
【図13】裏面側にサポート材60が貼付けられた半導体ウェハ51を示す断面図である。
【図14】表面側ドレイン電極61が形成された半導体ウェハ51を示す平面図である。
【図15】表面側ドレイン電極61に通電した場合の半導体ウェハ51における空乏層80の延び具合を示す断面図である。
【図16】裏面側のドレイン電極52に通電した場合の半導体ウェハ51における空乏層81の延び具合を示す断面図である。
【発明を実施するための形態】
【0017】
<前提技術>
本発明の半導体素子の特性測定方法を説明する前に、本発明の前提技術となる半導体素子の特性測定方法について説明する。以下では、半導体素子の特性測定方法として、半導体ウェハ(以下、単に「ウェハ」という場合がある)に形成された半導体素子の電気的特性をウェハの状態で測定する、ウェハテスト方法について説明する。
【0018】
図8は、前提技術のウェハテスト方法を行うときの半導体ウェハ51の状態を示す断面図である。図9は、図8に示す半導体ウェハ51を厚み方向一方X1側から見て示す平面図である。図8は、図9に示す平面図における切断面線B−Bから見た断面図に相当する。図10は、図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向一方X1側から見て示す平面図である。図11は、図9に示す半導体ウェハ51の半導体チップ54となる領域を、半導体ウェハ51の厚み方向他方X2側から見て示す平面図である。本前提技術では、半導体素子として、パワーMOSFET57を備える場合のウェハテスト方法を示す。
【0019】
半導体ウェハ51の厚み方向他方X2側の表面部(以下「裏面」という場合がある)には、全体にわたって、パワーMOSFET57のドレイン電極52が形成されている。半導体ウェハ51は、後述する工程で半導体チップ54として個片化される複数の領域を有する。図8では図示を省略しているが、半導体ウェハ51の厚み方向一方X1側の表面部(以下「表面」という場合がある)には、図9に示すように、半導体チップ54となる領域毎に、パワーMOSFET57のゲート電極55およびソース電極56が形成されている。
【0020】
ウェハテストにおいて、半導体ウェハ51は、導電性のウェハステージ53に、厚み方向他方X2側、すなわち裏面側が吸着されて保持される。ウェハステージ53の端子50に通電することで、ウェハステージ53を介して、半導体ウェハ51の裏面側のドレイン電極52に通電される。
【0021】
パワーMOSFET57の電気的特性を評価する場合、半導体ウェハ51の半導体チップ54となる各領域のゲート電極55とソース電極56とに、プローブ端子を接触させて通電させる。図12は、パワーMOSFET57のリーク電流測定回路を示す図である。たとえば、ドレイン−ソース間のリーク電流を測定する場合、図12に示すように、ゲートGとソースSとを短絡させた上で、ドレインD側に電源Eから電圧を印加し、そのときに流れる電流を測定する。
【0022】
図13は、裏面側にサポート材60が貼付けられた半導体ウェハ51を示す断面図である。半導体ウェハ51が薄い、すなわち半導体ウェハ51の厚み寸法が小さい場合、ウェハに反りが生じ易いので、取り扱いが難しい。たとえば、反りが生じたウェハに対して、ウェハベア状態でウェハテストを行うと、ウェハにひびおよび割れなどの損傷が生じてしまうので、ウェハベア状態ではウェハテストを行うことができない。したがって、図13に示すように、裏面側に絶縁シートなどのサポート材60が必要になるので、ウェハステージ53に半導体ウェハ51を吸着させても、裏面側のドレイン電極52に通電することができなくなる。
【0023】
図14は、表面側ドレイン電極61が形成された半導体ウェハ51を示す平面図である。前述の図13は、図14に示す平面図における切断面線C−Cから見た断面図に相当する。半導体ウェハ51の裏面側にサポート材60を貼付けた場合、ウェハテストを行うために、たとえば図14に示すように、半導体ウェハ51の表面に表面側ドレイン電極61が形成される。表面側ドレイン電極61に通電して、表面側ドレイン電極61とソース電極56との間に電圧を印加することで、パワーMOSFET57の電気的特性の評価が可能となる。
【0024】
図15は、表面側ドレイン電極61に通電した場合の半導体ウェハ51における空乏層80の延び具合を示す断面図である。図16は、裏面側のドレイン電極52に通電した場合の半導体ウェハ51における空乏層81の延び具合を示す断面図である。図15および図16では、図9に示すパワーMOSFET57の一例として、トレンチゲート構造を有するパワーMOSFETを備える半導体ウェハ51を示す。半導体ウェハ51は、高不純物濃度のN+層71と、N+層71の厚み方向一方側の表面部に積層された低不純物濃度のN−層72と、N−層72の厚み方向一方側の表面部にP型不純物を注入して形成されたP型ベース層73とを含んで構成される。
【0025】
ゲート電極55は、半導体ウェハ51のP型ベース層73を貫通してN−層72の内部に達するトレンチ内に、ゲート絶縁膜75を介して形成される。ソース電極56は、層間絶縁膜76を介してゲート電極55を覆うとともに、ソース領域74およびP型ベース層73に接するように形成される。表面側ドレイン電極61は、層間絶縁膜76の開口を通してP型ベース層73に接するように形成される。
【0026】
表面側ドレイン電極61に通電して、表面側ドレイン電極61とソース電極56との間に電圧を印加した場合、図15に示すように、空乏層80は、半導体ウェハ51の裏面側、すなわち図15の紙面に向かって下側に充分には延びない。したがって、裏面側のドレイン電極52の近辺に欠陥などがあっても、その欠陥などに起因するリーク電流を精度良く測定することができないので、裏面側のドレイン電極52の近辺の欠陥などを選別することができない。
【0027】
これに対し、図16に示すように、従来通りに裏面側のドレイン電極52に通電して、ドレイン電極52とソース電極56との間に電圧を印加した場合には、空乏層81は、N−層72内に発生する電界に沿って延びるので、裏面側のドレイン電極52の近辺まで延びることになる。このとき、裏面側のドレイン電極52の近辺に、パターン欠陥などによってN+層71が形成されていない部分であるN+未形成層があれば、リーク電流の増加によって欠陥を判別することができる。
【0028】
したがって、パワーMOSFET57などの半導体素子の電気的特性を精度良く測定するためには、裏面側の実際のドレイン電極52に通電してウェハテストを行うことが必要である。そこで本発明の半導体素子の特性測定方法では、以下に示す実施の形態の構成を採用している。
【0029】
<第1の実施の形態>
図1は、本発明の第1の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。図2は、図1に示す半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。図1は、図2に示す平面図における切断面線A−Aから見た断面図に相当する。図3は、図1に示す測定用端子10付近を拡大して示す断面図である。本実施の形態では、半導体素子の特性測定方法として、パワーMOSFET7を半導体素子として備える半導体ウェハ1に対するウェハテスト方法について説明する。半導体ウェハ1は、半導体基板に相当する。
【0030】
半導体ウェハ1の厚み方向他方X2側の表面部である裏面には、全面にわたって、パワーMOSFET7のドレイン電極2が形成されている。半導体ウェハ1の裏面は、ドレイン電極2を介して、サポート材3に貼付けられている。換言すれば、半導体ウェハ1の裏面には、ドレイン電極2を介して、サポート材3が貼付けられている。サポート材3は、支持部材に相当し、半導体ウェハ1に貼付けられて、半導体ウェハ1を支持する。サポート材3は、たとえば、絶縁性材料をシート状に成形して成る絶縁シート、または絶縁性材料から成る絶縁性基板によって実現される。
【0031】
半導体ウェハ1は、後述する工程で半導体チップ4として個片化される複数の領域を有する。図1では図示を省略しているが、半導体ウェハ1の厚み方向一方X1側の表面部には、図2に示すように、半導体チップ4となる領域毎に、パワーMOSFET7のゲート電極5およびソース電極6が形成されている。
【0032】
このようにパワーMOSFET7は、半導体ウェハ1の厚み方向一方X1側の表面部にゲート電極5およびソース電極6を有し、半導体ウェハ1の厚み方向他方X2側の表面部にドレイン電極2を有する。ゲート電極5およびソース電極6は、一方側電極に相当し、ドレイン電極2は、他方側電極に相当する。
【0033】
本実施の形態の半導体素子の特性測定方法は、以下のようにして行われる。まず配置工程において、半導体ウェハ1の端部に、測定用端子10を配置する。本実施の形態では、半導体ウェハ1の端部であって、半導体ウェハ1の半導体チップ4となる領域を除く残余の領域に、測定用端子10を配置する。
【0034】
測定用端子10は、プローブ端子15が接触される端子接触部12と、他方側電極であるドレイン電極2に接触する電極接触部14と、端子接触部12および電極接触部14を連結する連結部13とを含む。端子接触部12と電極接触部14とは、互いに対向して、連結部13とともに一体に構成される。端子接触部12、連結部13および電極接触部14は、導電性材料から成り、導電性を有する。したがって測定用端子10は、導電性を有する導電性端子となっている。端子接触部12は、連結部13を介して、電極接触部14に電気的に接続される。電極接触部14は、第1の導電部分に相当し、端子接触部12は、第2の導電部分に相当する。
【0035】
測定用端子10は、電極接触部14が半導体ウェハ1の厚み方向他方X2側でドレイン電極2と接触し、端子接触部12が半導体ウェハ1の厚み方向一方X1側に露出するように、半導体ウェハ1の端部に配置される。また測定用端子10は、ゲート電極5およびソース電極6から離隔して配置される。本実施の形態では、測定用端子10は、半導体ウェハ1の厚み方向一方X1側の表面部において、端子接触部12がゲート電極5およびソース電極6から離隔するように配置される。
【0036】
このように半導体ウェハ1の端部に測定用端子10を配置することによって、半導体ウェハ1の厚み方向他方X2側の表面部である裏面に形成されたドレイン電極2を、測定用端子10を介して、半導体ウェハ1の厚み方向一方X1側である表面側に引き出すことができる。
【0037】
測定用端子10は、具体的には、電極接触部14と端子接触部12とによって半導体ウェハ1を挟み込むように、半導体ウェハ1の端部に配置される。さらに具体的には、測定用端子10は、端子接触部12が半導体ウェハ1の厚み方向一方X1側の表面部に対向するように、半導体ウェハ1の端部に配置される。換言すれば、端子接触部12は、半導体ウェハ1の厚み方向一方X1側に配置され、半導体ウェハ1の端部を厚み方向一方X1側から覆う。
【0038】
電極接触部14は、半導体ウェハ1の厚み方向他方X2側に配置され、半導体ウェハ1の端部を厚み方向他方X2側から覆う。連結部13は、半導体ウェハ1の側方に配置され、端子接触部12の半導体ウェハ1を覆う側とは反対側の端部と、電極接触部14の半導体ウェハ1を覆う側とは反対側の端部とを連結する。端子接触部12および電極接触部14は、半導体ウェハ1の厚み方向一方X1側から見て、ほぼ同一の形状および寸法に形成され、全体にわたって重なるように配置される。
【0039】
図1および図3では、測定用端子10の電極接触部14を比較的厚く図示しているが、実際には、サポート材3上での半導体ウェハ1の反り対策として、測定用端子10の電極接触部14は、ドレイン電極2およびサポート材3と比較して、非常に薄い電極として構成されることが好ましい。具体的には、電極接触部14は、導電性テープ、または導電性の薄膜によって構成されることが望ましい。
【0040】
電極接触部14を導電性テープ、または導電性の薄膜で構成することによって、ドレイン電極2とサポート材3との間に電極接触部14が介在されることに起因して、半導体ウェハ1の反りをサポート材3で矯正できなくなってしまうことを防ぐことができる。つまり、ドレイン電極2とサポート材3との間に電極接触部14が介在されることによる影響を可及的に抑えることができ、半導体ウェハ1の反りをサポート材3で矯正することができる。したがって、ウェハテストにおいて半導体ウェハ1に、ひびおよび割れなどの損傷が生じることを防ぐことができる。
【0041】
本実施の形態では、測定用端子10は、絶縁板11を介して半導体ウェハ1を挟み込むように配設される。絶縁板11は、測定用端子10の端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部との間に配置される。絶縁板11は、ドレイン印加電圧以上の絶縁耐量を有することが必要である。
【0042】
本実施の形態では、半導体ウェハ1は円板状である。測定用端子10は円環状、より詳細には略円筒状であり、半導体ウェハ1の外周端部に、周方向全体にわたって配置される。具体的には、測定用端子10は、その内周端部で、半導体ウェハ1の外周端部を覆うように配置される。さらに具体的には、測定用端子10は、円環状、より詳細には円環板状の端子接触部12および電極接触部14の外周端部を、円環状、より詳細には円筒状の連結部13で連結して成る。連結部13は、半導体ウェハ1の半径方向外方に配置される。測定用端子10は、端子接触部12および電極接触部14の内周端部によって、半導体ウェハ1の外周端部、具体的にはドレイン電極2を含む半導体ウェハ1の外周端部を挟み込むように配置される。
【0043】
半導体ウェハ1の形状は、円板状に限定されるものではなく、他の形状であってもよく、たとえば矩形状であってもよい。測定用端子10の形状は、半導体ウェハ1の形状を考慮し、半導体ウェハ1の外周端部を周方向全体にわたって覆うことができるように選ばれる。
【0044】
配置工程において、測定用端子10を半導体ウェハ1の端部に配置するときには、まず、円環状、より詳細には円環板状の端子接触部12の厚み方向他方X2側の表面部における外周端部に、円環状、より詳細には円筒状の連結部13を接合して、端子接触部と連結部とが一体に構成された端子部材を準備する。この端子部材を、半導体ウェハ1の厚み方向一方X1側の表面部における外周端部に取り付ける。本実施の形態では、端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部との間に絶縁板11を配置するので、絶縁板11を介して、端子部材を半導体ウェハ1の厚み方向一方X1側の表面部における外周端部に取り付ける。
【0045】
その後、半導体ウェハ1の厚み方向他方X2側の表面部における外周端部、具体的には半導体ウェハ1の厚み方向他方X2側の表面部に形成されたドレイン電極2の外周端部と、連結部13の厚み方向他方X2側の表面部とにわたって、電極接触部14を配置する。たとえば、導電性テープまたは導電性の薄膜を貼り付けることによって、電極接触部14を配置する。電極接触部14は、半導体ウェハ1の外周端部および連結部13の周方向全体にわたって配置される。
【0046】
以上のようにして配置工程において、半導体ウェハ1の端部に測定用端子10を配置する。次いで、貼付工程において、半導体ウェハ1の厚み方向他方X2側の表面部である裏面に、ドレイン電極2を介して、サポート材3を貼付ける。次いで、測定工程において、測定用端子10の端子接触部12、ゲート電極5およびソース電極6にプローブ端子を接触させて、パワーMOSFET7の電気的特性を測定する。電気的特性としては、たとえば、パワーMOSFET7の耐圧、ドレイン電極2とソース電極6との間に高電圧を印加したときに生じるリーク電流が挙げられる。
【0047】
本実施の形態では、配置工程において、半導体ウェハ1の端部に測定用端子10が配置されるので、半導体ウェハ1の裏面側に形成されたドレイン電極2を、測定用端子10によって半導体ウェハ1の表面側に引き出すことができる。これによって、ドレイン電極2に通電するための導電部を、半導体ウェハ1の表面側に確保することができる。具体的には、半導体ウェハ1の表面側から測定用端子10の端子接触部12にプローブ端子15を接触させることによって、半導体ウェハ1の表面側からドレイン電極2に通電することができる。ゲート電極5およびソース電極6については、半導体ウェハ1の表面側に形成されているので、従来技術と同様に、ゲート電極5およびソース電極6にプローブ端子を接触させることによって、半導体ウェハ1の表面側から通電することができる。
【0048】
このように本実施の形態では、半導体ウェハ1の表面側から測定用端子10の端子接触部12にプローブ端子15を接触させることによって、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができる。したがって、図1に示すように半導体ウェハ1の裏面側に絶縁性のサポート材3が貼付けられる場合でも、プローブ端子を用いて測定を行うプロービング法において、パワーMOSFET7の電気的特性を精度良く測定することができる。具体的には、半導体ウェハ1の表面側から測定用端子10の端子接触部12、ゲート電極5およびソース電極6にプローブ端子を接触させることによって、半導体ウェハ1の表面側から、パワーMOSFET7の電気的特性を精度良く測定することができる。
【0049】
たとえば、半導体ウェハ1の表面側から測定用端子10の端子接触部12とソース電極6とにプローブ端子を接触させることによって、半導体ウェハ1の表面側から、裏面側のドレイン電極2とソース電極6との間に電圧を印加することができるので、プロービング法において、パワーMOSFET7の耐圧を精度良く測定することができる。また、ドレイン電極2とソース電極6との間に高電圧を印加したときに生じるリーク電流を精度良く測定することができる。これによって、リーク電流の増加の有無をより正確に判断することができるので、裏面側のドレイン電極2の近辺の欠陥を精度良く判別することができる。
【0050】
また本実施の形態では、測定用端子10は、端子接触部12が半導体ウェハ1の厚み方向一方X1側の表面部と対向するように半導体ウェハ1の端部に配置され、測定用端子10の端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部との間には、絶縁板11が配置される。これによって、絶縁板11が配置されない場合に比べて、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部とを、より確実に絶縁することができるので、ドレイン電極2と半導体ウェハ1の厚み方向一方X1側の表面部とを、より確実に絶縁することができる。したがって、ドレイン電極2と、半導体ウェハ1の表面側の電極たとえばソース電極6とが短絡してしまうことを防ぐことができる。これによって、プローブ端子を測定用端子10の端子接触部12とソース電極6とに接触させることによって、プロービング法において、パワーMOSFET7の耐圧を、より精度良く測定することができる。
【0051】
絶縁板11は、絶縁部材に相当する。測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間に配置する絶縁部材は、絶縁板11に限定されるものではなく、絶縁性を有し、かつドレイン印加電圧以上の絶縁耐量を有する絶縁部材であればよい。
【0052】
<第2の実施の形態>
図4は、本発明の第2の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1を厚み方向一方X1側から見て示す平面図である。本実施の形態では、前述の図1〜図3に示す第1の実施の形態における測定用端子10に代えて、図4に示す測定用端子20が用いられる。本実施の形態の半導体素子の特性測定方法は、図4に示す測定用端子20を用いること以外は、第1の実施の形態の半導体素子の特性測定方法と同様であるので、共通する説明を省略する。また図4において、前述の図1〜図3と対応する部分には同一の参照符を付して、共通する説明を省略する。
【0053】
第1の実施の形態で用いられる測定用端子10は、前述のように円環状、より詳細には略円筒状であり、半導体ウェハ1の外周端部に、全体にわたって配置される。これに対し、本実施の形態で用いられる測定用端子20は、半導体ウェハ1の端部の一部分、具体的には、半導体ウェハ1の外周端部の周方向における一部分に配置される。
【0054】
本実施の形態における測定用端子20は、半導体ウェハ1の外周端部の周方向における一部分に配置されること以外は、図1〜図3に示す第1の実施の形態における測定用端子10と同様である。本実施の形態における測定用端子20は、第1の実施の形態における測定用端子10と同様に、前述の図3に示す端子接触部12、連結部13および電極接触部14を備えて構成される。
【0055】
本実施の形態では、端子接触部12は、直方体状であり、長手方向が半導体ウェハ1の半径方向に沿うように配置される。電極接触部14は、長方形シート状であり、長手方向が半導体ウェハ1の半径方向に沿うように配置される。端子接触部12および電極接触部14は、半導体ウェハ1の厚み方向一方X1側から見て、ほぼ同一の形状および寸法に形成され、全体にわたって重なるように配置される。
【0056】
端子接触部12および電極接触部14は、長手方向の一端部が、半導体ウェハ1の外周端部の周方向における一部分を覆うように配置される。端子接触部12および電極接触部14の長手方向の他端部は、連結部13によって連結される。本実施の形態においても、第1の実施の形態と同様に、端子接触部12と半導体ウェハ1の厚み方向一方X1側の表面部、具体的には端子接触部12と半導体ウェハ1の外周端部との間には、前述の図3に示すように、絶縁板11が配置される。
【0057】
本実施の形態では、配置工程において、測定用端子として、電極接触部14と端子接触部12とが互いに対向して連結部13とともに一体に構成される測定用端子20を準備する。そして、電極接触部14と端子接触部12とによって半導体ウェハ1を挟み込むように、測定用端子20を半導体ウェハ1の端部の一部分、具体的には半導体ウェハ1の外周端部の周方向における一部分に配置する。これによって、半導体ウェハ1の端部の一部分に、容易に測定用端子20を配置することができる。
【0058】
本実施の形態によれば、第1の実施の形態と同様に、半導体ウェハ1の端部には、測定用端子20が配置されるので、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができる。また本実施の形態では、測定用端子20は、半導体ウェハ1の外周端部の一部分に配置されるので、第1の実施の形態に比べて、測定用端子20を作製するための材料である端子材料を削減することができる。
【0059】
<第3の実施の形態>
図5は、本発明の第3の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ1の状態を示す断面図である。本実施の形態では、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間には、図3に示す絶縁板11などの絶縁部材は配置されない。本実施の形態の半導体素子の特性測定方法は、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間に絶縁板11などの絶縁部材が配置されないこと以外は、第1の実施の形態の半導体素子の特性測定方法と同様であるので、共通する説明を省略する。また図5において、前述の図1〜図3と対応する部分には同一の参照符を付して、共通する説明を省略する。
【0060】
本実施の形態においても、第1の実施の形態と同様に、半導体ウェハ1の端部には、測定用端子10が配置される。これによって、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができる。また本実施の形態では、測定用端子10と半導体ウェハ1の厚み方向一方X1側の表面部との間には、絶縁板11などの絶縁部材が配置されないので、絶縁部材の劣化などによって測定ができなくなるなどの不具合が生じることを未然に防止することができる。
【0061】
本実施の形態では、第1の実施の形態において絶縁板11などの絶縁部材を配置しない構成を適用する場合について説明したが、絶縁板11などの絶縁部材を配置しない構成は、第2の実施の形態における測定用端子20を用いる場合に適用してもよい。
【0062】
以上に述べた第1〜第3の実施の形態で用いられる測定用端子10,20は、前述の図3に示すように、端子接触部12、連結部13および電極接触部14を備えて構成される。測定用端子の構成は、これに限定されない。図6は、測定用端子の他の例である測定用端子21を示す断面図である。図7は、測定用端子のさらに他の例である測定用端子22を示す断面図である。測定用端子は、図6および図7に示すように、簡素化された構成であってもよい。
【0063】
図6に示す測定用端子21は、前述の図3に示す測定用端子10から、端子接触部12を取り除いた構成である。換言すれば、図6に示す測定用端子21は、図3に示す測定用端子10の電極接触部14と連結部13とによって構成される。この場合、連結部13は、端子接触部として機能する。つまり図6に示す測定用端子21は、端子接触部である連結部13が、電極接触部14に接合されて構成される。図6に示す測定用端子21において、電極接触部14は、第1の導電部分に相当し、連結部13は、第2の導電部分に相当する。
【0064】
図6に示す測定用端子21は、第1の実施の形態における測定用端子10と同様に、半導体ウェハ1の外周端部に、周方向全体にわたって配置される。図6に示す測定用端子21の構成を第2の実施の形態における測定用端子20に適用して、半導体ウェハ1の外周端部の一部分に配置するようにしてもよい。また第3の実施の形態に適用して、測定用端子21と半導体ウェハ1の厚み方向一方X1側の表面部との間に、絶縁板11などの絶縁部材を配置しない構成としてもよい。
【0065】
図7に示す測定用端子22は、前述の図3に示す測定用端子10から、端子接触部12および連結部13を取り除いた構成である。換言すれば、図7に示す測定用端子22は、図3に示す測定用端子10の電極接触部14によって構成される。この場合、電極接触部14は、端子接触部としても機能する。図7に示す測定用端子22において、電極接触部14は、第1の導電部分および第2の導電部分に相当する。具体的には、電極接触部14のドレイン電極2に接触する部分である内周端部は、第1の導電部分に相当する。電極接触部14のドレイン電極2に接触する部分を除く残余の部分であって、半導体ウェハ1の厚み方向一方X1側に露出する部分、すなわち電極接触部14の外周端部は、第2の導電部分に相当する。
【0066】
図7に示す測定用端子22は、第1の実施の形態における測定用端子10と同様に、半導体ウェハ1の外周端部に、周方向全体にわたって配置される。図7に示す測定用端子22の構成を第2の実施の形態における測定用端子20に適用して、半導体ウェハ1の外周端部の一部分に配置するようにしてもよい。また第3の実施の形態に適用して、測定用端子22と半導体ウェハ1の厚み方向一方X1側の表面部との間に、絶縁板11などの絶縁部材を配置しない構成としてもよい。
【0067】
図6および図7に示すように簡素化された測定用端子21,22を用いても、第1〜第3の実施の形態と同様の効果を得ることができる。具体的には、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができるという効果を得ることができる。
【0068】
以上に述べた半導体素子の特性測定方法を用いて、本発明の実施の一形態である半導体装置の製造方法が行われる。本実施の形態における半導体装置の製造方法では、まず半導体ウェハ1を準備する。半導体ウェハ1は、たとえば、インゴットを薄くスライスして得たベアウェハに、N型またはP型不純物のイオン注入、エッチング、絶縁膜の成膜などの加工を施して、パワーMOSFET(以下、単に「MOSFET」という場合がある)7を形成することによって得られる。前述の図2に示すように、半導体ウェハ1の半導体チップ4となる各領域に、少なくとも1つのMOSFET7が形成される。本実施の形態では、半導体チップ4となる各領域に、MOSFET7が1つずつ形成される。
【0069】
次いで、前述の半導体素子の特性測定方法を用いて、半導体ウェハ1に形成されたMOSFET7の電気的特性を測定する。その後、少なくとも1つのMOSFET7を含むように半導体ウェハ1を切断して、半導体チップ4を得る。本実施の形態では、前述の図2に示す半導体チップ4となる領域毎に半導体ウェハ1を切断して、半導体チップ4を得る。得られた半導体チップ4を用いて、半導体装置を組立てる。このとき、半導体チップ4としては、前述の半導体素子の特性測定方法を用いた電気的特性の測定で、不良がない、すなわち良品と判断されたMOSFET7を含む半導体チップ4が用いられる。
【0070】
前述の半導体素子の特性測定方法によれば、半導体ウェハ1の厚み方向他方X2側の表面部に絶縁性のサポート材3が貼付けられる場合でも、半導体ウェハ1の厚み方向一方X1側からMOSFET7の電気的特性を精度良く測定することができる。このような半導体素子の特性測定方法を用いて、本実施の形態の半導体装置の製造方法が行われるので、MOSFET7の電気的特性の測定結果に基づいて半導体チップ4を選別することによって、良品のMOSFET7を含む半導体チップ4をより確実に選別することができる。これによって、良品の半導体チップ4を用いて半導体装置を組立てることができる。したがって、半導体装置の製造歩留まりを向上させることができる。
【0071】
本発明の半導体素子の特性測定方法は、反りが大きい薄厚ウェハに対して効果的であり、特にウェハ研削加工時にウェハにサポート材が必要となる120μm以下の厚みを有するウェハに対して、高い効果を発揮する。換言すれば、本発明の半導体素子の特性測定方法は、厚み寸法が120μm以下である半導体ウェハ1を用いて半導体装置を製造する半導体装置の製造方法に特に有効であり、このような半導体装置の製造方法に適用した場合に、特に高い効果を発揮することができる。
【0072】
本発明の半導体素子の特性測定方法は、半導体ウェハ1の種類に限定されず、種々の半導体基板で構成される半導体ウェハを用いて半導体装置を製造する場合に適用することができる。たとえば、炭化珪素(SiC)基板で構成される半導体ウェハを用いて半導体装置を製造する場合にも適用することができる。SiC基板で構成される半導体ウェハを用いることによって、炭化珪素を用いた半導体素子(以下「炭化珪素半導体素子」という場合がある)を含む半導体装置が製造される。炭化珪素半導体素子は、高効率が期待されるデバイスとして開発が進められている。
【0073】
このような高効率が期待される炭化珪素半導体素子を含む半導体装置を製造する半導体装置の製造方法においても、本発明の半導体素子の特性測定方法を適用することによって、前述の第1〜第3の実施の形態と同様の効果を得ることができる。具体的には、半導体ウェハ1の表面側から裏面側のドレイン電極2に通電することができ、パワーMOSFET7の電気的特性を精度良く測定することができるという効果を得ることができる。
【0074】
以上に述べた各実施の形態では、半導体素子として、パワーMOSFET7を備える場合について説明したが、半導体素子は、パワーMOSFETに限定されない。半導体素子は、半導体ウェハ1の裏面に電極を有するデバイスであればよく、たとえばIGBT(Insulated Gate Bipolar Transistor)またはダイオードであっても、以上の各実施の形態と同様の効果を得ることができる。
【符号の説明】
【0075】
1 半導体ウェハ、2 ドレイン電極、3 サポート材、4 半導体チップ、5 ゲート電極、6 ソース電極、7 パワーMOSFET、10,20,21,22 測定用端子、11 絶縁板、12 端子接触部、13 連結部、14 電極接触部、15 プローブ端子。
【特許請求の範囲】
【請求項1】
半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する半導体素子の電気的特性を測定する半導体素子の特性測定方法であって、
導電性を有する第1の導電部分と、導電性を有し、前記第1の導電部分に電気的に接続される第2の導電部分とを含む測定用端子を、前記一方側電極から離隔して、前記第1の導電部分が前記半導体基板の厚み方向他方側で前記他方側電極と接触し、前記第2の導電部分が前記半導体基板の厚み方向一方側に露出するように、前記半導体基板の端部に配置する配置工程と、
前記半導体基板の厚み方向一方側から前記第2の導電部分と前記一方側電極とにプローブ端子を接触させて、前記半導体素子の電気的特性を測定する測定工程とを備えることを特徴とする半導体素子の特性測定方法。
【請求項2】
前記配置工程では、
前記測定用端子を、前記半導体基板の端部の一部分に配置することを特徴とする請求項1に記載の半導体素子の特性測定方法。
【請求項3】
前記配置工程では、
前記測定用端子として、前記第1の導電部分と前記第2の導電部分とが互いに対向して一体に構成される測定用端子を準備し、
前記第1の導電部分と前記第2の導電部分とによって前記半導体基板を挟み込むように、前記測定用端子を前記半導体基板の端部の一部分に配置することを特徴とする請求項2に記載の半導体素子の特性測定方法。
【請求項4】
前記配置工程では、
前記第2の導電部分が前記半導体基板の厚み方向一方側の表面部に対向するように前記測定用端子を前記半導体基板の端部に配置するとともに、前記第2の導電部分と前記半導体基板の厚み方向一方側の表面部との間に、絶縁性を有する絶縁部材を配置することを特徴とする請求項1〜3のいずれか1つに記載の半導体素子の特性測定方法。
【請求項5】
前記配置工程と前記測定工程との間に、
前記半導体基板の厚み方向他方側の表面部に、前記半導体基板を支持する支持部材を貼付ける貼付工程をさらに備えることを特徴とする請求項1〜4のいずれか1つに記載の半導体素子の特性測定方法。
【請求項6】
半導体基板であって、前記半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する複数の半導体素子が形成された半導体基板を準備する工程と、
請求項1〜5のいずれか1つに記載の半導体素子の特性測定方法を用いて、前記半導体素子の電気的特性を測定する工程と、
少なくとも1つの前記半導体素子を含むように前記半導体基板を切断して、半導体チップを得る工程と、
前記半導体チップを用いて、半導体装置を組立てる工程とを備えることを特徴とする半導体装置の製造方法。
【請求項7】
前記半導体基板の厚み寸法は、120μm以下であることを特徴とする請求項6に記載の半導体装置の製造方法。
【請求項8】
前記半導体基板は、炭化珪素(SiC)基板であることを特徴とする請求項6または7に記載の半導体装置の製造方法。
【請求項1】
半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する半導体素子の電気的特性を測定する半導体素子の特性測定方法であって、
導電性を有する第1の導電部分と、導電性を有し、前記第1の導電部分に電気的に接続される第2の導電部分とを含む測定用端子を、前記一方側電極から離隔して、前記第1の導電部分が前記半導体基板の厚み方向他方側で前記他方側電極と接触し、前記第2の導電部分が前記半導体基板の厚み方向一方側に露出するように、前記半導体基板の端部に配置する配置工程と、
前記半導体基板の厚み方向一方側から前記第2の導電部分と前記一方側電極とにプローブ端子を接触させて、前記半導体素子の電気的特性を測定する測定工程とを備えることを特徴とする半導体素子の特性測定方法。
【請求項2】
前記配置工程では、
前記測定用端子を、前記半導体基板の端部の一部分に配置することを特徴とする請求項1に記載の半導体素子の特性測定方法。
【請求項3】
前記配置工程では、
前記測定用端子として、前記第1の導電部分と前記第2の導電部分とが互いに対向して一体に構成される測定用端子を準備し、
前記第1の導電部分と前記第2の導電部分とによって前記半導体基板を挟み込むように、前記測定用端子を前記半導体基板の端部の一部分に配置することを特徴とする請求項2に記載の半導体素子の特性測定方法。
【請求項4】
前記配置工程では、
前記第2の導電部分が前記半導体基板の厚み方向一方側の表面部に対向するように前記測定用端子を前記半導体基板の端部に配置するとともに、前記第2の導電部分と前記半導体基板の厚み方向一方側の表面部との間に、絶縁性を有する絶縁部材を配置することを特徴とする請求項1〜3のいずれか1つに記載の半導体素子の特性測定方法。
【請求項5】
前記配置工程と前記測定工程との間に、
前記半導体基板の厚み方向他方側の表面部に、前記半導体基板を支持する支持部材を貼付ける貼付工程をさらに備えることを特徴とする請求項1〜4のいずれか1つに記載の半導体素子の特性測定方法。
【請求項6】
半導体基板であって、前記半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する複数の半導体素子が形成された半導体基板を準備する工程と、
請求項1〜5のいずれか1つに記載の半導体素子の特性測定方法を用いて、前記半導体素子の電気的特性を測定する工程と、
少なくとも1つの前記半導体素子を含むように前記半導体基板を切断して、半導体チップを得る工程と、
前記半導体チップを用いて、半導体装置を組立てる工程とを備えることを特徴とする半導体装置の製造方法。
【請求項7】
前記半導体基板の厚み寸法は、120μm以下であることを特徴とする請求項6に記載の半導体装置の製造方法。
【請求項8】
前記半導体基板は、炭化珪素(SiC)基板であることを特徴とする請求項6または7に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−23229(P2012−23229A)
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願番号】特願2010−160399(P2010−160399)
【出願日】平成22年7月15日(2010.7.15)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願日】平成22年7月15日(2010.7.15)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]