半導体素子の検査方法及び半導体検査装置
【課題】電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定する。
【解決手段】電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに第１電圧を印加した状態において、電界効果トランジスタ１０１の第１オン抵抗を算出する第１の工程と、電界効果トランジスタ１０１をオフ状態にし、前記第１電圧よりも大きい第２電圧を、電界効果トランジスタ１０１のドレインに印加する第２の工程と、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに前記第２電圧を印加した状態において、電界効果トランジスタ１０１の第２オン抵抗を算出する。
【解決手段】電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに第１電圧を印加した状態において、電界効果トランジスタ１０１の第１オン抵抗を算出する第１の工程と、電界効果トランジスタ１０１をオフ状態にし、前記第１電圧よりも大きい第２電圧を、電界効果トランジスタ１０１のドレインに印加する第２の工程と、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに前記第２電圧を印加した状態において、電界効果トランジスタ１０１の第２オン抵抗を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタの検査方法及び半導体検査装置に関する。
【背景技術】
【０００２】
窒化物半導体は、シリコン（Ｓｉ）または砒化ガリウム（ＧａＡｓ）等に比べ、バンドギャップ、絶縁破壊電界および電子の飽和ドリフト速度のいずれもが大きい。また、（０００１）面を主面とする基板上に形成した窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ構造（ＡｌＧａＮ／ＧａＮ）では、自発分極およびピエゾ分極によりヘテロ界面に２次元電子ガスが生じる。
【０００３】
このため、不純物をドープしなくても１×１０１３ｃｍ−２程度以上のシートキャリア濃度が得られる。この高濃度の２次元電子ガスをキャリアとして用いたトランジスタ（非特許文献１，２参照）が近年注目を集めている。
【０００４】
ＧａＮのＨＥＭＴ構造を用いた電界効果トランジスタにおいては、いわゆる電流コラプスと呼ばれる現象が生じ、デバイス応用において悪影響を及ぼす。電流コラプスとは、電界効果トランジスタのオフ時にドレイン−ソース間に高電圧を印加すると、高電圧を印加する前に比べ、当該電界効果トランジスタのオン時のオン抵抗が増大する現象である。電流コラプスが生じるデバイスは実用に適さない。そのため、検査により電流コラプスが大きなデバイスを除去する必要がある。
【０００５】
非特許文献３には、半導体テストシステムを用いた、電界効果トランジスタの電流コラプス検査方法（以下、従来の電流コラプス検査方法ともいう）が開示されている。当該従来の電流コラプス検査方法では、まず、電界効果トランジスタの初期のオン抵抗を算出（測定）する。次に、電界効果トランジスタに高電圧を印加し、その後、１０秒程度のインターバルを経て、再度、電界効果トランジスタのオン抵抗を算出（測定）する。そして、高電圧印加前後のオン抵抗比により電流コラプスの評価を行う（非特許文献３参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】J. Z. Li, H. X. Jiang, M. A. Khan, Q. Chen、“Two-dimensional electron gas in AlGaN/GaN heterostructures”、Journal of Vacuum Science and Technology、１９９７年、Ｂ１５巻、ｐ．１１１７−１１２０
【非特許文献２】S.C. Binari, W. Kruppa, H.B. Dietrich, G. Kelner, A.E. Wickenden, and J.A. Freitas Jr.、“Fabrication and characterization of GaN FETs”、Solid State Electronics、１９９７年、４１巻、ｐ．１５４９−１５５４
【非特許文献３】池田成明、外１０名、「Ｓｉ基板上高出力 ＧａＮ ＨＦＥＴの開発」、古河電工時報、古河電気工業株式会社、平成２０年９月、第１２２号、ｐ２２−２８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の電流コラプス検査方法では、１０秒という長いインターバルの時間が必要なため、電流コラプスの発生の有無を迅速に判定できないという問題があった。
【０００８】
本発明は、このような問題を解決するためになされたものであり、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することが可能な検査方法及び半導体検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る半導体素子の検査方法は、半導体素子としての電界効果トランジスタを検査するための検査方法である。前記検査方法は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第１電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第１オン抵抗を算出する第１の工程と、前記第１の工程後に、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第１電圧よりも大きい第２電圧を、前記電界効果トランジスタのドレインに印加する第２の工程と、前記第２の工程後に、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第２電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第２オン抵抗を算出する第３の工程とを含む。
【００１０】
すなわち、本発明の一態様に係る半導体素子の検査方法では、電界効果トランジスタのオン状態と、オフ状態とを積極的に切替える。また、電界効果トランジスタをオフ状態にする前に第１オン抵抗を算出し、電界効果トランジスタをオフ状態にした後、電界効果トランジスタに第１電圧よりも大きい第２電圧を印加する。その後、電界効果トランジスタのオン抵抗である第２オン抵抗を算出する。
【００１１】
これにより、迅速に第１オン抵抗及び第２オン抵抗を算出することができる。したがって、例えば、第１オン抵抗と第２オン抵抗とを比較することにより、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【００１２】
また、好ましくは、前記第１の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第１オン抵抗を算出し、前記第３の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第２オン抵抗を算出する。
【００１３】
また、好ましくは、前記検査方法は、さらに、前記第１オン抵抗に対する前記第２オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する工程を含む。
【００１４】
また、好ましくは、前記検査方法は、前記第１の工程及び前記第２の工程を２回以上繰り返し行い、前記第３の工程は、前記第１の工程及び前記第２の工程が２回以上繰り返し行われた後に行われる。
【００１５】
本発明の一態様に係る半導体検査装置は、前記検査方法を行う半導体検査装置である。前記半導体検査装置は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する第１駆動回路と、前記電界効果トランジスタのドレインに前記第１電圧又は前記第２電圧を印加するための第２駆動回路とを備える。
【００１６】
また、好ましくは、前記第１駆動回路は、前記電界効果トランジスタのゲートへパルス電圧を供給する。
【００１７】
また、好ましくは、前記第２駆動回路は、前記電界効果トランジスタにおけるドレイン電流の量を制御可能な構成を有する。
【発明の効果】
【００１８】
本発明により、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【図面の簡単な説明】
【００１９】
【図１Ａ】本発明の第１の実施形態に係る半導体検査装置の構成を示す図である。
【図１Ｂ】本発明の第１の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図１Ｃ】半導体素子としての電界効果トランジスタを検査するための検査方法のフローチャートである。
【図２Ａ】本発明の第２の実施形態に係る半導体検査装置の構成を示す図である。
【図２Ｂ】本発明の第２の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図３Ａ】本発明の第３の実施形態に係る半導体検査装置の構成を示す図である。
【図３Ｂ】本発明の第３の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図４Ａ】本発明の第４の実施形態に係る半導体検査装置の構成を示す図である。
【図４Ｂ】本発明の第４の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図５Ａ】本発明の第５の実施形態に係る半導体検査装置の構成を示す図である。
【図５Ｂ】本発明の第５の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図６Ａ】本発明の第６の実施形態に係る半導体検査装置の構成を示す図である。
【図６Ｂ】本発明の第６の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【発明を実施するための形態】
【００２０】
以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
【００２１】
（第１の実施形態）
以下に、本発明の第１の実施形態について、図面を参照しながら説明する。
【００２２】
図１Ａは、本発明の第１の実施形態に係る半導体検査装置１００の構成を示す図である。
【００２３】
図１Ａに示すように、半導体検査装置１００は、ゲート駆動回路１０２と、駆動回路１０３と、測定部１２０と、判定部１３０とを備える。
【００２４】
電界効果トランジスタ１０１は、検査対象のトランジスタである。電界効果トランジスタ１０１は、半導体検査装置１００には含まれない。電界効果トランジスタ１０１は、高電子移動度トランジスタ（ＨＥＭＴ（High Electron Mobility Transistor））である。
【００２５】
なお、電界効果トランジスタ１０１は、ＨＥＭＴに限定されず、他の構造の電界効果トランジスタであってもよい。また、電界効果トランジスタ１０１の導電型は、Ｎ型およびＰ型のいずれであってもよい。
【００２６】
電界効果トランジスタ１０１は、ゲートＧ１、ドレインＤ１及びソースＳ１を有する。以下においては、電界効果トランジスタ１０１のゲートＧ１、ドレインＤ１及びソースＳ１を、それぞれ、単に、ゲート、ドレイン及びソースともいう。
【００２７】
ゲート駆動回路１０２は、例えば、パルスジェネレータ、あるいは、ファンクションジェネレータ等から構成されている。ゲート駆動回路１０２は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する。具体的には、ゲート駆動回路１０２は、パルス電圧を供給する。
【００２８】
駆動回路１０３は、低電圧電源１０４と、低負荷抵抗１０５と、電源保護用ダイオード１０７と、高電圧電源１０８と、高負荷抵抗１０６とを含む。
【００２９】
言い換えれば、駆動回路１０３は、２種類の電源、すなわち、第１電源と、第２電源とを含む。
【００３０】
第１電源は、低電圧電源１０４と、低負荷抵抗１０５と、電源保護用ダイオード１０７とから構成される。第２電源は、高電圧電源１０８と、高負荷抵抗１０６とから構成される。
【００３１】
電源保護用ダイオード１０７、低負荷抵抗１０５及び低電圧電源１０４は、直列に接続される。電源保護用ダイオード１０７のカソードは、電界効果トランジスタ１０１のドレインＤ１に接続される。
【００３２】
低電圧電源１０４は、電界効果トランジスタ１０１のオン抵抗を算出（測定）する為の電圧を供給する。低負荷抵抗１０５は、電界効果トランジスタ１０１へ向かうドレイン電流の量を制限するための抵抗である。電源保護用ダイオード１０７は、低電圧電源１０４を保護するためのダイオードである。
【００３３】
高負荷抵抗１０６及び高電圧電源１０８は、直列に接続される。第２電源（高電圧電源１０８）は、電界効果トランジスタ１０１のドレイン−ソース間に高電圧を印加する。
【００３４】
高電圧電源１０８が供給する電圧のレベルは、低電圧電源１０４が供給する電圧のレベルより高い。高電圧電源１０８が供給する電圧は、検査対象の電界効果トランジスタ１０１における電流コラプスの発生の有無を判定するための高いレベルの電圧（高電圧）である。以下においては、電流コラプスの発生の有無を判定するための高いレベルの電圧を、検査用高電圧ともいう。
【００３５】
以下においては、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧を、第１電圧ともいう。すなわち、第１電源が供給する電圧は、第１電圧である。
【００３６】
また、以下においては、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧を、第２電圧ともいう。すなわち、第２電源が供給する電圧は、第２電圧である。
【００３７】
第２電圧は、第１電圧より大きい。第２電圧は、検査用高電圧である。
【００３８】
高負荷抵抗１０６は、電界効果トランジスタ１０１へ向かうドレイン電流の量を制限するための抵抗である。すなわち、高負荷抵抗１０６を含む駆動回路１０３は、電界効果トランジスタ１０１におけるドレイン電流の量を制御可能な構成を有する。
【００３９】
駆動回路１０３は、さらに、電流プローブ１０９と、スイッチ１１０とを含む。駆動回路１０３は、スイッチ１１０のオン・オフの制御を行う。スイッチ１１０がオンすると、高負荷抵抗１０６の一端と電界効果トランジスタ１０１のドレインＤ１とが電気的に接続される。スイッチ１１０がオフすると、高負荷抵抗１０６の一端と電界効果トランジスタ１０１のドレインＤ１とが電気的に非接続となる。
【００４０】
電界効果トランジスタ１０１のゲートＧ１にはゲート駆動回路１０２が接続されている。電界効果トランジスタ１０１のドレインＤ１には駆動回路１０３が接続されている。電界効果トランジスタ１０１のソースＳ１は接地されている。
【００４１】
測定部１２０は、詳細は後述するが、電流プローブ１０９を用いて電流を測定する機能と、電界効果トランジスタ１０１のドレイン−ソース間の電圧（Ｖｄｓ）を測定する機能とを有する。なお、図の簡略化のために接続線は示していないが、測定部１２０は、電流プローブ１０９、ドレインＤ１及びソースＳ１に接続されている。
【００４２】
判定部１３０は、詳細は後述するが、電流コラプスの発生の有無を判定する。
【００４３】
図１Ｂは、本発明の第１の実施形態に係る、電界効果トランジスタ１０１の検査方法を示すタイミングチャートである。図１Ｂにおいて、Ｖｇｓとは、電界効果トランジスタ１０１のゲート−ソース間電圧である。Ｖｄとは、電界効果トランジスタ１０１のドレイン電圧である。Ｉｄｓは、電界効果トランジスタ１０１のドレイン−ソース間を流れるドレイン電流である。Ｖｄｓは、電界効果トランジスタ１０１のドレイン−ソース間の電圧である。
【００４４】
以下においては、期間Ｔ１で算出（測定）されるオン抵抗を、第１オン抵抗ともいう。また、以下においては、期間Ｔ３で算出（測定）されるオン抵抗を、第２オン抵抗ともいう。
【００４５】
次に、電界効果トランジスタ１０１の検査のための処理について説明する。
【００４６】
図１Ｃは、半導体素子としての電界効果トランジスタを検査するための検査方法のフローチャートである。
【００４７】
図１Ｂに示すように、期間Ｔ１において、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧（第１電圧）は、電界効果トランジスタ１０１のドレインＤ１に供給される。
【００４８】
また、期間Ｔ１において、ゲート駆動回路１０２は、電界効果トランジスタ１０１をオン状態にするためのパルス電圧を、電界効果トランジスタ１０１のゲートＧ１へ供給する。これにより、期間Ｔ１において、電界効果トランジスタ１０１はオン状態になる。以下においては、電界効果トランジスタ１０１をオン状態にするためのパルス電圧を、オンパルス電圧ともいう。
【００４９】
オン状態の電界効果トランジスタ１０１のドレインＤ１には、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧（第１電圧）が印加される。すなわち、半導体検査装置１００は、低電圧電源１０４を用いて電界効果トランジスタ１０１のドレインＤ１に第１電圧を印加する。すなわち、半導体検査装置１００は、電界効果トランジスタ１０１のドレインＤ１に第１電圧を印加するとともに、電界効果トランジスタ１０１をオン状態にした後、前記電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１１０）。
【００５０】
期間Ｔ１におけるオン抵抗の算出（測定）は、以下のようにして行われる。測定部１２０は、電界効果トランジスタ１０１がオン状態になってから、例えば、３０μｓ（マイクロ秒）経過した時点におけるドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄｓを測定する。ドレイン電流Ｉｄｓは、例えば、電流プローブ１０９を用いて測定される。そして、測定部１２０は、測定したＶｄｓおよびＩｄｓから、オン抵抗＝Ｖｄｓ／Ｉｄｓにより、オン抵抗を算出（測定）する（Ｓ１１０）。
【００５１】
すなわち、ステップＳ１１０の処理は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第１電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第１オン抵抗を算出する工程である。
【００５２】
また、ステップＳ１１０の処理では、測定部１２０が、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、第１オン抵抗を算出する。
【００５３】
次に、期間Ｔ２において、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１への電圧（パルス電圧）の供給を停止することにより、電界効果トランジスタ１０１をオフ状態にする。そして、駆動回路１０３は、スイッチ１１０をオンする。これにより、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧（第２電圧）が、電界効果トランジスタ１０１のドレインＤ１に印加される。すなわち、半導体検査装置１００は、高電圧電源１０８を用いて、オフ状態の電界効果トランジスタ１０１のドレイン−ソース間に高電圧（第２電圧）を印加する（Ｓ１２０）。
【００５４】
すなわち、ステップＳ１２０の処理は、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第１電圧よりも大きい第２電圧を、前記電界効果トランジスタのドレインに印加する工程である。
【００５５】
次に、期間Ｔ３において、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１にオンパルス電圧を供給することにより、電界効果トランジスタ１０１をオン状態にする。このとき、オン状態の電界効果トランジスタ１０１のドレインＤ１には、高電圧電源１０８から高電圧が印加される。すなわち、半導体検査装置１００は、高電圧電源１０８を用いて電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１３０）。
【００５６】
期間Ｔ３におけるオン抵抗の算出（測定）は、期間Ｔ１でのオン抵抗の算出と同様に行われる。すなわち、測定部１２０は、電界効果トランジスタ１０１がオン状態になってから、例えば、３０μｓ経過した時点におけるドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄｓを測定し、当該ＶｄｓおよびＩｄｓから、オン抵抗を算出（測定）する。
【００５７】
すなわち、ステップＳ１３０の処理は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第２電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第２オン抵抗を算出する工程である。
【００５８】
また、ステップＳ１３０の処理では、測定部１２０が、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第２オン抵抗を算出する。
【００５９】
そして、測定部１２０は、前記第１オン抵抗に対する前記第２オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する（Ｓ１４０）。当該電界効果トランジスタは、電界効果トランジスタ１０１である。オン抵抗比は、第２オン抵抗／第１オン抵抗により算出される。
【００６０】
判定部１３０は、オン抵抗比が１より大きい場合、電流コラプスが生じていると判定する。また、判定部１３０は、単に、第１オン抵抗と第２オン抵抗とを比較し、第２オン抵抗が第１オン抵抗よりも大きい場合、電流コラプスが生じていると判定してもよい。
【００６１】
但し、オン抵抗比の判定において、例えば、検査対象のトランジスタのオン抵抗比が１．２未満である場合、当該トランジスタを許容可能な良品であると仮定したとする。この場合、オン抵抗比が１．２以下の検査対象のトランジスタは、電流コラプスが生じていても全て良品扱いと判定する。
【００６２】
以上説明したように、本実施形態によれば、電界効果トランジスタのオン状態と、オフ状態とを積極的に切替える。また、電界効果トランジスタをオフ状態にする前に第１オン抵抗を算出し、電界効果トランジスタをオフ状態にした後、電界効果トランジスタに第１電圧よりも大きい第２電圧を印加する。その後、電界効果トランジスタのオン抵抗である第２オン抵抗を算出する。
【００６３】
これにより、迅速に第１オン抵抗及び第２オン抵抗を算出することができる。したがって、オン抵抗比を算出すること、または、第１オン抵抗と第２オン抵抗とを比較することにより、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【００６４】
なお、従来においては、インバータ等への実用上重要な数μｓ〜１００μｓ程度の早い時間領域での電流コラプスの評価法は報告例がない。そこで、本願発明者らは、上述したように、電界効果トランジスタの電流コラプスの発生の有無の判定のために、ドレイン−ソース間に高電圧を印加してから、数μｓ〜１００μｓ経過後の電界効果トランジスタの電流−電圧特性を算出（測定）する方法を考案した。これにより、数μｓと早い時間でのオン抵抗を評価することが可能となり、電界効果トランジスタの電流コラプスを評価することができる。
【００６５】
尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１０１のオン抵抗であっても良い。すなわち、半導体検査装置１００は、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【００６６】
この場合、図１Ｃの検査方法は、第１の工程（Ｓ１１０）及び第２の工程（Ｓ１２０）を２回以上繰り返し行う。また、この場合、第３の工程（Ｓ１３０）は、前記第１の工程及び前記第２の工程が２回以上繰り返し行われた後に行われる。
【００６７】
（第２の実施形態）
以下に、本発明の第２の実施形態について、図面を参照しながら説明する。
【００６８】
図２Ａは、本発明の第２の実施形態に係る半導体検査装置１００Ａの構成を示す図である。
【００６９】
図２Ａに示すように、半導体検査装置１００Ａは、図１Ａの半導体検査装置１００と比較して、駆動回路１０３の代わりに駆動回路１０３Ａを備える点が異なる。半導体検査装置１００Ａのそれ以外の構成は、半導体検査装置１００と同様なので詳細な説明は繰り返さない。
【００７０】
駆動回路１０３Ａは、電源１１１と、負荷抵抗１１２とを含む。
【００７１】
言い換えれば、駆動回路１０３Ａは、１つの電源、すなわち、電源Ａを含む。電源Ａは、電源１１１と、負荷抵抗１１２とから構成される。電源１１１は、高電圧及び低電圧の両方を供給する機能を有する。負荷抵抗１１２は、電界効果トランジスタ１０１に向かうドレイン電流の量を制限するための抵抗である。
【００７２】
また、駆動回路１０３Ａは、さらに、電流プローブ１０９を含む。
【００７３】
電界効果トランジスタ１０１のドレインＤ１には駆動回路１０３Ａが接続されている。
【００７４】
図２Ｂは、本発明の第２の実施形態に係る、電界効果トランジスタ１０１の検査方法を示すタイミングチャートである。Ｖｇｓ，Ｖｄ，Ｉｄｓ，Ｖｄｓは、図１Ｂで説明したのと同様である。
【００７５】
図２Ｂに示すように、期間Ｔ１Ａにおいて、ゲート駆動回路１０２は、オンパルス電圧を、電界効果トランジスタ１０１のゲートＧ１へ供給することにより、電界効果トランジスタ１０１をオン状態にする。また、期間Ｔ１Ａにおいて、電源Ａが供給する電圧、すなわち、電源１１１が、負荷抵抗１１２を介して供給する電圧は、電界効果トランジスタ１０１のドレインＤ１に印加される。すなわち、半導体検査装置１００Ａは、電源１１１を用いて、電圧を、電界効果トランジスタ１０１のドレインＤ１に印加する。つまり、半導体検査装置１００Ａは、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに電圧を印加した後、電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１１０）。
【００７６】
期間Ｔ１Ａにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ１におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ａで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【００７７】
次に、期間Ｔ２Ａにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１への電圧（オンパルス電圧）の供給を停止することにより、電界効果トランジスタ１０１をオフ状態にする。このとき、電源１１１が、負荷抵抗１１２を介して供給する高電圧が、オフ状態の電界効果トランジスタ１０１のドレインＤ１に印加される。すなわち、半導体検査装置１００Ａは、電源１１１を用いて電界効果トランジスタ１０１のドレイン−ソース間に高電圧を印加する（Ｓ１２０）。
【００７８】
次に、期間Ｔ３Ａにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１にパルス電圧を供給することにより、電界効果トランジスタ１０１をオン状態にする。このとき、オン状態の電界効果トランジスタ１０１のドレインＤ１には、電源１１１から高電圧が印加される。すなわち、半導体検査装置１００Ａは、電源１１１を用いて電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１３０）。
【００７９】
期間Ｔ３Ａにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ３におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ａで算出（測定）されたオン抵抗を、第２オン抵抗ともいう。
【００８０】
そして、半導体検査装置１００Ａの測定部１２０は、第１の実施形態と同様にして、電界効果トランジスタ１０１のオン抵抗比を算出する（Ｓ１４０）。
【００８１】
そして、判定部１３０は、第１の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【００８２】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【００８３】
尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１０１のオン抵抗であっても良い。すなわち、半導体検査装置１００Ａは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【００８４】
（第３の実施形態）
以下に、本発明の第３の実施形態について、図面を参照しながら説明する。
【００８５】
図３Ａは、本発明の第３の実施形態に係る半導体検査装置１００Ｂの構成を示す図である。
【００８６】
図３Ａに示すように、半導体検査装置１００Ｂは、図１Ａの半導体検査装置１００と比較して、駆動回路１０３の代わりに駆動回路１０３Ｂを備える点が異なる。半導体検査装置１００Ｂのそれ以外の構成は、半導体検査装置１００と同様なので詳細な説明は繰り返さない。
【００８７】
駆動回路１０３Ｂは、図２Ａの駆動回路１０３Ａと比較して、負荷抵抗１１２を含まない点と、さらに、低負荷抵抗１０５と、高負荷抵抗１０６と、スイッチ１１３とを含む点とが異なる。駆動回路１０３Ｂのそれ以外の構成は、駆動回路１０３Ａと同様なので詳細な説明は繰り返さない。
【００８８】
駆動回路１０３Ｂは、１つの電源、すなわち、電源Ｂを含む。電源Ｂは、電源１１１と、低負荷抵抗１０５及び高負荷抵抗１０６とから構成される。低負荷抵抗１０５及び高負荷抵抗１０６の各々は、ドレイン電流の量を制限するための抵抗である。
【００８９】
スイッチ１１３は、３点式スイッチである。駆動回路１０３Ｂは、スイッチ１１３の制御を行う。スイッチ１１３は、電源１１１と低負荷抵抗１０５とを電気的に接続する機能と、電源１１１と高負荷抵抗１０６とを電気的に接続する機能とを有する。
【００９０】
電界効果トランジスタ１０１のドレインＤ１には駆動回路１０３Ｂが接続されている。
【００９１】
図３Ｂは、本発明の第３の実施形態に係る、電界効果トランジスタ１０１の検査方法を示すタイミングチャートである。Ｖｇｓ，Ｖｄ，Ｉｄｓ，Ｖｄｓは、図１Ｂで説明したのと同様である。
【００９２】
図３Ｂに示すように、期間Ｔ１Ｂにおいて、ゲート駆動回路１０２は、オンパルス電圧を、電界効果トランジスタ１０１のゲートＧ１へ供給することにより、電界効果トランジスタ１０１をオン状態にする。また、期間Ｔ１Ｂにおいて、駆動回路１０３Ｂは、低負荷抵抗１０５と電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、低負荷抵抗１０５を介して、オン状態の電界効果トランジスタ１０１のドレインＤ１に印加される。
【００９３】
すなわち、期間Ｔ１Ｂにおいて、半導体検査装置１００Ｂは、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに電圧を印加した後、電界効果トランジスタ１０１のオン抵抗を（算出）測定する（Ｓ１１０）。
【００９４】
期間Ｔ１Ｂにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ１におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ｂで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【００９５】
次に、期間Ｔ２Ｂにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートへの電圧（オンパルス電圧）の供給を停止することにより、電界効果トランジスタ１０１をオフ状態にする。
【００９６】
そして、期間Ｔ２Ｂにおいて、駆動回路１０３Ｂは、高負荷抵抗１０６と電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、高負荷抵抗１０６を介して、電界効果トランジスタ１０１のドレインＤ１に印加される（Ｓ１２０）。すなわち、半導体検査装置１００Ｂは、電源１１１を用いて電界効果トランジスタ１０１のドレイン−ソース間に高電圧を印加する（Ｓ１２０）。
【００９７】
次に、期間Ｔ３Ｂにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートにパルス電圧を供給することにより、電界効果トランジスタ１０１をオン状態にする。このとき、オン状態の電界効果トランジスタ１０１のドレインＤ１には、電源１１１が、高負荷抵抗１０６を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｂは、電源１１１を用いて電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１３０）。
【００９８】
期間Ｔ３Ｂにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ３におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ｂで算出（測定）されたオン抵抗を、第２オン抵抗ともいう。
【００９９】
そして、半導体検査装置１００Ｂの測定部１２０は、第１の実施形態と同様にして、電界効果トランジスタ１０１のオン抵抗比を算出する（Ｓ１４０）。
【０１００】
そして、判定部１３０は、第１の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【０１０１】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１０２】
尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１０１のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｂは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１０３】
（第４の実施形態）
以下に、本発明の第４の実施形態について、図面を参照しながら説明する。
【０１０４】
図４Ａは本発明の第４の実施形態に係る半導体検査装置１００Ｃの構成を示す図である。
【０１０５】
図４Ａに示すように、半導体検査装置１００Ｃは、第１ゲート駆動回路１１５と、第２ゲート駆動回路１１６と、駆動回路１０３と、測定部１２０と、判定部１３０とを備える。
【０１０６】
電界効果トランジスタ１１４は、検査対象のトランジスタである。電界効果トランジスタ１１４は、半導体検査装置１００Ｃには含まれない。電界効果トランジスタ１１４は、デュアルゲート型電界効果トランジスタである。電界効果トランジスタ１１４の導電型は、Ｎ型およびＰ型のいずれであってもよい。
【０１０７】
また、電界効果トランジスタ１１４は、高電子移動度トランジスタ（ＨＥＭＴ）である。なお、電界効果トランジスタ１１４は、ＨＥＭＴに限定されず、他の構造の電界効果トランジスタであってもよい。
【０１０８】
電界効果トランジスタ１１４は、第１ゲートＧ１１、第２ゲートＧ１２、第１オーミック電極ＯＭ１、第２オーミック電極ＯＭ２を有する。第１オーミック電極ＯＭ１は、ソースとして機能する。第２オーミック電極ＯＭ２は、ドレインとして機能する。
【０１０９】
但し、電界効果トランジスタ１１４は、第１オーミック電極ＯＭ１および第２オーミック電極ＯＭ２のいずれからでも通電することが可能である。その為、第１オーミック電極ＯＭ１および第２オーミック電極ＯＭ２の各々は、ドレイン及びソースの双方の機能を有する。
【０１１０】
以下においては、第１ゲートＧ１１、第２ゲートＧ１２、第１オーミック電極ＯＭ１及び第２オーミック電極ＯＭ２を、それぞれ、第１ゲート、第２ゲート、第１オーミック電極及び第２オーミック電極ともいう。
【０１１１】
第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、例えば、パルスジェネレータ、あるいは、ファンクションジェネレータ等から構成されている。第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、パルス電圧を供給する。
【０１１２】
電界効果トランジスタ１１４の第１ゲートＧ１１には、第１ゲート駆動回路１１５が接続される。電界効果トランジスタ１１４の第２ゲートＧ１２には第２ゲート駆動回路１１６が接続される。また、第２ゲート駆動回路１１６は、第２オーミック電極ＯＭ２に接続される。
【０１１３】
第２オーミック電極ＯＭ２には駆動回路１０３が接続されている。
【０１１４】
駆動回路１０３の構成は、図１Ａで説明した駆動回路１０３の構成と同様であるので詳細な説明は繰り返さない。以下、簡単に説明する。
【０１１５】
低電圧電源１０４は、電界効果トランジスタ１１４のオン抵抗を算出（測定）する為の電圧を供給する。低負荷抵抗１０５は、第２オーミック電極ＯＭ２−第１オーミック電極ＯＭ１間の電流の量を制限するための抵抗である。電源保護用ダイオード１０７は、低電圧電源１０４を保護するためのダイオードである。
【０１１６】
高電圧電源１０８は、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２−第１オーミック電極ＯＭ１間に高電圧を印加する。高電圧電源１０８が供給する電圧のレベルは、低電圧電源１０４が供給する電圧のレベルより高い。
【０１１７】
以下においては、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧を、第１電圧ともいう。また、以下においては、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧を、第２電圧ともいう。第２電圧は、第１電圧より高い。すなわち、第２電圧は、第１電圧より大きい。
【０１１８】
高負荷抵抗１０６は、電界効果トランジスタ１１４へ向かうドレイン電流の量を制限するための抵抗である。
【０１１９】
駆動回路１０３は、さらに、電流プローブ１０９と、スイッチ１１０とを含む。駆動回路１０３は、スイッチ１１０のオン・オフの制御を行う。スイッチ１１０がオンすると、高負荷抵抗１０６の一端と電界効果トランジスタ１１４の第２オーミック電極ＯＭ２とが電気的に接続される。スイッチ１１０がオフすると、高負荷抵抗１０６の一端と電界効果トランジスタ１１４の第２オーミック電極ＯＭ２とが電気的に非接続となる。
【０１２０】
測定部１２０は、第１の実施形態と同様に、電流プローブ１０９を用いて電流を測定する機能と、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２−第１オーミック電極ＯＭ１間の電圧を測定する機能とを有する。なお、図の簡略化のために接続線は示していないが、測定部１２０は、電流プローブ１０９、第２オーミック電極ＯＭ２及び第１オーミック電極ＯＭ１に接続されている。
【０１２１】
判定部１３０は、第１の実施形態と同様に、電流コラプスの発生の有無を判定する。
【０１２２】
図４Ｂは、本発明の第４の実施形態に係る、電界効果トランジスタ１１４の検査方法を示すタイミングチャートである。図４Ｂにおいて、Ｖｇ２ｓ２とは、電界効果トランジスタ１１４における、第２ゲートＧ１２と第２オーミック電極ＯＭ２との間の電圧である。Ｖｇ１ｓ１とは、電界効果トランジスタ１１４における、第１ゲートＧ１１と第１オーミック電極ＯＭ１との間の電圧である。
【０１２３】
Ｖｄとは、第２オーミック電極ＯＭ２における電圧である。Ｉｓ２ｓ１とは、電界効果トランジスタ１１４における、第２オーミック電極ＯＭ２と第１オーミック電極ＯＭ１との間に流れる電流である。Ｖｓ２ｓ１とは、電界効果トランジスタ１１４における、第２オーミック電極ＯＭ２と第１オーミック電極ＯＭ１との間の電圧である。
【０１２４】
以下においては、期間Ｔ１Ｃで測定されるオン抵抗を、第１オン抵抗ともいう。また、以下においては、期間Ｔ３Ｃで測定されるオン抵抗を、第２オン抵抗ともいう。
【０１２５】
次に、電界効果トランジスタ１１４の検査のための処理について説明する。
【０１２６】
図４Ｂに示すように、期間Ｔ１Ｃにおいて、低電圧電源１０４が供給する電圧は、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して、第２オーミック電極ＯＭ２に供給される。
【０１２７】
また、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、電界効果トランジスタ１１４をオン状態にするためのパルス電圧を供給する。以下においては、電界効果トランジスタ１１４をオン状態にするためのパルス電圧を、オンパルス電圧ともいう。
【０１２８】
具体的には、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。これにより、期間Ｔ１Ｃにおいて、電界効果トランジスタ１１４はオン状態になる。
【０１２９】
オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧（第１電圧）が印加される。すなわち、半導体検査装置１００Ｃは、低電圧電源１０４を用いて、第２オーミック電極ＯＭ２に電圧（第１電圧）を印加する。すなわち、電界効果トランジスタ１１４において、第２オーミック電極−第１オーミック電極間に電圧が印加される。すなわち、半導体検査装置１００Ｃは、第１ゲートＧ１１及び第２ゲートＧ１２に同時にパルス電圧を印加し、電界効果トランジスタ１１４をオン状態にした後、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１１０）。
【０１３０】
期間Ｔ１Ｃにおけるオン抵抗の算出（測定）は、以下のようにして行われる。測定部１２０は、電界効果トランジスタ１１４がオン状態になってから、例えば、３０μｓ経過した時点における第２オーミック電極−第１オーミック電極間の電圧Ｖｓ２ｓ１及び電流Ｉｓ２ｓ１を測定する。電流Ｉｓ２ｓ１は、例えば、電流プローブ１０９を用いて測定される。そして、測定部１２０は、測定したＶｓ２ｓ１及びＩｓ２ｓ１から、オン抵抗＝Ｖｓ２ｓ１／Ｉｓ２ｓ１により、オン抵抗を算出（測定）する（Ｓ１１０）。
【０１３１】
次に、期間Ｔ２Ｃにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、パルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ１１４はオフ状態となる。そして、駆動回路１０３は、スイッチ１１０をオンする。これにより、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧（第２電圧）が、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に印加される。すなわち、半導体検査装置１００Ｃは、高電圧電源１０８を用いて、オフ状態の電界効果トランジスタ１１４の第２オーミック電極−第１オーミック電極間に高電圧を印加する（Ｓ１２０）。
【０１３２】
次に、期間Ｔ３Ｃにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、オンパルス電圧の供給を開始する。具体的には、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。
【０１３３】
これにより、期間Ｔ３Ｃにおいて、電界効果トランジスタ１１４はオン状態になる。オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｃは、高電圧電源１０８を用いて電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１３０）。
【０１３４】
期間Ｔ３Ｃにおけるオン抵抗の算出（測定）は、期間Ｔ１Ｃでのオン抵抗の算出と同様に行われる。すなわち、測定部１２０は、電界効果トランジスタ１１４がオン状態になってから、例えば３０μｓ経過した時点における第２オーミック電極−第１オーミック電極間の電圧Ｖｓ２ｓ１及び電流Ｉｓ２ｓ１を測定する。そして、測定部１２０は、測定したＶｓ２ｓ１及びＩｓ２ｓ１から、オン抵抗を算出（測定）する。
【０１３５】
そして、測定部１２０は、第１の実施形態と同様にして、電界効果トランジスタのオン抵抗比を算出する（Ｓ１４０）。オン抵抗比は、第２オン抵抗／第１オン抵抗により算出される。
【０１３６】
判定部１３０は、オン抵抗比が１より大きい場合、電流コラプスが生じていると判定する。また、判定部１３０は、単に、第２オン抵抗が第１オン抵抗よりも大きい場合、電流コラプスが生じていると判定してもよい。
【０１３７】
但し、オン抵抗比の判定において、例えば、検査対象のトランジスタのオン抵抗比が１．２未満である場合、当該トランジスタを許容可能な良品であると仮定したとする。この場合、オン抵抗比が１．２以下の検査対象のトランジスタは、電流コラプスが生じていても全て良品扱いと判定する。
【０１３８】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１３９】
なお、第１ゲート及び第２ゲートの駆動タイミングは必ずしも同じタイミングでなくても良い。尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１１４のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｃは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１４０】
（第５の実施形態）
以下に、本発明の第５の実施形態について、図面を参照しながら説明する。
【０１４１】
図５Ａは、本発明の第５の実施形態に係る半導体検査装置１００Ｄの構成を示す図である。
【０１４２】
図５Ａに示すように、半導体検査装置１００Ｄは、図４Ａの半導体検査装置１００Ｃと比較して、駆動回路１０３の代わりに図２Ａの駆動回路１０３Ａを備える点が異なる。半導体検査装置１００Ｄのそれ以外の構成は、半導体検査装置１００Ｃと同様なので詳細な説明は繰り返さない。
【０１４３】
駆動回路１０３Ａは、図２Ａの駆動回路１０３Ａと同様なので詳細な説明は繰り返さない。負荷抵抗１１２は、第２オーミック電極−第１オーミック電極間の電流の量を制限するための抵抗である。Ｖｇ２ｓ２、Ｖｇ１ｓ１、Ｖｄ、Ｉｓ２ｓ１、Ｖｓ２ｓ１は、図４Ｂで説明したのと同様である。
【０１４４】
図５Ｂは、本発明の第５の実施形態に係る、電界効果トランジスタ１１４の検査方法を示すタイミングチャートである。
【０１４５】
図５Ｂに示すように、期間Ｔ１Ｄでは、図４Ｂの期間Ｔ１Ｃと同様に、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。これにより、期間Ｔ１Ｄにおいて、電界効果トランジスタ１１４はオン状態になる。
【０１４６】
オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、負荷抵抗１１２を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて第２オーミック電極−第１オーミック電極間に電圧を印加する。すなわち、半導体検査装置１００Ｄは、第１ゲートＧ１１及び第２ゲートＧ１２に同時にオンパルス電圧を印加し、電界効果トランジスタ１１４をオン状態にした後、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１１０）。
【０１４７】
期間Ｔ１Ｄにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ１Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ｄで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【０１４８】
次に、期間Ｔ２Ｄにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、オンパルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ１１４はオフ状態となる。オフ状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、負荷抵抗１１２を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて、電界効果トランジスタ１１４の第２オーミック電極−第１オーミック電極間に高電圧を印加する（Ｓ１２０）。
【０１４９】
次に、期間Ｔ３Ｄにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、オンパルス電圧の供給を開始する。具体的には、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。
【０１５０】
これにより、期間Ｔ３Ｄにおいて、電界効果トランジスタ１１４はオン状態になる。オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、負荷抵抗１１２を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１３０）。
【０１５１】
期間Ｔ３Ｄにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ３Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ｃで算出（測定）されたオン抵抗を、第２オン抵抗ともいう。
【０１５２】
そして、半導体検査装置１００Ｄの測定部１２０は、第４の実施形態と同様にして、電界効果トランジスタ１１４のオン抵抗比を算出する（Ｓ１４０）。
【０１５３】
そして、判定部１３０は、第４の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【０１５４】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１５５】
なお、第１ゲート及び第２ゲートの駆動タイミングは必ずしも同じタイミングでなくても良い。尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１１４のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｄは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１５６】
（第６の実施形態）
以下に、本発明の第６の実施形態について、図面を参照しながら説明する。
【０１５７】
図６Ａは、本発明の第６の実施形態に係る半導体検査装置１００Ｅの構成を示す図である。
【０１５８】
図６Ａに示すように、半導体検査装置１００Ｅは、図４Ａの半導体検査装置１００Ｃと比較して、駆動回路１０３の代わりに駆動回路１０３Ｂを備える点が異なる。半導体検査装置１００Ｅのそれ以外の構成は、半導体検査装置１００Ｃと同様なので詳細な説明は繰り返さない。
【０１５９】
第２オーミック電極ＯＭ２には駆動回路１０３Ｂが接続されている。駆動回路１０３Ｂは、図３Ａの駆動回路１０３Ｂと同様なので詳細な説明は繰り返さない。低負荷抵抗１０５及び高負荷抵抗１０６は、第２オーミック電極−第１オーミック電極間の電流の量を制限するための抵抗である。Ｖｇ２ｓ２、Ｖｇ１ｓ１、Ｖｄ、Ｉｓ２ｓ１、Ｖｓ２ｓ１は、図４Ｂで説明したのと同様である。
【０１６０】
図６Ｂは、本発明の第６の実施形態に係る、電界効果トランジスタ１１４の検査方法を示すタイミングチャートである。
【０１６１】
図６Ｂに示すように、期間Ｔ１Ｅでは、図４Ｂの期間Ｔ１Ｃと同様に、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。これにより、期間Ｔ１Ｅにおいて、電界効果トランジスタ１１４はオン状態になる。
【０１６２】
また、期間Ｔ１Ｅにおいて、駆動回路１０３Ｂは、低負荷抵抗１０５と、電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、低負荷抵抗１０５を介して、オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に印加される。
【０１６３】
すなわち、期間Ｔ１Ｅにおいて、半導体検査装置１００Ｅは、電界効果トランジスタ１１４をオン状態にするとともに、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に電圧を印加した後、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１１０）。
【０１６４】
期間Ｔ１Ｅにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ１Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ｅで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【０１６５】
次に、期間Ｔ２Ｅにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、オンパルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ１１４はオフ状態となる。そして、期間Ｔ２Ｅにおいて、駆動回路１０３Ｂは、高負荷抵抗１０６と電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、高負荷抵抗１０６を介して、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に印加される。すなわち、半導体検査装置１００Ｅは、電源１１１を用いて電界効果トランジスタ１１４の第２オーミック電極−第１オーミック電極間に高電圧を印加する（Ｓ１２０）。
【０１６６】
次に、期間Ｔ３Ｅでは、図４Ｂの期間Ｔ３Ｃと同様に、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、オンパルス電圧の供給を開始する。これにより、期間Ｔ３Ｃにおいて、電界効果トランジスタ１１４はオン状態になる。オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、高負荷抵抗１０６を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１３０）。
【０１６７】
期間Ｔ３Ｅにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ３Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ｅで算出（測定）したオン抵抗を、第２オン抵抗ともいう。
【０１６８】
そして、半導体検査装置１００Ｅの測定部１２０は、第４の実施形態と同様にして、電界効果トランジスタ１１４のオン抵抗比を算出する（Ｓ１４０）。
【０１６９】
そして、判定部１３０は、第４の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【０１７０】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１７１】
なお、第１ゲート及び第２ゲートの駆動タイミングは必ずしも同じタイミングでなくとも構わない。尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１１４のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｅは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１７２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１７３】
本発明で述べた、半導体素子としてのとしての電界効果トランジスタの検査方法及び半導体検査装置は、不良品を効率よく選別する方法を提供するものであり、産業上有用である。
【符号の説明】
【０１７４】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ 半導体検査装置
１０１，１１４ 電界効果トランジスタ
１０２ ゲート駆動回路
１０３，１０３Ａ，１０３Ｂ 駆動回路
１０４ 低電圧電源
１０５ 低負荷抵抗
１０６ 高負荷抵抗
１０７ 電源保護用ダイオード
１０８ 高電圧電源
１０９ 電流プローブ
１１０，１１３ スイッチ
１１１ 電源
１１２ 負荷抵抗
１１５ 第１ゲート駆動回路
１１６ 第２ゲート駆動回路
１２０ 測定部
１３０ 判定部
【技術分野】
【０００１】
本発明は、電界効果トランジスタの検査方法及び半導体検査装置に関する。
【背景技術】
【０００２】
窒化物半導体は、シリコン（Ｓｉ）または砒化ガリウム（ＧａＡｓ）等に比べ、バンドギャップ、絶縁破壊電界および電子の飽和ドリフト速度のいずれもが大きい。また、（０００１）面を主面とする基板上に形成した窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ構造（ＡｌＧａＮ／ＧａＮ）では、自発分極およびピエゾ分極によりヘテロ界面に２次元電子ガスが生じる。
【０００３】
このため、不純物をドープしなくても１×１０１３ｃｍ−２程度以上のシートキャリア濃度が得られる。この高濃度の２次元電子ガスをキャリアとして用いたトランジスタ（非特許文献１，２参照）が近年注目を集めている。
【０００４】
ＧａＮのＨＥＭＴ構造を用いた電界効果トランジスタにおいては、いわゆる電流コラプスと呼ばれる現象が生じ、デバイス応用において悪影響を及ぼす。電流コラプスとは、電界効果トランジスタのオフ時にドレイン−ソース間に高電圧を印加すると、高電圧を印加する前に比べ、当該電界効果トランジスタのオン時のオン抵抗が増大する現象である。電流コラプスが生じるデバイスは実用に適さない。そのため、検査により電流コラプスが大きなデバイスを除去する必要がある。
【０００５】
非特許文献３には、半導体テストシステムを用いた、電界効果トランジスタの電流コラプス検査方法（以下、従来の電流コラプス検査方法ともいう）が開示されている。当該従来の電流コラプス検査方法では、まず、電界効果トランジスタの初期のオン抵抗を算出（測定）する。次に、電界効果トランジスタに高電圧を印加し、その後、１０秒程度のインターバルを経て、再度、電界効果トランジスタのオン抵抗を算出（測定）する。そして、高電圧印加前後のオン抵抗比により電流コラプスの評価を行う（非特許文献３参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】J. Z. Li, H. X. Jiang, M. A. Khan, Q. Chen、“Two-dimensional electron gas in AlGaN/GaN heterostructures”、Journal of Vacuum Science and Technology、１９９７年、Ｂ１５巻、ｐ．１１１７−１１２０
【非特許文献２】S.C. Binari, W. Kruppa, H.B. Dietrich, G. Kelner, A.E. Wickenden, and J.A. Freitas Jr.、“Fabrication and characterization of GaN FETs”、Solid State Electronics、１９９７年、４１巻、ｐ．１５４９−１５５４
【非特許文献３】池田成明、外１０名、「Ｓｉ基板上高出力 ＧａＮ ＨＦＥＴの開発」、古河電工時報、古河電気工業株式会社、平成２０年９月、第１２２号、ｐ２２−２８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の電流コラプス検査方法では、１０秒という長いインターバルの時間が必要なため、電流コラプスの発生の有無を迅速に判定できないという問題があった。
【０００８】
本発明は、このような問題を解決するためになされたものであり、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することが可能な検査方法及び半導体検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る半導体素子の検査方法は、半導体素子としての電界効果トランジスタを検査するための検査方法である。前記検査方法は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第１電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第１オン抵抗を算出する第１の工程と、前記第１の工程後に、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第１電圧よりも大きい第２電圧を、前記電界効果トランジスタのドレインに印加する第２の工程と、前記第２の工程後に、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第２電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第２オン抵抗を算出する第３の工程とを含む。
【００１０】
すなわち、本発明の一態様に係る半導体素子の検査方法では、電界効果トランジスタのオン状態と、オフ状態とを積極的に切替える。また、電界効果トランジスタをオフ状態にする前に第１オン抵抗を算出し、電界効果トランジスタをオフ状態にした後、電界効果トランジスタに第１電圧よりも大きい第２電圧を印加する。その後、電界効果トランジスタのオン抵抗である第２オン抵抗を算出する。
【００１１】
これにより、迅速に第１オン抵抗及び第２オン抵抗を算出することができる。したがって、例えば、第１オン抵抗と第２オン抵抗とを比較することにより、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【００１２】
また、好ましくは、前記第１の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第１オン抵抗を算出し、前記第３の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第２オン抵抗を算出する。
【００１３】
また、好ましくは、前記検査方法は、さらに、前記第１オン抵抗に対する前記第２オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する工程を含む。
【００１４】
また、好ましくは、前記検査方法は、前記第１の工程及び前記第２の工程を２回以上繰り返し行い、前記第３の工程は、前記第１の工程及び前記第２の工程が２回以上繰り返し行われた後に行われる。
【００１５】
本発明の一態様に係る半導体検査装置は、前記検査方法を行う半導体検査装置である。前記半導体検査装置は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する第１駆動回路と、前記電界効果トランジスタのドレインに前記第１電圧又は前記第２電圧を印加するための第２駆動回路とを備える。
【００１６】
また、好ましくは、前記第１駆動回路は、前記電界効果トランジスタのゲートへパルス電圧を供給する。
【００１７】
また、好ましくは、前記第２駆動回路は、前記電界効果トランジスタにおけるドレイン電流の量を制御可能な構成を有する。
【発明の効果】
【００１８】
本発明により、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【図面の簡単な説明】
【００１９】
【図１Ａ】本発明の第１の実施形態に係る半導体検査装置の構成を示す図である。
【図１Ｂ】本発明の第１の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図１Ｃ】半導体素子としての電界効果トランジスタを検査するための検査方法のフローチャートである。
【図２Ａ】本発明の第２の実施形態に係る半導体検査装置の構成を示す図である。
【図２Ｂ】本発明の第２の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図３Ａ】本発明の第３の実施形態に係る半導体検査装置の構成を示す図である。
【図３Ｂ】本発明の第３の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図４Ａ】本発明の第４の実施形態に係る半導体検査装置の構成を示す図である。
【図４Ｂ】本発明の第４の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図５Ａ】本発明の第５の実施形態に係る半導体検査装置の構成を示す図である。
【図５Ｂ】本発明の第５の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【図６Ａ】本発明の第６の実施形態に係る半導体検査装置の構成を示す図である。
【図６Ｂ】本発明の第６の実施形態に係る、電界効果トランジスタの検査方法を示すタイミングチャートである。
【発明を実施するための形態】
【００２０】
以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
【００２１】
（第１の実施形態）
以下に、本発明の第１の実施形態について、図面を参照しながら説明する。
【００２２】
図１Ａは、本発明の第１の実施形態に係る半導体検査装置１００の構成を示す図である。
【００２３】
図１Ａに示すように、半導体検査装置１００は、ゲート駆動回路１０２と、駆動回路１０３と、測定部１２０と、判定部１３０とを備える。
【００２４】
電界効果トランジスタ１０１は、検査対象のトランジスタである。電界効果トランジスタ１０１は、半導体検査装置１００には含まれない。電界効果トランジスタ１０１は、高電子移動度トランジスタ（ＨＥＭＴ（High Electron Mobility Transistor））である。
【００２５】
なお、電界効果トランジスタ１０１は、ＨＥＭＴに限定されず、他の構造の電界効果トランジスタであってもよい。また、電界効果トランジスタ１０１の導電型は、Ｎ型およびＰ型のいずれであってもよい。
【００２６】
電界効果トランジスタ１０１は、ゲートＧ１、ドレインＤ１及びソースＳ１を有する。以下においては、電界効果トランジスタ１０１のゲートＧ１、ドレインＤ１及びソースＳ１を、それぞれ、単に、ゲート、ドレイン及びソースともいう。
【００２７】
ゲート駆動回路１０２は、例えば、パルスジェネレータ、あるいは、ファンクションジェネレータ等から構成されている。ゲート駆動回路１０２は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する。具体的には、ゲート駆動回路１０２は、パルス電圧を供給する。
【００２８】
駆動回路１０３は、低電圧電源１０４と、低負荷抵抗１０５と、電源保護用ダイオード１０７と、高電圧電源１０８と、高負荷抵抗１０６とを含む。
【００２９】
言い換えれば、駆動回路１０３は、２種類の電源、すなわち、第１電源と、第２電源とを含む。
【００３０】
第１電源は、低電圧電源１０４と、低負荷抵抗１０５と、電源保護用ダイオード１０７とから構成される。第２電源は、高電圧電源１０８と、高負荷抵抗１０６とから構成される。
【００３１】
電源保護用ダイオード１０７、低負荷抵抗１０５及び低電圧電源１０４は、直列に接続される。電源保護用ダイオード１０７のカソードは、電界効果トランジスタ１０１のドレインＤ１に接続される。
【００３２】
低電圧電源１０４は、電界効果トランジスタ１０１のオン抵抗を算出（測定）する為の電圧を供給する。低負荷抵抗１０５は、電界効果トランジスタ１０１へ向かうドレイン電流の量を制限するための抵抗である。電源保護用ダイオード１０７は、低電圧電源１０４を保護するためのダイオードである。
【００３３】
高負荷抵抗１０６及び高電圧電源１０８は、直列に接続される。第２電源（高電圧電源１０８）は、電界効果トランジスタ１０１のドレイン−ソース間に高電圧を印加する。
【００３４】
高電圧電源１０８が供給する電圧のレベルは、低電圧電源１０４が供給する電圧のレベルより高い。高電圧電源１０８が供給する電圧は、検査対象の電界効果トランジスタ１０１における電流コラプスの発生の有無を判定するための高いレベルの電圧（高電圧）である。以下においては、電流コラプスの発生の有無を判定するための高いレベルの電圧を、検査用高電圧ともいう。
【００３５】
以下においては、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧を、第１電圧ともいう。すなわち、第１電源が供給する電圧は、第１電圧である。
【００３６】
また、以下においては、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧を、第２電圧ともいう。すなわち、第２電源が供給する電圧は、第２電圧である。
【００３７】
第２電圧は、第１電圧より大きい。第２電圧は、検査用高電圧である。
【００３８】
高負荷抵抗１０６は、電界効果トランジスタ１０１へ向かうドレイン電流の量を制限するための抵抗である。すなわち、高負荷抵抗１０６を含む駆動回路１０３は、電界効果トランジスタ１０１におけるドレイン電流の量を制御可能な構成を有する。
【００３９】
駆動回路１０３は、さらに、電流プローブ１０９と、スイッチ１１０とを含む。駆動回路１０３は、スイッチ１１０のオン・オフの制御を行う。スイッチ１１０がオンすると、高負荷抵抗１０６の一端と電界効果トランジスタ１０１のドレインＤ１とが電気的に接続される。スイッチ１１０がオフすると、高負荷抵抗１０６の一端と電界効果トランジスタ１０１のドレインＤ１とが電気的に非接続となる。
【００４０】
電界効果トランジスタ１０１のゲートＧ１にはゲート駆動回路１０２が接続されている。電界効果トランジスタ１０１のドレインＤ１には駆動回路１０３が接続されている。電界効果トランジスタ１０１のソースＳ１は接地されている。
【００４１】
測定部１２０は、詳細は後述するが、電流プローブ１０９を用いて電流を測定する機能と、電界効果トランジスタ１０１のドレイン−ソース間の電圧（Ｖｄｓ）を測定する機能とを有する。なお、図の簡略化のために接続線は示していないが、測定部１２０は、電流プローブ１０９、ドレインＤ１及びソースＳ１に接続されている。
【００４２】
判定部１３０は、詳細は後述するが、電流コラプスの発生の有無を判定する。
【００４３】
図１Ｂは、本発明の第１の実施形態に係る、電界効果トランジスタ１０１の検査方法を示すタイミングチャートである。図１Ｂにおいて、Ｖｇｓとは、電界効果トランジスタ１０１のゲート−ソース間電圧である。Ｖｄとは、電界効果トランジスタ１０１のドレイン電圧である。Ｉｄｓは、電界効果トランジスタ１０１のドレイン−ソース間を流れるドレイン電流である。Ｖｄｓは、電界効果トランジスタ１０１のドレイン−ソース間の電圧である。
【００４４】
以下においては、期間Ｔ１で算出（測定）されるオン抵抗を、第１オン抵抗ともいう。また、以下においては、期間Ｔ３で算出（測定）されるオン抵抗を、第２オン抵抗ともいう。
【００４５】
次に、電界効果トランジスタ１０１の検査のための処理について説明する。
【００４６】
図１Ｃは、半導体素子としての電界効果トランジスタを検査するための検査方法のフローチャートである。
【００４７】
図１Ｂに示すように、期間Ｔ１において、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧（第１電圧）は、電界効果トランジスタ１０１のドレインＤ１に供給される。
【００４８】
また、期間Ｔ１において、ゲート駆動回路１０２は、電界効果トランジスタ１０１をオン状態にするためのパルス電圧を、電界効果トランジスタ１０１のゲートＧ１へ供給する。これにより、期間Ｔ１において、電界効果トランジスタ１０１はオン状態になる。以下においては、電界効果トランジスタ１０１をオン状態にするためのパルス電圧を、オンパルス電圧ともいう。
【００４９】
オン状態の電界効果トランジスタ１０１のドレインＤ１には、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧（第１電圧）が印加される。すなわち、半導体検査装置１００は、低電圧電源１０４を用いて電界効果トランジスタ１０１のドレインＤ１に第１電圧を印加する。すなわち、半導体検査装置１００は、電界効果トランジスタ１０１のドレインＤ１に第１電圧を印加するとともに、電界効果トランジスタ１０１をオン状態にした後、前記電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１１０）。
【００５０】
期間Ｔ１におけるオン抵抗の算出（測定）は、以下のようにして行われる。測定部１２０は、電界効果トランジスタ１０１がオン状態になってから、例えば、３０μｓ（マイクロ秒）経過した時点におけるドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄｓを測定する。ドレイン電流Ｉｄｓは、例えば、電流プローブ１０９を用いて測定される。そして、測定部１２０は、測定したＶｄｓおよびＩｄｓから、オン抵抗＝Ｖｄｓ／Ｉｄｓにより、オン抵抗を算出（測定）する（Ｓ１１０）。
【００５１】
すなわち、ステップＳ１１０の処理は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第１電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第１オン抵抗を算出する工程である。
【００５２】
また、ステップＳ１１０の処理では、測定部１２０が、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、第１オン抵抗を算出する。
【００５３】
次に、期間Ｔ２において、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１への電圧（パルス電圧）の供給を停止することにより、電界効果トランジスタ１０１をオフ状態にする。そして、駆動回路１０３は、スイッチ１１０をオンする。これにより、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧（第２電圧）が、電界効果トランジスタ１０１のドレインＤ１に印加される。すなわち、半導体検査装置１００は、高電圧電源１０８を用いて、オフ状態の電界効果トランジスタ１０１のドレイン−ソース間に高電圧（第２電圧）を印加する（Ｓ１２０）。
【００５４】
すなわち、ステップＳ１２０の処理は、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第１電圧よりも大きい第２電圧を、前記電界効果トランジスタのドレインに印加する工程である。
【００５５】
次に、期間Ｔ３において、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１にオンパルス電圧を供給することにより、電界効果トランジスタ１０１をオン状態にする。このとき、オン状態の電界効果トランジスタ１０１のドレインＤ１には、高電圧電源１０８から高電圧が印加される。すなわち、半導体検査装置１００は、高電圧電源１０８を用いて電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１３０）。
【００５６】
期間Ｔ３におけるオン抵抗の算出（測定）は、期間Ｔ１でのオン抵抗の算出と同様に行われる。すなわち、測定部１２０は、電界効果トランジスタ１０１がオン状態になってから、例えば、３０μｓ経過した時点におけるドレイン電圧Ｖｄｓ及びドレイン電流Ｉｄｓを測定し、当該ＶｄｓおよびＩｄｓから、オン抵抗を算出（測定）する。
【００５７】
すなわち、ステップＳ１３０の処理は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第２電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第２オン抵抗を算出する工程である。
【００５８】
また、ステップＳ１３０の処理では、測定部１２０が、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第２オン抵抗を算出する。
【００５９】
そして、測定部１２０は、前記第１オン抵抗に対する前記第２オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する（Ｓ１４０）。当該電界効果トランジスタは、電界効果トランジスタ１０１である。オン抵抗比は、第２オン抵抗／第１オン抵抗により算出される。
【００６０】
判定部１３０は、オン抵抗比が１より大きい場合、電流コラプスが生じていると判定する。また、判定部１３０は、単に、第１オン抵抗と第２オン抵抗とを比較し、第２オン抵抗が第１オン抵抗よりも大きい場合、電流コラプスが生じていると判定してもよい。
【００６１】
但し、オン抵抗比の判定において、例えば、検査対象のトランジスタのオン抵抗比が１．２未満である場合、当該トランジスタを許容可能な良品であると仮定したとする。この場合、オン抵抗比が１．２以下の検査対象のトランジスタは、電流コラプスが生じていても全て良品扱いと判定する。
【００６２】
以上説明したように、本実施形態によれば、電界効果トランジスタのオン状態と、オフ状態とを積極的に切替える。また、電界効果トランジスタをオフ状態にする前に第１オン抵抗を算出し、電界効果トランジスタをオフ状態にした後、電界効果トランジスタに第１電圧よりも大きい第２電圧を印加する。その後、電界効果トランジスタのオン抵抗である第２オン抵抗を算出する。
【００６３】
これにより、迅速に第１オン抵抗及び第２オン抵抗を算出することができる。したがって、オン抵抗比を算出すること、または、第１オン抵抗と第２オン抵抗とを比較することにより、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【００６４】
なお、従来においては、インバータ等への実用上重要な数μｓ〜１００μｓ程度の早い時間領域での電流コラプスの評価法は報告例がない。そこで、本願発明者らは、上述したように、電界効果トランジスタの電流コラプスの発生の有無の判定のために、ドレイン−ソース間に高電圧を印加してから、数μｓ〜１００μｓ経過後の電界効果トランジスタの電流−電圧特性を算出（測定）する方法を考案した。これにより、数μｓと早い時間でのオン抵抗を評価することが可能となり、電界効果トランジスタの電流コラプスを評価することができる。
【００６５】
尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１０１のオン抵抗であっても良い。すなわち、半導体検査装置１００は、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【００６６】
この場合、図１Ｃの検査方法は、第１の工程（Ｓ１１０）及び第２の工程（Ｓ１２０）を２回以上繰り返し行う。また、この場合、第３の工程（Ｓ１３０）は、前記第１の工程及び前記第２の工程が２回以上繰り返し行われた後に行われる。
【００６７】
（第２の実施形態）
以下に、本発明の第２の実施形態について、図面を参照しながら説明する。
【００６８】
図２Ａは、本発明の第２の実施形態に係る半導体検査装置１００Ａの構成を示す図である。
【００６９】
図２Ａに示すように、半導体検査装置１００Ａは、図１Ａの半導体検査装置１００と比較して、駆動回路１０３の代わりに駆動回路１０３Ａを備える点が異なる。半導体検査装置１００Ａのそれ以外の構成は、半導体検査装置１００と同様なので詳細な説明は繰り返さない。
【００７０】
駆動回路１０３Ａは、電源１１１と、負荷抵抗１１２とを含む。
【００７１】
言い換えれば、駆動回路１０３Ａは、１つの電源、すなわち、電源Ａを含む。電源Ａは、電源１１１と、負荷抵抗１１２とから構成される。電源１１１は、高電圧及び低電圧の両方を供給する機能を有する。負荷抵抗１１２は、電界効果トランジスタ１０１に向かうドレイン電流の量を制限するための抵抗である。
【００７２】
また、駆動回路１０３Ａは、さらに、電流プローブ１０９を含む。
【００７３】
電界効果トランジスタ１０１のドレインＤ１には駆動回路１０３Ａが接続されている。
【００７４】
図２Ｂは、本発明の第２の実施形態に係る、電界効果トランジスタ１０１の検査方法を示すタイミングチャートである。Ｖｇｓ，Ｖｄ，Ｉｄｓ，Ｖｄｓは、図１Ｂで説明したのと同様である。
【００７５】
図２Ｂに示すように、期間Ｔ１Ａにおいて、ゲート駆動回路１０２は、オンパルス電圧を、電界効果トランジスタ１０１のゲートＧ１へ供給することにより、電界効果トランジスタ１０１をオン状態にする。また、期間Ｔ１Ａにおいて、電源Ａが供給する電圧、すなわち、電源１１１が、負荷抵抗１１２を介して供給する電圧は、電界効果トランジスタ１０１のドレインＤ１に印加される。すなわち、半導体検査装置１００Ａは、電源１１１を用いて、電圧を、電界効果トランジスタ１０１のドレインＤ１に印加する。つまり、半導体検査装置１００Ａは、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに電圧を印加した後、電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１１０）。
【００７６】
期間Ｔ１Ａにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ１におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ａで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【００７７】
次に、期間Ｔ２Ａにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１への電圧（オンパルス電圧）の供給を停止することにより、電界効果トランジスタ１０１をオフ状態にする。このとき、電源１１１が、負荷抵抗１１２を介して供給する高電圧が、オフ状態の電界効果トランジスタ１０１のドレインＤ１に印加される。すなわち、半導体検査装置１００Ａは、電源１１１を用いて電界効果トランジスタ１０１のドレイン−ソース間に高電圧を印加する（Ｓ１２０）。
【００７８】
次に、期間Ｔ３Ａにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートＧ１にパルス電圧を供給することにより、電界効果トランジスタ１０１をオン状態にする。このとき、オン状態の電界効果トランジスタ１０１のドレインＤ１には、電源１１１から高電圧が印加される。すなわち、半導体検査装置１００Ａは、電源１１１を用いて電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１３０）。
【００７９】
期間Ｔ３Ａにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ３におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ａで算出（測定）されたオン抵抗を、第２オン抵抗ともいう。
【００８０】
そして、半導体検査装置１００Ａの測定部１２０は、第１の実施形態と同様にして、電界効果トランジスタ１０１のオン抵抗比を算出する（Ｓ１４０）。
【００８１】
そして、判定部１３０は、第１の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【００８２】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【００８３】
尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１０１のオン抵抗であっても良い。すなわち、半導体検査装置１００Ａは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【００８４】
（第３の実施形態）
以下に、本発明の第３の実施形態について、図面を参照しながら説明する。
【００８５】
図３Ａは、本発明の第３の実施形態に係る半導体検査装置１００Ｂの構成を示す図である。
【００８６】
図３Ａに示すように、半導体検査装置１００Ｂは、図１Ａの半導体検査装置１００と比較して、駆動回路１０３の代わりに駆動回路１０３Ｂを備える点が異なる。半導体検査装置１００Ｂのそれ以外の構成は、半導体検査装置１００と同様なので詳細な説明は繰り返さない。
【００８７】
駆動回路１０３Ｂは、図２Ａの駆動回路１０３Ａと比較して、負荷抵抗１１２を含まない点と、さらに、低負荷抵抗１０５と、高負荷抵抗１０６と、スイッチ１１３とを含む点とが異なる。駆動回路１０３Ｂのそれ以外の構成は、駆動回路１０３Ａと同様なので詳細な説明は繰り返さない。
【００８８】
駆動回路１０３Ｂは、１つの電源、すなわち、電源Ｂを含む。電源Ｂは、電源１１１と、低負荷抵抗１０５及び高負荷抵抗１０６とから構成される。低負荷抵抗１０５及び高負荷抵抗１０６の各々は、ドレイン電流の量を制限するための抵抗である。
【００８９】
スイッチ１１３は、３点式スイッチである。駆動回路１０３Ｂは、スイッチ１１３の制御を行う。スイッチ１１３は、電源１１１と低負荷抵抗１０５とを電気的に接続する機能と、電源１１１と高負荷抵抗１０６とを電気的に接続する機能とを有する。
【００９０】
電界効果トランジスタ１０１のドレインＤ１には駆動回路１０３Ｂが接続されている。
【００９１】
図３Ｂは、本発明の第３の実施形態に係る、電界効果トランジスタ１０１の検査方法を示すタイミングチャートである。Ｖｇｓ，Ｖｄ，Ｉｄｓ，Ｖｄｓは、図１Ｂで説明したのと同様である。
【００９２】
図３Ｂに示すように、期間Ｔ１Ｂにおいて、ゲート駆動回路１０２は、オンパルス電圧を、電界効果トランジスタ１０１のゲートＧ１へ供給することにより、電界効果トランジスタ１０１をオン状態にする。また、期間Ｔ１Ｂにおいて、駆動回路１０３Ｂは、低負荷抵抗１０５と電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、低負荷抵抗１０５を介して、オン状態の電界効果トランジスタ１０１のドレインＤ１に印加される。
【００９３】
すなわち、期間Ｔ１Ｂにおいて、半導体検査装置１００Ｂは、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに電圧を印加した後、電界効果トランジスタ１０１のオン抵抗を（算出）測定する（Ｓ１１０）。
【００９４】
期間Ｔ１Ｂにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ１におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ｂで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【００９５】
次に、期間Ｔ２Ｂにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートへの電圧（オンパルス電圧）の供給を停止することにより、電界効果トランジスタ１０１をオフ状態にする。
【００９６】
そして、期間Ｔ２Ｂにおいて、駆動回路１０３Ｂは、高負荷抵抗１０６と電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、高負荷抵抗１０６を介して、電界効果トランジスタ１０１のドレインＤ１に印加される（Ｓ１２０）。すなわち、半導体検査装置１００Ｂは、電源１１１を用いて電界効果トランジスタ１０１のドレイン−ソース間に高電圧を印加する（Ｓ１２０）。
【００９７】
次に、期間Ｔ３Ｂにおいて、ゲート駆動回路１０２は、電界効果トランジスタ１０１のゲートにパルス電圧を供給することにより、電界効果トランジスタ１０１をオン状態にする。このとき、オン状態の電界効果トランジスタ１０１のドレインＤ１には、電源１１１が、高負荷抵抗１０６を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｂは、電源１１１を用いて電界効果トランジスタ１０１のオン抵抗を算出（測定）する（Ｓ１３０）。
【００９８】
期間Ｔ３Ｂにおけるオン抵抗の算出（測定）は、第１の実施形態で説明した、期間Ｔ３におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ｂで算出（測定）されたオン抵抗を、第２オン抵抗ともいう。
【００９９】
そして、半導体検査装置１００Ｂの測定部１２０は、第１の実施形態と同様にして、電界効果トランジスタ１０１のオン抵抗比を算出する（Ｓ１４０）。
【０１００】
そして、判定部１３０は、第１の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【０１０１】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１０２】
尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１０１のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｂは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１０３】
（第４の実施形態）
以下に、本発明の第４の実施形態について、図面を参照しながら説明する。
【０１０４】
図４Ａは本発明の第４の実施形態に係る半導体検査装置１００Ｃの構成を示す図である。
【０１０５】
図４Ａに示すように、半導体検査装置１００Ｃは、第１ゲート駆動回路１１５と、第２ゲート駆動回路１１６と、駆動回路１０３と、測定部１２０と、判定部１３０とを備える。
【０１０６】
電界効果トランジスタ１１４は、検査対象のトランジスタである。電界効果トランジスタ１１４は、半導体検査装置１００Ｃには含まれない。電界効果トランジスタ１１４は、デュアルゲート型電界効果トランジスタである。電界効果トランジスタ１１４の導電型は、Ｎ型およびＰ型のいずれであってもよい。
【０１０７】
また、電界効果トランジスタ１１４は、高電子移動度トランジスタ（ＨＥＭＴ）である。なお、電界効果トランジスタ１１４は、ＨＥＭＴに限定されず、他の構造の電界効果トランジスタであってもよい。
【０１０８】
電界効果トランジスタ１１４は、第１ゲートＧ１１、第２ゲートＧ１２、第１オーミック電極ＯＭ１、第２オーミック電極ＯＭ２を有する。第１オーミック電極ＯＭ１は、ソースとして機能する。第２オーミック電極ＯＭ２は、ドレインとして機能する。
【０１０９】
但し、電界効果トランジスタ１１４は、第１オーミック電極ＯＭ１および第２オーミック電極ＯＭ２のいずれからでも通電することが可能である。その為、第１オーミック電極ＯＭ１および第２オーミック電極ＯＭ２の各々は、ドレイン及びソースの双方の機能を有する。
【０１１０】
以下においては、第１ゲートＧ１１、第２ゲートＧ１２、第１オーミック電極ＯＭ１及び第２オーミック電極ＯＭ２を、それぞれ、第１ゲート、第２ゲート、第１オーミック電極及び第２オーミック電極ともいう。
【０１１１】
第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、例えば、パルスジェネレータ、あるいは、ファンクションジェネレータ等から構成されている。第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、パルス電圧を供給する。
【０１１２】
電界効果トランジスタ１１４の第１ゲートＧ１１には、第１ゲート駆動回路１１５が接続される。電界効果トランジスタ１１４の第２ゲートＧ１２には第２ゲート駆動回路１１６が接続される。また、第２ゲート駆動回路１１６は、第２オーミック電極ＯＭ２に接続される。
【０１１３】
第２オーミック電極ＯＭ２には駆動回路１０３が接続されている。
【０１１４】
駆動回路１０３の構成は、図１Ａで説明した駆動回路１０３の構成と同様であるので詳細な説明は繰り返さない。以下、簡単に説明する。
【０１１５】
低電圧電源１０４は、電界効果トランジスタ１１４のオン抵抗を算出（測定）する為の電圧を供給する。低負荷抵抗１０５は、第２オーミック電極ＯＭ２−第１オーミック電極ＯＭ１間の電流の量を制限するための抵抗である。電源保護用ダイオード１０７は、低電圧電源１０４を保護するためのダイオードである。
【０１１６】
高電圧電源１０８は、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２−第１オーミック電極ＯＭ１間に高電圧を印加する。高電圧電源１０８が供給する電圧のレベルは、低電圧電源１０４が供給する電圧のレベルより高い。
【０１１７】
以下においては、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧を、第１電圧ともいう。また、以下においては、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧を、第２電圧ともいう。第２電圧は、第１電圧より高い。すなわち、第２電圧は、第１電圧より大きい。
【０１１８】
高負荷抵抗１０６は、電界効果トランジスタ１１４へ向かうドレイン電流の量を制限するための抵抗である。
【０１１９】
駆動回路１０３は、さらに、電流プローブ１０９と、スイッチ１１０とを含む。駆動回路１０３は、スイッチ１１０のオン・オフの制御を行う。スイッチ１１０がオンすると、高負荷抵抗１０６の一端と電界効果トランジスタ１１４の第２オーミック電極ＯＭ２とが電気的に接続される。スイッチ１１０がオフすると、高負荷抵抗１０６の一端と電界効果トランジスタ１１４の第２オーミック電極ＯＭ２とが電気的に非接続となる。
【０１２０】
測定部１２０は、第１の実施形態と同様に、電流プローブ１０９を用いて電流を測定する機能と、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２−第１オーミック電極ＯＭ１間の電圧を測定する機能とを有する。なお、図の簡略化のために接続線は示していないが、測定部１２０は、電流プローブ１０９、第２オーミック電極ＯＭ２及び第１オーミック電極ＯＭ１に接続されている。
【０１２１】
判定部１３０は、第１の実施形態と同様に、電流コラプスの発生の有無を判定する。
【０１２２】
図４Ｂは、本発明の第４の実施形態に係る、電界効果トランジスタ１１４の検査方法を示すタイミングチャートである。図４Ｂにおいて、Ｖｇ２ｓ２とは、電界効果トランジスタ１１４における、第２ゲートＧ１２と第２オーミック電極ＯＭ２との間の電圧である。Ｖｇ１ｓ１とは、電界効果トランジスタ１１４における、第１ゲートＧ１１と第１オーミック電極ＯＭ１との間の電圧である。
【０１２３】
Ｖｄとは、第２オーミック電極ＯＭ２における電圧である。Ｉｓ２ｓ１とは、電界効果トランジスタ１１４における、第２オーミック電極ＯＭ２と第１オーミック電極ＯＭ１との間に流れる電流である。Ｖｓ２ｓ１とは、電界効果トランジスタ１１４における、第２オーミック電極ＯＭ２と第１オーミック電極ＯＭ１との間の電圧である。
【０１２４】
以下においては、期間Ｔ１Ｃで測定されるオン抵抗を、第１オン抵抗ともいう。また、以下においては、期間Ｔ３Ｃで測定されるオン抵抗を、第２オン抵抗ともいう。
【０１２５】
次に、電界効果トランジスタ１１４の検査のための処理について説明する。
【０１２６】
図４Ｂに示すように、期間Ｔ１Ｃにおいて、低電圧電源１０４が供給する電圧は、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して、第２オーミック電極ＯＭ２に供給される。
【０１２７】
また、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、電界効果トランジスタ１１４をオン状態にするためのパルス電圧を供給する。以下においては、電界効果トランジスタ１１４をオン状態にするためのパルス電圧を、オンパルス電圧ともいう。
【０１２８】
具体的には、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。これにより、期間Ｔ１Ｃにおいて、電界効果トランジスタ１１４はオン状態になる。
【０１２９】
オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、低電圧電源１０４が、低負荷抵抗１０５及び電源保護用ダイオード１０７を介して供給する電圧（第１電圧）が印加される。すなわち、半導体検査装置１００Ｃは、低電圧電源１０４を用いて、第２オーミック電極ＯＭ２に電圧（第１電圧）を印加する。すなわち、電界効果トランジスタ１１４において、第２オーミック電極−第１オーミック電極間に電圧が印加される。すなわち、半導体検査装置１００Ｃは、第１ゲートＧ１１及び第２ゲートＧ１２に同時にパルス電圧を印加し、電界効果トランジスタ１１４をオン状態にした後、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１１０）。
【０１３０】
期間Ｔ１Ｃにおけるオン抵抗の算出（測定）は、以下のようにして行われる。測定部１２０は、電界効果トランジスタ１１４がオン状態になってから、例えば、３０μｓ経過した時点における第２オーミック電極−第１オーミック電極間の電圧Ｖｓ２ｓ１及び電流Ｉｓ２ｓ１を測定する。電流Ｉｓ２ｓ１は、例えば、電流プローブ１０９を用いて測定される。そして、測定部１２０は、測定したＶｓ２ｓ１及びＩｓ２ｓ１から、オン抵抗＝Ｖｓ２ｓ１／Ｉｓ２ｓ１により、オン抵抗を算出（測定）する（Ｓ１１０）。
【０１３１】
次に、期間Ｔ２Ｃにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、パルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ１１４はオフ状態となる。そして、駆動回路１０３は、スイッチ１１０をオンする。これにより、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧（第２電圧）が、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に印加される。すなわち、半導体検査装置１００Ｃは、高電圧電源１０８を用いて、オフ状態の電界効果トランジスタ１１４の第２オーミック電極−第１オーミック電極間に高電圧を印加する（Ｓ１２０）。
【０１３２】
次に、期間Ｔ３Ｃにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、オンパルス電圧の供給を開始する。具体的には、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。
【０１３３】
これにより、期間Ｔ３Ｃにおいて、電界効果トランジスタ１１４はオン状態になる。オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、高電圧電源１０８が、高負荷抵抗１０６を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｃは、高電圧電源１０８を用いて電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１３０）。
【０１３４】
期間Ｔ３Ｃにおけるオン抵抗の算出（測定）は、期間Ｔ１Ｃでのオン抵抗の算出と同様に行われる。すなわち、測定部１２０は、電界効果トランジスタ１１４がオン状態になってから、例えば３０μｓ経過した時点における第２オーミック電極−第１オーミック電極間の電圧Ｖｓ２ｓ１及び電流Ｉｓ２ｓ１を測定する。そして、測定部１２０は、測定したＶｓ２ｓ１及びＩｓ２ｓ１から、オン抵抗を算出（測定）する。
【０１３５】
そして、測定部１２０は、第１の実施形態と同様にして、電界効果トランジスタのオン抵抗比を算出する（Ｓ１４０）。オン抵抗比は、第２オン抵抗／第１オン抵抗により算出される。
【０１３６】
判定部１３０は、オン抵抗比が１より大きい場合、電流コラプスが生じていると判定する。また、判定部１３０は、単に、第２オン抵抗が第１オン抵抗よりも大きい場合、電流コラプスが生じていると判定してもよい。
【０１３７】
但し、オン抵抗比の判定において、例えば、検査対象のトランジスタのオン抵抗比が１．２未満である場合、当該トランジスタを許容可能な良品であると仮定したとする。この場合、オン抵抗比が１．２以下の検査対象のトランジスタは、電流コラプスが生じていても全て良品扱いと判定する。
【０１３８】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１３９】
なお、第１ゲート及び第２ゲートの駆動タイミングは必ずしも同じタイミングでなくても良い。尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１１４のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｃは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１４０】
（第５の実施形態）
以下に、本発明の第５の実施形態について、図面を参照しながら説明する。
【０１４１】
図５Ａは、本発明の第５の実施形態に係る半導体検査装置１００Ｄの構成を示す図である。
【０１４２】
図５Ａに示すように、半導体検査装置１００Ｄは、図４Ａの半導体検査装置１００Ｃと比較して、駆動回路１０３の代わりに図２Ａの駆動回路１０３Ａを備える点が異なる。半導体検査装置１００Ｄのそれ以外の構成は、半導体検査装置１００Ｃと同様なので詳細な説明は繰り返さない。
【０１４３】
駆動回路１０３Ａは、図２Ａの駆動回路１０３Ａと同様なので詳細な説明は繰り返さない。負荷抵抗１１２は、第２オーミック電極−第１オーミック電極間の電流の量を制限するための抵抗である。Ｖｇ２ｓ２、Ｖｇ１ｓ１、Ｖｄ、Ｉｓ２ｓ１、Ｖｓ２ｓ１は、図４Ｂで説明したのと同様である。
【０１４４】
図５Ｂは、本発明の第５の実施形態に係る、電界効果トランジスタ１１４の検査方法を示すタイミングチャートである。
【０１４５】
図５Ｂに示すように、期間Ｔ１Ｄでは、図４Ｂの期間Ｔ１Ｃと同様に、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。これにより、期間Ｔ１Ｄにおいて、電界効果トランジスタ１１４はオン状態になる。
【０１４６】
オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、負荷抵抗１１２を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて第２オーミック電極−第１オーミック電極間に電圧を印加する。すなわち、半導体検査装置１００Ｄは、第１ゲートＧ１１及び第２ゲートＧ１２に同時にオンパルス電圧を印加し、電界効果トランジスタ１１４をオン状態にした後、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１１０）。
【０１４７】
期間Ｔ１Ｄにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ１Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ｄで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【０１４８】
次に、期間Ｔ２Ｄにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、オンパルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ１１４はオフ状態となる。オフ状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、負荷抵抗１１２を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて、電界効果トランジスタ１１４の第２オーミック電極−第１オーミック電極間に高電圧を印加する（Ｓ１２０）。
【０１４９】
次に、期間Ｔ３Ｄにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、オンパルス電圧の供給を開始する。具体的には、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。
【０１５０】
これにより、期間Ｔ３Ｄにおいて、電界効果トランジスタ１１４はオン状態になる。オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、負荷抵抗１１２を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１３０）。
【０１５１】
期間Ｔ３Ｄにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ３Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ｃで算出（測定）されたオン抵抗を、第２オン抵抗ともいう。
【０１５２】
そして、半導体検査装置１００Ｄの測定部１２０は、第４の実施形態と同様にして、電界効果トランジスタ１１４のオン抵抗比を算出する（Ｓ１４０）。
【０１５３】
そして、判定部１３０は、第４の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【０１５４】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１５５】
なお、第１ゲート及び第２ゲートの駆動タイミングは必ずしも同じタイミングでなくても良い。尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１１４のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｄは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１５６】
（第６の実施形態）
以下に、本発明の第６の実施形態について、図面を参照しながら説明する。
【０１５７】
図６Ａは、本発明の第６の実施形態に係る半導体検査装置１００Ｅの構成を示す図である。
【０１５８】
図６Ａに示すように、半導体検査装置１００Ｅは、図４Ａの半導体検査装置１００Ｃと比較して、駆動回路１０３の代わりに駆動回路１０３Ｂを備える点が異なる。半導体検査装置１００Ｅのそれ以外の構成は、半導体検査装置１００Ｃと同様なので詳細な説明は繰り返さない。
【０１５９】
第２オーミック電極ＯＭ２には駆動回路１０３Ｂが接続されている。駆動回路１０３Ｂは、図３Ａの駆動回路１０３Ｂと同様なので詳細な説明は繰り返さない。低負荷抵抗１０５及び高負荷抵抗１０６は、第２オーミック電極−第１オーミック電極間の電流の量を制限するための抵抗である。Ｖｇ２ｓ２、Ｖｇ１ｓ１、Ｖｄ、Ｉｓ２ｓ１、Ｖｓ２ｓ１は、図４Ｂで説明したのと同様である。
【０１６０】
図６Ｂは、本発明の第６の実施形態に係る、電界効果トランジスタ１１４の検査方法を示すタイミングチャートである。
【０１６１】
図６Ｂに示すように、期間Ｔ１Ｅでは、図４Ｂの期間Ｔ１Ｃと同様に、第１ゲート駆動回路１１５は、オンパルス電圧を、電界効果トランジスタ１１４の第１ゲートＧ１１へ供給する。また、第２ゲート駆動回路１１６は、オンパルス電圧を、電界効果トランジスタ１１４の第２ゲートＧ１２へ供給する。これにより、期間Ｔ１Ｅにおいて、電界効果トランジスタ１１４はオン状態になる。
【０１６２】
また、期間Ｔ１Ｅにおいて、駆動回路１０３Ｂは、低負荷抵抗１０５と、電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、低負荷抵抗１０５を介して、オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に印加される。
【０１６３】
すなわち、期間Ｔ１Ｅにおいて、半導体検査装置１００Ｅは、電界効果トランジスタ１１４をオン状態にするとともに、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に電圧を印加した後、電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１１０）。
【０１６４】
期間Ｔ１Ｅにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ１Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ１Ｅで算出（測定）されたオン抵抗を、第１オン抵抗ともいう。
【０１６５】
次に、期間Ｔ２Ｅにおいて、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、オンパルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ１１４はオフ状態となる。そして、期間Ｔ２Ｅにおいて、駆動回路１０３Ｂは、高負荷抵抗１０６と電源１１１とを電気的に接続するように、スイッチ１１３を制御する。これにより、電源１１１から供給される電圧は、高負荷抵抗１０６を介して、電界効果トランジスタ１１４の第２オーミック電極ＯＭ２に印加される。すなわち、半導体検査装置１００Ｅは、電源１１１を用いて電界効果トランジスタ１１４の第２オーミック電極−第１オーミック電極間に高電圧を印加する（Ｓ１２０）。
【０１６６】
次に、期間Ｔ３Ｅでは、図４Ｂの期間Ｔ３Ｃと同様に、第１ゲート駆動回路１１５及び第２ゲート駆動回路１１６の各々は、同時に、オンパルス電圧の供給を開始する。これにより、期間Ｔ３Ｃにおいて、電界効果トランジスタ１１４はオン状態になる。オン状態の電界効果トランジスタ１１４の第２オーミック電極ＯＭ２には、電源１１１が、高負荷抵抗１０６を介して供給する電圧が印加される。すなわち、半導体検査装置１００Ｄは、電源１１１を用いて電界効果トランジスタ１１４のオン抵抗を算出（測定）する（Ｓ１３０）。
【０１６７】
期間Ｔ３Ｅにおけるオン抵抗の算出（測定）は、第４の実施形態で説明した、期間Ｔ３Ｃにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間Ｔ３Ｅで算出（測定）したオン抵抗を、第２オン抵抗ともいう。
【０１６８】
そして、半導体検査装置１００Ｅの測定部１２０は、第４の実施形態と同様にして、電界効果トランジスタ１１４のオン抵抗比を算出する（Ｓ１４０）。
【０１６９】
そして、判定部１３０は、第４の実施形態と同様に、電流コラプスが生じているか否かを判定する。
【０１７０】
以上説明した処理が行われることにより、本実施形態においても、第１の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。
【０１７１】
なお、第１ゲート及び第２ゲートの駆動タイミングは必ずしも同じタイミングでなくとも構わない。尚、オン抵抗比の算出に使用される第２オン抵抗は、２回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回（例えば、１００回）行った後における電界効果トランジスタ１１４のオン抵抗であっても良い。すなわち、半導体検査装置１００Ｅは、ステップＳ１１０，Ｓ１２０の処理を２回以上繰り返し行った後に、ステップＳ１３０，Ｓ１４０の処理を行ってもよい。
【０１７２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１７３】
本発明で述べた、半導体素子としてのとしての電界効果トランジスタの検査方法及び半導体検査装置は、不良品を効率よく選別する方法を提供するものであり、産業上有用である。
【符号の説明】
【０１７４】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ 半導体検査装置
１０１，１１４ 電界効果トランジスタ
１０２ ゲート駆動回路
１０３，１０３Ａ，１０３Ｂ 駆動回路
１０４ 低電圧電源
１０５ 低負荷抵抗
１０６ 高負荷抵抗
１０７ 電源保護用ダイオード
１０８ 高電圧電源
１０９ 電流プローブ
１１０，１１３ スイッチ
１１１ 電源
１１２ 負荷抵抗
１１５ 第１ゲート駆動回路
１１６ 第２ゲート駆動回路
１２０ 測定部
１３０ 判定部
【特許請求の範囲】
【請求項１】
半導体素子としての電界効果トランジスタを検査するための検査方法であって、
前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第１電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第１オン抵抗を算出する第１の工程と、
前記第１の工程後に、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第１電圧よりも大きい第２電圧を、前記電界効果トランジスタのドレインに印加する第２の工程と、
前記第２の工程後に、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第２電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第２オン抵抗を算出する第３の工程とを含む
半導体素子の検査方法。
【請求項２】
前記第１の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第１オン抵抗を算出し、
前記第３の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第２オン抵抗を算出する
請求項１に記載の半導体素子の検査方法。
【請求項３】
前記検査方法は、さらに、前記第１オン抵抗に対する前記第２オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する工程を含む
請求項１又は２に記載の半導体素子の検査方法。
【請求項４】
前記検査方法は、
前記第１の工程及び前記第２の工程を２回以上繰り返し行い、
前記第３の工程は、前記第１の工程及び前記第２の工程が２回以上繰り返し行われた後に行われる
請求項１〜３のいずれか１項に記載の半導体素子の検査方法。
【請求項５】
請求項１〜４のいずれか１項に記載の検査方法を行う半導体検査装置であって、
前記半導体検査装置は、
前記電界効果トランジスタのゲートに対しての電圧の供給を制御する第１駆動回路と、
前記電界効果トランジスタのドレインに前記第１電圧又は前記第２電圧を印加するための第２駆動回路とを備える
半導体検査装置。
【請求項６】
前記第１駆動回路は、前記電界効果トランジスタのゲートへパルス電圧を供給する
請求項５に記載の半導体検査装置。
【請求項７】
前記第２駆動回路は、前記電界効果トランジスタにおけるドレイン電流の量を制御可能な構成を有する
請求項５又は６に記載の半導体検査装置。
【請求項１】
半導体素子としての電界効果トランジスタを検査するための検査方法であって、
前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第１電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第１オン抵抗を算出する第１の工程と、
前記第１の工程後に、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第１電圧よりも大きい第２電圧を、前記電界効果トランジスタのドレインに印加する第２の工程と、
前記第２の工程後に、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第２電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第２オン抵抗を算出する第３の工程とを含む
半導体素子の検査方法。
【請求項２】
前記第１の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第１オン抵抗を算出し、
前記第３の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第２オン抵抗を算出する
請求項１に記載の半導体素子の検査方法。
【請求項３】
前記検査方法は、さらに、前記第１オン抵抗に対する前記第２オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する工程を含む
請求項１又は２に記載の半導体素子の検査方法。
【請求項４】
前記検査方法は、
前記第１の工程及び前記第２の工程を２回以上繰り返し行い、
前記第３の工程は、前記第１の工程及び前記第２の工程が２回以上繰り返し行われた後に行われる
請求項１〜３のいずれか１項に記載の半導体素子の検査方法。
【請求項５】
請求項１〜４のいずれか１項に記載の検査方法を行う半導体検査装置であって、
前記半導体検査装置は、
前記電界効果トランジスタのゲートに対しての電圧の供給を制御する第１駆動回路と、
前記電界効果トランジスタのドレインに前記第１電圧又は前記第２電圧を印加するための第２駆動回路とを備える
半導体検査装置。
【請求項６】
前記第１駆動回路は、前記電界効果トランジスタのゲートへパルス電圧を供給する
請求項５に記載の半導体検査装置。
【請求項７】
前記第２駆動回路は、前記電界効果トランジスタにおけるドレイン電流の量を制御可能な構成を有する
請求項５又は６に記載の半導体検査装置。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【公開番号】特開２０１３−１５４１６（Ｐ２０１３−１５４１６Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４８６１０（Ｐ２０１１−１４８６１０）
【出願日】平成２３年７月４日（２０１１．７．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年７月４日（２０１１．７．４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]