【課題】ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法を得る。
【解決手段】半導体基板１の有効領域２と有効領域２の周囲の無効領域３にそれぞれ拡散層４，５を同時に形成する。拡散層４，５上にそれぞれエミッタ電極６及び小信号電極７を同時に形成する。小信号電極７にプローブ１２を接触させて拡散層５の電気特性又は拡散層５と小信号電極７のコンタクト抵抗を測定するテストを行う。テストの後に、エミッタ電極６上に開口１０を有し、小信号電極７を覆う絶縁膜９を形成する。開口１０を介してエミッタ電極６上にメッキ１１を形成する。 （もっと読む）

【課題】半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供する。
【解決手段】ショートしていると推測される一方の特定配線を特定（Ｓ１０３）し、その相手と推測される隣接配線の抽出（Ｓ１０４）をおこない、両配線間において電圧状態（論理状態）が異なる異電圧時間帯の算出（Ｓ１０７）をし、その異電圧時間帯で発生する発光現象の頻度を調査することにより、上記一方の特定配線に対して、どの隣接する配線がショートしているのかを短時間で確実に推定する。 （もっと読む）

【課題】シールリングの内側領域生じたクラックを低コストで検出することができる半導体装置を提供する。
【解決手段】図２に示すように、本実施形態に係る半導体装置は、多層配線層と、内部回路領域３と、多層配線層に形成され、内部回路領域３を囲うシールリング２２０と、平面視で内部回路領域３とシールリング２２０とに挟まれた領域に設けられているＴＥＧ２００と、を含んでいる。ＴＥＧ２００は、多層配線層の少なくとも２層それぞれに設けられ、互いに接続する導体パターン７と、Ｐ型ウェル１３と、Ｎ型ウェル１４とによって構成されている。Ｐ型ウェル１３とＮ型ウェル１４は、平面視で交互に互いに接続された状態で配置されており、Ｐ型ウェル１３とＮ型ウェル１４のいずれか一つに導体パターン７が接続されている。 （もっと読む）

【課題】 オゾンガスでウェーハ表面を処理する際にウェーハの表面に形成される酸化膜厚を薄く調整でき、また、紫外線によりウェーハ表面がダメージを受けないようなオゾンガス発生処理装置、酸化膜珪素膜形成方法、及び、従来よりも安定したＣ−Ｖ特性の測定値を得ることができるシリコン単結晶ウェーハの評価方法を提供することを目的とする。
【解決手段】 紫外線の光源とウェーハ載置部とを有し、酸素含有雰囲気で前記光源より紫外線を照射してオゾンガスを発生させ、前記ウェーハ載置部上のウェーハをオゾンガスで処理するオゾンガス発生処理装置であって、
該オゾンガス発生処理装置は、前記光源と前記ウェーハ載置部上に載置されたウェーハとの間に、前記発生したオゾンガスを通過させかつ前記紫外線を遮光する遮光板を有することを特徴とするオゾンガス発生処理装置。 （もっと読む）

【課題】電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定する。
【解決手段】電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに第１電圧を印加した状態において、電界効果トランジスタ１０１の第１オン抵抗を算出する第１の工程と、電界効果トランジスタ１０１をオフ状態にし、前記第１電圧よりも大きい第２電圧を、電界効果トランジスタ１０１のドレインに印加する第２の工程と、電界効果トランジスタ１０１をオン状態にするとともに、電界効果トランジスタ１０１のドレインに前記第２電圧を印加した状態において、電界効果トランジスタ１０１の第２オン抵抗を算出する。 （もっと読む）

【課題】本発明は、特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供する。
【解決手段】本発明に係る容量測定回路１は、少なくとも１つの第１リングオシレータ（測定用リングオシレータ４）と、第１周辺回路部（測定用周辺回路部５）と、第２リングオシレータ（参照用リングオシレータ６）と、第２周辺回路部（参照用周辺回路部７）とを備えている。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。容量測定回路１は、第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。 （もっと読む）

【課題】チッピング検出用配線が他の部材で覆われている状態であっても、ダイシングによって電子部品を形成した後に、チッピング検出用配線の導通状態を検出するための電圧を印加できる基板を提供する。
【解決手段】電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が配されている。また、基体４１の他方の主面４１ｂには、第二チッピング検出用配線４４が配されている。第一チッピング検出用配線４２は貫通配線４３ａを介して第二チッピング検出用配線４４に電気的に接続される。 （もっと読む）

【課題】 本発明は、電子線照射後のライフタイム値を簡便に見積もることができ、測定時間を大幅に短縮することができ、デバイス作製の生産性を向上させることができるライフタイム値の測定方法を提供することを目的とする。
【解決手段】 電子線照射後のウエーハのライフタイム値を検査する方法であって、電子線照射前キャリア濃度算出工程、電子線照射前準位密度算出工程、電子線照射工程、電子線照射後キャリア濃度算出工程、キャリア濃度差算出工程、準位密度差算出工程、及びライフタイム値算出工程を有することを特徴とするライフタイム値の測定方法。 （もっと読む）

【課題】パターニング前工程にて半導体製造基板の歩留りへの影響を受けず、ＳＥＭレビューを可能とする半導体装置の製造方法及び洗浄装置を提供する。
【解決手段】製造装置３０ａにて所定の製造処理が施されたウェハＷは、検査装置１０にて欠陥が検査された後、評価装置２０に搬送される。評価装置２０では、検査装置１０にて検出された欠陥がＳＥＭレビューされる。そのＳＥＭレビューされたウェハＷは、洗浄装置４０に搬送され、その表面に有機溶剤が塗布されて洗浄される。その洗浄後のウェハＷは、製造装置３０ｂに搬送され、次工程の製造処理が施される。 （もっと読む）

【課題】インプリントパターンの欠陥の有無の検査を効率化する。
【解決手段】下地層１上に導電層２を形成し、導電層２上にインプリントパターン４を形成し、インプリントパターン４に電解液６を接触させ、電解液６に電極７を接触させ、導電層２と電極６との間に電圧を印加し、導電層２と電極７との間に流れる電流を計測し、その電流の計測結果に基づいてインプリントパターン４の欠陥の有無を判定する。 （もっと読む）

【課題】製品の半導体チップ毎にシート抵抗を測定することが可能で、また、ウェーハ全面にわたってシート抵抗を測定することが可能なシート抵抗の測定方法を提供する。
【解決手段】半導体装置に形成される寄生トランジスタのコレクタ電流を、エピタキシャル層の不純物濃度及び厚さを変化させて測定するとともに、半導体装置の近傍に形成したＴＥＧにおけるエピタキシャル層のシート抵抗を測定することにより、半導体装置に形成される寄生トランジスタのコレクタ電流とエピタキシャル層のシート抵抗との関係を示す検量線を作成する第１ステップと、測定対象の半導体装置における寄生トランジスタのコレクタ電流を測定するとともに当該コレクタ電流の値を上記した検量線に当てはめることにより、エピタキシャル層のシート抵抗を算出する第２ステップとをこの順序で含むシート抵抗の測定方法。 （もっと読む）

【課題】半導体記憶装置のトンネル絶縁膜の電荷分布を評価することが可能な半導体記憶装置の評価方法を提供する。
【解決手段】半導体記憶装置の評価方法は、浮遊ゲート型の半導体記憶装置の評価方法である。時間の対数の変化に対する前記半導体記憶装置のメモリセルの閾値電圧Vtの変化率に、ε*Cr*2k/Tox/qを乗じる。なお、εはトンネル絶縁膜の誘電率であり、Crは前記メモリセルのカップリング比であり、Toxは前記メモリセルのトンネル酸化膜の膜厚であり、kは電荷がデトラップする時の存在確率の減衰率でありk=(2mE/(h/2π)²)^0.5と表され、mは電子の質量、 Ｅは前記トンネル絶縁膜のトラップのエネルギー準位、ｈはプランク定数、πは円周率である。これにより、前記メモリセルのトンネル絶縁膜中の電子濃度分布を求める。 （もっと読む）

【課題】深さが深く幅が狭い溝の深さを把握できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１に平面視環状の複数の環状溝２を形成する環状溝形成工程と、環状溝２の下端よりも下層に配置された半導体基板１を介して、複数の環状溝２から選ばれた第１環状溝２ａの平面視内側表面と、第１環状溝２ａとは別の環状溝２である第２環状溝２ｂの平面視内側表面との間の抵抗を測定し、実測抵抗値を得る抵抗測定工程と、実測抵抗値を用いて環状溝２の深さを算出する算出工程とを備える半導体装置の製造方法とする。 （もっと読む）

【課題】ＴＥＧパターンより上の層を除去しなくてもＴＥＧパターンを用いた検査を行うことができるようにする。
【解決手段】複数の配線層２００，３００，４００は第１ＴＥＧパターン３０の上に形成されている。複数の配線層２００，３００，４００には、それぞれ配線２４２，３４２，４４２及び複数のダミーパターン２２４，３２４，４２４が形成されている。電極パッド４４４は、最上層の配線層４００に形成されている。そして平面視において、第１ＴＥＧパターン３０は、いずれの配線２４２，３４２，４４２及びダミーパターン２２４，３２４，４２４にも重なっていない。 （もっと読む）

【課題】短時間で且つ高い信頼性でプローブ針を検査できる検査方法及び検査システムを提供する。
【解決手段】検査システム１は、共通の導電部における複数の被接触領域にそれぞれ複数のプローブ針の先端部を接触させる駆動機構２９と、複数のプローブ針２２の中からプローブ針の対を複数個構成し、各対をなすプローブ針間に電位差を与えて電気的特性を測定する計測部３２Ａと、測定された電気的特性に基づいて各プローブ針の良否判定を行う探針検査部３２Ｂとを備える。 （もっと読む）

【課題】高抵抗性のオープン抵抗の特定を可能とする電子部品の検査方法および検査装置を提供する。
【解決手段】電子部品の検査装置であって、当該検査装置は、電子部品における故障発生が疑われる配線に接続するための電流検出端子１０６と、電流検出端子１０６に接続されており、配線に生じた電流を検出する電流検出器１０５と、電流検出端子１０６と電流検出器１０５との間に設けられ、電流を通過させるか否かをゲートの開閉により切り替えるゲーティング装置１１２と、電子ビームを生成する電子銃１０１と、電子ビームをパルス化するパルスビーム発生装置１１１と、パルス化された電子ビームを配線に照射した際に生じた電流を電流検出器１０５により検出する際に、ゲーティング装置１１２のゲートの開閉を調整するゲーティング調整装置１１３とを備える。 （もっと読む）

【課題】半導体チップを製造する際のダイシング精度の悪化を防止するとともに、流通後のＴＥＧを用いた測定の実行を完全に防止する。
【解決方法】半導体装置は、複数の製品領域と、それら製品領域間に設けられたスクライブ領域とを備える。複数の製品領域のそれぞれは、プロービング用電極３４、４０とセンス電極３６、３８を少なくとも有するＴＥＧ３０を有している。ＴＥＧ３０には、ＴＥＧ内の他の部分と比較して電流許容量が低く設定されているセンス配線３６ａ、３８ａが設けられている。半導体装置では、センス配線３６ａ、３８ａに所定電流以下の電流が印加された状態でＴＥＧ３０の特性を測定することができる。その一方、センス配線３６ａ、３８ａに所定電流を越える電流を印加するとセンス配線３６ａ、３８ａが破壊される。 （もっと読む）

【課題】測定時において疑似ピークが現れないＤＬＴＳ測定用電極を提供する。
【解決手段】シリコン基板上に設けられたアンチモンからなるショットキー電極１２ａと、シリコン基板１０の表面１０ａとショットキー電極１２ａとの間に設けられたチタンからなる密着膜１２ｂとを備える。本発明によれば、ショットキー電極の材料としてアンチモンを用いていることから、ＤＬＴＳ測定において疑似ピークがほとんど現れず、しかも、測定時におけるリーク電流を抑制することが可能となる。このため、シリコンウェーハに含まれている重金属の種類や濃度を正確且つ高感度に評価することが可能となる。 （もっと読む）

【課題】液晶ドライバ等の半導体集積回路装置においては、その形状が極端に細長いため、長手方向にプロセス特性がばらつくと、所望のデバイス特性が得られない。そこで、実製品ウエハにプロセスモニタ用の検査用素子を各種配置して、それらを測定することによって、プロセス特性のばらつきを監視している。しかし、ウエハ内におけるグローバルなプロセスばらつきは、比較的抽出しやすいものの、チップ内の局所的なプロセスばらつきの高精度の抽出は、大幅に検査用素子密度を上げない限り、困難であることが、本願発明者等により明らかにされた。
【解決手段】本願の一つの発明は、半導体集積回路装置の製造方法において、ウエハ上のチップ領域の近傍に複数のテスト素子領域を異なるピッチで配列し、プローブテストにおいて、それらを電気的に計測することにより、プロセスの局所的ばらつきをモニタするものである。 （もっと読む）