評価素子、半導体装置および半導体装置の製造方法
【課題】活性領域と素子分離絶縁膜との段差を精度よく評価する技術を提供する。
【解決手段】半導体基板10に形成されたトレンチに埋め込まれた素子分離絶縁膜18と、前記半導体基板10に形成され不純物を含む活性領域36と、前記活性領域36と前記素子分離絶縁膜18との間の段差を測定するための前記活性領域36の幅W1〜W7が異なる複数の段差測定部52a〜52gと、を具備する評価素子によって前記段差を測定し、この測定結果に基づき、ゲート寸法を調整する。
【解決手段】半導体基板10に形成されたトレンチに埋め込まれた素子分離絶縁膜18と、前記半導体基板10に形成され不純物を含む活性領域36と、前記活性領域36と前記素子分離絶縁膜18との間の段差を測定するための前記活性領域36の幅W1〜W7が異なる複数の段差測定部52a〜52gと、を具備する評価素子によって前記段差を測定し、この測定結果に基づき、ゲート寸法を調整する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、評価素子、半導体装置および半導体装置の製造方法に関し、例えば、素子分離絶縁膜と活性領域との段差を評価する評価素子、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置のプロセス技術においては、ゲートパターン等の微細化に伴って光の波長より細いパターンを形成している。パターンの微細化のため、フォトリソグラフィにおける開口数NAが大きくなると焦点深度DOFが小さくなる。このため、パターン寸法の高精度化のためにはパターン形成時の下地の影響が無視できなくなっている。例えば、ゲート電極のパターニング幅の変動は、トランジスタの動作速度やリーク電流等のトランジスタの性能に影響を及ぼす。
【0003】
一方、STI(Shallow Trench Isolation)により形成された素子分離領域の素子分離絶縁膜の上面と、素子分離絶縁膜間の活性領域の半導体基板上面の高さが異なり、段差となることが知られている。Nチャンネル領域とPチャンネル領域とで活性領域と素子分離絶縁膜との段差の高さが異なることが知られている。このため、AFM(Atomic Force Microscope)を用い、Nチャネル領域とPチャネル領域とにおいて、活性領域と素子分離絶縁膜との段差の高さを評価することが知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−24055号公報
【特許文献2】特開2003−152044号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、Nチャネル領域とPチャネル領域の活性領域と素子分離絶縁膜との段差の高さを評価するだけでは不十分であることがわかった。
【0006】
本評価素子および半導体装置の製造方法は、活性領域と素子分離絶縁膜との段差を精度よく評価することを目的とする。
【課題を解決するための手段】
【0007】
例えば、半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、前記活性領域と前記素子分離絶縁膜との間の段差を用いて測定するための前記活性領域の幅が異なる複数の段差測定部と、を具備することを特徴とする評価素子を用いる。
【0008】
例えば、上記評価素子を具備することを特徴とする半導体装置を用いる。
【0009】
例えば、半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、の間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部を形成するステップと、前記複数の段差測定部の段差を測定するステップと、前記段差を測定するステップの測定結果に基づき、ゲート電極の寸法を調整するステップと、を含むことを特徴とする半導体装置の製造方法を用いる。
【発明の効果】
【0010】
本評価素子および半導体装置の製造方法によれば、活性領域と素子分離絶縁膜との段差を精度よく評価することができる。
【図面の簡単な説明】
【0011】
【図1】図1(a)から図1(d)は、MOSFETの製造工程を示す断面図(その1)である。
【図2】図2(a)から図2(d)は、MOSFETの製造工程を示す断面図(その2)である。
【図3】図3(a)から図3(c)は、MOSFETの製造工程を示す断面図(その3)である。
【図4】図4(a)から図4(c)は、MOSFETの製造工程を示す断面図(その4)である。
【図5】図5(a)から図5(c)は、MOSFETの製造工程を示す断面図(その4)である。
【図6】図6(a)および図6(b)は、MOSFETの製造工程を示す断面図(その6)である。
【図7】図7(a)から図7(d)は、シリコンのマイグレーションを説明する図である。
【図8】図8は、実施例1に係る評価素子の平面図である。
【図9】図9は、実施例1に係る評価素子の一部を示す平面図である。
【図10】図10はAFM装置のブロック図である。
【図11】図11(a)から図11(c)は、実施例1に係る評価素子の測定例である。
【図12】図12は、各活性領域の幅に対する素子分離絶縁膜と活性領域との段差の高さを示す図である。
【図13】図13は、実施例1に係る評価素子の測定例である。
【図14】図14(a)から図14(c)は、実施例1に係る評価素子の別の例を示す平面図である。
【図15】図15(a)および図15(b)は、評価素子の配置例を示す図である。
【図16】図16(a)から図16(b)は、評価素子の別の配置例を示す図である。
【図17】図17は、実施例2に係る半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0012】
以下、図面を参照に実施例について説明する。
【実施例1】
【0013】
まず、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の製造工程について説明する。図1(a)から図3(c)は、MOSFETの製造工程を示す断面図である。図1(a)のように、シリコン半導体基板10上に熱酸化法を用いシリコン酸化膜12を形成する。シリコン酸化膜12上にCVD(Chemical Vapor Deposition)法を用いシリコン窒化膜14を形成する。図1(b)を参照し、シリコン窒化膜14上に反射防止膜およびフォトレジストを塗布する。フォトレジストに開口を形成する。フォトレジストをマスクに素子分離領域のシリコン窒化膜14およびシリコン酸化膜12をエッチングする。反射防止膜およびフォトレジストを剥離する。シリコン窒化膜14をマスクに半導体基板10をエッチングする。これにより、素子分離領域の半導体基板10にトレンチ16が形成される。
【0014】
図1(c)のように、トレンチ16に埋め込まれるようにシリコン酸化膜をHDP(High Density Plasma)法を用い形成する。CMP(Chemical Mechanical Polish)法を用い、平坦化する。このときシリコン窒化膜14がCMPのストッパ層として機能する。これにより、トレンチ16に埋め込まれた素子分離絶縁膜18が形成される。図1(d)のように、シリコン窒化膜14およびシリコン酸化膜12を例えば弗酸および燐酸を用い除去する。シリコン酸化膜12を除去する際、シリコン酸化膜である素子分離絶縁膜18の表面もエッチングされる。
【0015】
図2(a)のように、半導体基板10を酸化することにより、半導体基板10の表面にシリコン酸化膜20を形成する。シリコン酸化膜20は犠牲酸化膜として機能し、シリコン酸化膜20を介し半導体基板10に不純物をイオン注入する。その後、熱処理することにより、半導体基板10内にチャネル22aおよび22bを形成する。N型MOSFETのチャネル22aはP型とする。P型MOSFETのチャネル22bはN型とする。N型およびP型MOSFET内において複数の種類のトランジスタを形成する場合、チャネル22aおよび22bもそれぞれ複数の種類形成する場合もある。チャネル22aおよび22bを形成するイオン注入のイオン種および条件が異なることに、シリコン酸化膜20の形成、開口を備えるフォトレジストの形成、イオン注入およびフォトレジストの剥離を繰り返す。この工程で素子分離絶縁膜18はさらにエチングされる。
【0016】
図2(b)のように、シリコン酸化膜20を除去する。シリコン酸化膜20を除去する際、シリコン酸化膜である素子分離絶縁膜18の表面もエッチングされる。半導体基板10の表面を酸化し、ゲート絶縁膜24としてシリコン酸化膜を形成する。複数の種類のトランジスタ(例えば電源電圧の異なるトランジスタ)を形成する場合、複数の膜厚のゲート絶縁膜24を形成する。複数の膜厚のゲート絶縁膜24の形成は、ゲート絶縁膜24をエッチングすることにより行なう。活性領域36の半導体基板10の上面の高さと素子分離領域38の上面の高さとは異なり、活性領域36と素子分離絶縁膜18との間に段差35が形成されている。図2(b)の例では、素子分離絶縁膜18はさらにエッチングされ、活性領域36の半導体基板10より低くなっている。
【0017】
図2(c)のように、ゲート絶縁膜24上に多結晶シリコンを含むポリシリコン層27を形成する。ポリシリコン層27の上面には段差35の影響で凹凸が形成される。図2(d)のように、ポリシリコン層27上に反射防止膜28およびフォトレジスト29を塗布する。このとき、反射防止膜28の上面は平坦化される。
【0018】
図3(a)のように、フォトリソグラフィ技術を用い、パターンを形成する。図3(b)のように、フォトレジスト29をマスクにポリシリコン層27をエッチングし、ゲート電極26を形成する。フォトレジスト29および反射防止膜28を剥離する。図3(c)のように、ゲート電極26をマスクに半導体基板10内に不純物をイオン注入することによりLDD(Lightly Doped Drain)領域30aおよび30bを形成する。ゲート電極26の側面にシリコン酸化膜のサイドウォール31を形成する。サイドウォール31をマスクに半導体基板10内に不純物をイオン注入することによりソースおよびドレイン領域32aおよび32bを形成する。N型MOSFETにおいて、LDD領域30aおよびソースおよびドレイン領域32aはN型である。P型MOSFETにおいて、LDD領域30bおよびソースおよびドレイン領域32bはP型である。以上により、MOSFETが完成する。
【0019】
上記MOSFETの製造工程において、図2(c)のように、素子分離絶縁膜18と活性領域36との段差35がポリシリコン層27の上面にも反映される。このため、図2(d)のように、反射防止膜28を塗布した際に、素子分離領域38の反射防止膜28の膜厚と、活性領域36の反射防止膜28の膜厚とが異なってしまう。トランジスタの種類および活性領域の大きさに依存し、段差35の高さが異なると、トランジスタの種類および活性領域の大きさ(例えばゲート幅)に依存し反射防止膜28の膜厚が異なってしまう。反射防止膜28の膜厚が異なると、DOFが変動する。また、反射率が変動しパターニング時のフォトレジスト29の寸法が変動する。このため、図3(a)において、トランジスタの種類および活性領域の大きさに依存し、フォトレジスト29のパターン幅が異なってしまう。よって、図3(b)においてゲート電極26の寸法(ゲート長)が異なってしまう。
【0020】
さらに、近年では、ゲート寸法を微細化するため、フォトレジスト29の幅をエッチングで細らせるトリミング技術が用いられる。このようなトリミング技術を用いる場合、反射防止膜28の膜厚が異なると、トランジスタ種類および活性領域の大きさに依存して、反射防止膜28のアンダーエッチングまたはオーバエッチングが生じる。これにより、さらゲート寸法が異なってしまう。
【0021】
次に素子分離絶縁膜18と活性領域36との段差35の高さがトランジスタの種類および活性層の大きさにより異なる理由について説明する。第1の理由は、図2(a)および図2(b)において、シリコン酸化膜20を除去する際、およびゲート絶縁膜24をエッチングする際に、素子分離絶縁膜18のエッチング速度が素子分離絶縁膜18に注入された不純物の種類および濃度に依存することによる。
【0022】
第2の理由について説明する。図4(a)から図5(c)は、MOSFETの製造工程を示す断面図であり、図2(a)から図3(a)に対応する。図4(a)から図5(c)において、左側の活性領域36aの幅は右側の活性領域36bの幅より大きい。図4(a)のように、素子分離絶縁膜18と半導体基板10の界面の素子分離絶縁膜18には、ディボット40とよばれる窪みが形成される。これは、シリコン酸化膜12、20および24のエッチングの際に形成されるのものである。図4(a)の例では、素子分離絶縁膜18と半導体基板10の表面の高さの差h0は、幅の広い活性領域36aと幅の狭い活性領域36bとでほぼ等しいとする。
【0023】
図4(b)のように、半導体基板10の表面を酸化した場合、ディボット40により、活性領域36における半導体基板10の側面も酸化される。これにより、幅の広い活性領域36aにおいては、半導体基板10の上面にシリコン酸化膜20が形成されると同時に、半導体基板10の露出した側面にもシリコン酸化膜20aが形成される。幅の狭い活性領域36bにおいては、半導体基板10の上面と側面とが一体となりシリコン酸化膜20bが形成される。これにより、半導体基板10の上面から酸化される範囲は活性領域36aより深くなる。
【0024】
図4(c)のように、シリコン酸化膜20を除去すると、図4(b)のシリコン酸化膜20、20aおよび20bが除去される。よって、活性領域36bと素子分離絶縁膜18との段差h2は、活性領域36aと素子分離絶縁膜18との段差h1より大きくなる。このように、活性領域36の大きさに依存し、活性領域36と素子分離絶縁膜18との段差が変動する。
【0025】
図5(a)のように、その後の半導体基板10の酸化およびシリコン酸化膜の除去により、活性領域36aと活性領域36bとの高さの差H1が生じる。図5(a)の例では、素子分離絶縁膜18の上面がエッチングされ活性領域36aの上面より低くなる。素子分離絶縁膜18の上面は活性領域36aの上面より高くてもよい。活性領域36aおよび36bの半導体基板10上面にゲート絶縁膜24を形成する。ゲート絶縁膜24上にポリシリコン層27を形成する。活性領域36aと活性領域36bとのポリシリコン層27の上面には高さの差H2が生じる。
【0026】
図5(b)のように、ポリシリコン層27上に反射防止膜28およびフォトレジスト29を塗布する。塗布することにより、反射防止膜28の上面はほぼ平坦となる。これにより、活性領域36aにおける反射防止膜28の膜厚t1は活性領域36bにおける反射防止膜28の膜厚t2より薄くなる。図5(c)のように、パターニングを行ない、ゲート形成用のパターンを形成する。このとき、反射防止膜28の膜厚が異なると反射率が変動しパターニング時のフォトレジスト29の寸法が変動する。図5(c)の例では、活性領域36aにおけるパターン寸法L1は、活性領域36bにおけるパターン寸法L2より長くなる。これにより、ゲート電極を形成すると、活性領域36aにおけるゲート電極寸法は、活性領域36bにおけるゲート電極の寸法より長くなる。
【0027】
第3の理由について説明する。図6(a)および図6(b)は、MOSFETの製造工程を示す断面図であり、図2(b)に対応する。図6(a)のように、幅の広い活性領域36aと幅の狭い活性領域36bとで、半導体基板10の上面と素子分離絶縁膜18の上面との高さの差h3は等しいとする。図6(b)において、ゲート絶縁膜の形成の前処理として、水素雰囲気中において、例えば900〜1100℃の温度で熱処理する。この熱処理に起因し半導体基板10中のシリコンがマイグレートする。広い活性領域36aにおいては、活性領域36aの端部にシリコンがマイグレートし、半導体基板10の上面に突起34aが形成される。狭い活性領域36bにおいては、活性領域36bの中心にシリコンがマイグレートし、半導体基板10の上面に突起34bが形成される。よって、素子分離絶縁膜18と活性領域36bの中央付近の半導体基板10との高さの差h5は、素子分離絶縁膜18と活性領域36aの半導体基板10との高さの差h4より大きくなる。このように、活性領域36の大きさに依存し、素子分離絶縁膜18と活性領域36の半導体基板10との高さの差が変動する。
【0028】
さらに、シリコンのマイグレーションによる影響を説明する。図7(a)から図7(d)は、シリコンのマイグレーションを説明する図である。図7(a)および図7(c)は平面図、図7(c)および図7(d)は、それぞれ図7(a)および図7(c)のA−A断面図である。
【0029】
図7(a)および図7(c)のように、MOSFETの端部の活性領域36cは幅が広く、中央付近の活性領域36dは幅が狭い。図7(a)は図7(c)より活性領域36dの長さが大きい。図7(b)のように、活性領域36dが長い場合、活性領域36dの活性領域36c付近のシリコンが活性領域36cにマイグレートすることがわかった。このため、活性領域36dの活性領域36c付近は凹部35aとなり活性領域36cは凸部34cとなる。活性領域36dの中央付近は凸部34cよりは低い凸部34dとなる。ゲート電極26は凸部34dに形成される。図7(d)のように、活性領域36dが短い場合、活性領域36dのシリコンが活性領域36cにマイグレートする。このため、活性領域36dは凹部35bとなり活性領域36cは凸部34cとなる。活性領域36dの中央付近は凸部34cよりは低い凸部34dとなる。ゲート電極26は凹部35bに形成される。このように、図7(b)と図7(d)とでは、ゲート電極26が形成される領域の高さが異なってしまう。
【0030】
以上のように、第3の理由の場合は、素子分離絶縁膜18と活性領域36の半導体基板10との高さの差が変動は、活性領域36の形状に依存する。
【0031】
以下、上記第1の理由から第3の理由に起因する活性領域36と素子分離絶縁膜18との段差を精度よく評価する実施例1に係る評価素子について説明する。
【0032】
図8は、実施例1に係る評価素子の平面図である。半導体基板10に複数のパターン50が縦方向および横方向に配列して設けられている。複数のパターン50が形成されている領域は、約50μm×50μmである。この領域の大きさは、例えば横方向の大きさを10μm〜100μm、縦方向の大きさを10μm〜100μmとすることができる。このように、複数のパターン50を横方向および縦方向に配列させることにより、複数のパターン50が配列されている領域のどの位置からでもAFM測定を開始できる。よって、簡単にAFM測定を開始できる。
【0033】
図9は、実施例1に係る評価素子の一部を示す平面図である。図9を参照し、評価素子100は、半導体基板10にトレンチに埋め込まれた素子分離絶縁膜18が形成されている。素子分離絶縁膜18間の半導体基板10に不純物を含む活性領域36が形成されている。活性領域36はパターン50を形成している。パターン50は、活性領域36の幅が異なる複数の段差測定部52a〜52gを備えている。段差測定部52a〜52gにおけるそれぞれ活性領域36の幅は幅W1〜W7である幅W1〜W7は、例えば0.1μm、0.14μm、0.18μm、0.26μm、0.5μm、1.0μmおよび3.0μmである。
【0034】
段差測定部52a〜52gには、それぞれゲート電極26が設けられている。図8においては、活性領域36の幅W1〜W7は、ゲート電極26の延伸方向の幅であり、ゲート幅に相当する。活性領域36幅は、ゲート電極26の延伸方向に交差する方向の幅でもよい。また、活性領域36幅は、ゲート電極26の延伸方向に直交する方向の幅でもよい。段差測定部52aから52gは、活性領域36と素子分離絶縁膜18との間の段差をAFM法を用いて測定するためのパターンである。領域54はAFM装置の測定範囲を示している。
【0035】
図10はAFM装置のブロック図である。図10のように、ステージ104上にウエハ102が配置されている。ウエハ102の表面には探針106の先端が配置されている。ウエハ102の表面に対して探針106に一定の力(例えば数nN)の接触力を加え、この接触力が一定になるように探針106のZ方向(ウエハ102に垂直方向)を変化させる。Z駆動部116は、カンチレバー115を介し探針106をZ方向に駆動する。XY駆動部118は、カンチレバー115を介し探針106をX、Y方向(ウエハの表面の方向)に駆動する。探針106の上面には鏡108が設けられている。レーザダイオード等の発光部112から出射した光が顕微鏡110を介し鏡108に照射される。鏡108で反射した光は顕微鏡110を介し受光部114に受光される。受光部114により、探針106のZ方向の変化量が検出される。Z制御部120は探針106のZ方向の変化量をコンピュータ124に出力する。また、探針106のウエハ102への接触力が一定になるようにZ駆動部116を制御する。XY制御部122はXY駆動部118を制御し、探針106をXY方向に駆動させる。また、XY制御部122は、ステージ104を、探針106の移動距離より大きくXY方向に移動させる。また、XY制御部122は、XY方向の移動量をコンピュータ124に出力する。コンピュータ124は、探針106のZ移動量、XY移動量に基づき、画像データを作成し、表示部126に出力する。
【0036】
評価素子100によれば、図9のように、活性領域36の幅が異なる複数の段差測定部52a〜52gを備えている。これにより、前述の第2の理由および第3の理由に起因した半導体基板10と素子分離絶縁膜18との段差をAFM法を用い検出することができる。
【0037】
また、図9のように、評価素子100の複数の段差測定部52a〜52gは、一方向に配列して形成されている。これにより、AFM装置で幅を測定する際に、簡単に段差測定部52a〜52gを見つけることができる。
【0038】
さらに、図9のように、複数の段差測定部52a〜52gは、活性領域36の幅の順番に配列して形成されている。これにより、AFM装置で幅を測定する際に、活性領域36の幅の順番に測定を行なうことができる。
【0039】
さらに、図9のように、複数の段差測定部52a〜52gは、AFM装置の測定範囲(領域54)に全ての段差測定部52a〜52gが位置するように形成されている。これにより、1回のAFM測定ですべての段差測定を行なうことができる。
【0040】
さらに、図9のように、パターン50は段差測定部52a〜52gが配列する方向に交差する方向に複数設けられ、複数のパターンのうち隣接するパターン50aおよび50bは、幅の配列の順番が逆である。これにより、どの箇所からAFM測定を行なっても、1回のAFM測定ですべての段差測定を行なうことができる。
【0041】
さらに、図9のように、活性領域36の半導体基板10上にゲート電極に対応した電極51が形成されている。これにより、ゲート寸法の活性領域36の幅依存を測定することもできる。
【0042】
図11(a)から図11(c)は、実施例1に係る評価素子の測定例である。図11(a)から図11(c)は、それぞれ活性領域36の幅が3.0μm、1.0μmおよび0.14μmの段差測定部の幅方向のAFM測定結果(距離に対する高さ)を示している。横軸の目盛りの間隔は1μmであり、縦軸の目盛りの間隔は5nmである。AFM測定は、ゲート絶縁膜を形成した直後に行っている。なお、このサンプルでは素子分離領域の素子分離絶縁膜18は活性領域36の半導体基板10より低くなっている。
【0043】
図11(a)のように、活性領域36の幅が3.0μmの場合、活性領域36の端部の半導体基板10上面が、活性領域36の中央62付近より高く形成され、突起60が形成されている。突起60のピークは活性領域36の端より約200nm内側に形成されている。図11(b)のように、活性領域36の幅が1.0μmの場合、突起60の間隔が狭くなる。図11(c)のように、活性領域36の幅が0.14μmの場合、1つの突起64が形成されている。この突起60および64は、図6(a)および図6(b)を用い説明したように、シリコン原子のマイグレーションに起因するものである。
【0044】
図12は、各活性領域の幅に対する素子分離絶縁膜18と活性領域36との段差の高さを示す図である。活性領域36の高さが素子分離絶縁膜18より高い場合を正としている。図12のように、活性領域36の幅が0.26μmのときが活性領域36の高さが最も高くなっている。図12のような、素子分離絶縁膜18と活性領域36との段差の高さの活性領域36の幅依存は、図4(a)から図4(b)において説明した第2の理由と、図6(a)および図6(b)を用いて説明した第3の理由との複合に起因するものである。すなわち、活性領域36における半導体基板10の側面の酸化に起因するものと、シリコン原子のマイグレーションに起因するものと、の複合によるものである。
【0045】
図13は、実施例1に係る評価素子の測定例であり、段差測定部の幅方向に直交する方向の距離と高さを示す図である。段差測定部の幅が0.18μm、0.14μmおよび0.10μmの段差測定部を測定している。横軸の目盛りの間隔は1μmであり、縦軸の目盛りの間隔は5nmである。図13の矢印のように、段差測定部の境界付近で活性領域36の高さが低くなっている。つまり、幅の狭い活性領域幅の広い活性領域に近接する領域から幅の広い活性領域にシリコンがマイグレートしている。このように、図7(a)から図7(d)で説明したように、活性領域36と素子分離絶縁膜18との段差は活性領域36の形状に依存する。図11(a)から図12のように、シリコンのマイグレートに起因し、活性領域36の高さがパターンにより依存することがわかった。
【0046】
図14(a)から図14(c)は、実施例1に係る評価素子の別の例を示す平面図であり、パターン50を示している。図14(a)から図14(c)のように、段差測定部の活性領域36の幅W11〜W17、W21〜W27またはW31〜W37は、幅の大きさの順に配列していなくてもよい。
【0047】
図15(a)および図15(b)は、評価素子の配置例を示す図である。図15(a)のように、シリコンウエハ70に、縮小露光装置のショットに対応する複数のチップ72が形成されている。図15(b)のように、1つのチップ72内には複数のブロック74が形成されている。ブロック74の中の一つのブロック74aに複数の実施例1に係る評価素子100が形成されている。複数の評価素子100はそれぞれ異なる複数のMOSFETの種類に対応し形成されている。これにより、MOSFETの種類に対応した素子分離絶縁膜18と活性領域36との段差を測定することができる。
【0048】
図16(a)から図16(b)は、評価素子の別の配置例を示す図である。図16(a)のように、チップ72には、製品集積回路76が形成されている。製品集積回路76と同じチップ72に、複数の評価素子100が形成されている。このように、評価素子100は、製品集積回路76が形成されたチップ72に形成してもよい。このように、製品集積回路76を含む半導体装置は、評価素子100を備えてもよい。
【0049】
図16(b)のように、チップ72が配列している。チップ72の間は、チップ72を切断するためのスクライブライン78である。図16(c)のように、評価素子100はスクライブライン78内に形成されてもよい。また、評価素子100はパッドの下に形成されてもよい。
【0050】
以上のように、複数の段差測定部は、チップ72内またはスクライブライン78内に形成することができる。
【実施例2】
【0051】
実施例2は半導体装置の製造方法の例である。図17は、実施例2に係る半導体装置の製造方法を示すフローチャートである。図4を参照し、図1(a)から図2(b)と同様に、ゲート絶縁膜24形成までの半導体装置の製造工程を行なう(ステップS10)。これにより、活性領域36の幅が異なる複数の段差測定部52を含む評価素子100が半導体基板10に形成される。AFM法を用い、複数の段差測定部52の段差を測定する(ステップS12)。これにより、所望の複数の活性領域36の幅における活性領域36と素子分離絶縁膜18との間の段差を測定することができる。図2(c)のように、ゲート絶縁膜24上にポリシリコン層27を形成する(ステップS14)。ステップS12の測定結果に基づき、ゲート電極の寸法を調整する(ステップS16)。例えば、ステップS12の測定結果に基づき、パターニングの際の露光量、ポリシリコン層27をエッチングする際のエッチング条件、またはトリミングをおこなう場合トリミングのオーバエッチング量を決定する。図2(d)から図3(c)と同様に、ポリシリコン層27上に反射防止膜28およびフォトレジスト29の塗布からの半導体装置の製造工程を行なう(ステップS18)。
【0052】
実施例2によれば、実施例1に係る評価素子を用い測定した段差測定部52の段差に基づき、ゲート電極の寸法を調整する。これにより、所望の活性領域36の幅のMOSFETのゲート電極26の寸法が所望となるように調整できる。
【0053】
なお、実施例2では、活性領域36の半導体基板10と素子分離絶縁膜18との間の段差をゲート絶縁膜24を形成した後に測定しているが、ゲート絶縁膜24形成前でもよい。しかしながら、ゲート絶縁膜24形成の前処理である水素雰囲気の熱処理によりシリコンがマイグレートするため、この熱処理後にAFM測定を行なうことが好ましい。また、ポリシリコン層27を形成した後では、段差がなだらかになり、パターン50が確認し難いため、ポリシリコン層27を形成する前にAFM測定を行なうことが好ましい。
【0054】
実施例1および実施例2において、段差をAFM法を用い行なう例を説明したが、AFM法以外のウエハ表面の段差を測定する方法を用い測定してもよい。微小なパターンの段差を測定するためAFM法を用いることが好ましい。
【0055】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0056】
実施例1〜2を含む実施形態に関し、さらに以下の付記を開示する。
付記1:半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、前記活性領域と前記素子分離絶縁膜との間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部と、を具備することを特徴とする評価素子。
付記2:前記複数の段差測定部は、複数のMOSFETの種類に対応し複数形成されていることを特徴とする付記1記載の評価素子。
付記3:前記複数の段差測定部は、一方向に配列して形成されていることを特徴とする付記1記載の評価素子。
付記4:前記複数の段差測定部は、前記活性領域の幅の大きさの順番に配列して形成されていることを特徴とする付記3記載の評価素子。
付記5:各々が前記活性領域の幅の順に配列して形成されている前記複数の段差測定部を含む複数のパターンを具備し、前記複数のパターンは、前記一方向に交差する方向に形成され、前記複数のパターンのうち隣接するパターンは、前記幅の配列の順番が逆であることを特徴とする付記4記載の評価素子。
付記6:前記複数の段差測定部は、前記段差を測定する装置の測定範囲に全ての段差測定部が位置するように形成されていることを特徴とする付記1から5のいずれか一項記載の評価素子。
付記7:前記活性領域の半導体基板上に形成されたゲート電極に対応した電極を具備することを特徴とする付記1から6のいずれか一項記載の評価素子。
付記8:前記複数の段差測定部は、チップ内またはスクライブラインに形成されていることを特徴とする付記1から7のいずれか一項記載の評価素子。
付記9:半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、前記活性領域と前記素子分離絶縁膜との間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部と、を具備することを特徴とする半導体装置。
付記10:半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、の間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部を形成するステップと、前記複数の段差測定部の段差を測定するステップと、前記段差を測定するステップの測定結果に基づき、ゲート電極の寸法を調整するステップと、を含むことを特徴とする半導体装置の製造方法。
【符号の説明】
【0057】
10 半導体基板
16 トレンチ
18 素子分離絶縁膜
36 活性領域
38 素子分離領域
50 パターン
52 段差測定部
【技術分野】
【0001】
本発明は、評価素子、半導体装置および半導体装置の製造方法に関し、例えば、素子分離絶縁膜と活性領域との段差を評価する評価素子、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置のプロセス技術においては、ゲートパターン等の微細化に伴って光の波長より細いパターンを形成している。パターンの微細化のため、フォトリソグラフィにおける開口数NAが大きくなると焦点深度DOFが小さくなる。このため、パターン寸法の高精度化のためにはパターン形成時の下地の影響が無視できなくなっている。例えば、ゲート電極のパターニング幅の変動は、トランジスタの動作速度やリーク電流等のトランジスタの性能に影響を及ぼす。
【0003】
一方、STI(Shallow Trench Isolation)により形成された素子分離領域の素子分離絶縁膜の上面と、素子分離絶縁膜間の活性領域の半導体基板上面の高さが異なり、段差となることが知られている。Nチャンネル領域とPチャンネル領域とで活性領域と素子分離絶縁膜との段差の高さが異なることが知られている。このため、AFM(Atomic Force Microscope)を用い、Nチャネル領域とPチャネル領域とにおいて、活性領域と素子分離絶縁膜との段差の高さを評価することが知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−24055号公報
【特許文献2】特開2003−152044号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、Nチャネル領域とPチャネル領域の活性領域と素子分離絶縁膜との段差の高さを評価するだけでは不十分であることがわかった。
【0006】
本評価素子および半導体装置の製造方法は、活性領域と素子分離絶縁膜との段差を精度よく評価することを目的とする。
【課題を解決するための手段】
【0007】
例えば、半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、前記活性領域と前記素子分離絶縁膜との間の段差を用いて測定するための前記活性領域の幅が異なる複数の段差測定部と、を具備することを特徴とする評価素子を用いる。
【0008】
例えば、上記評価素子を具備することを特徴とする半導体装置を用いる。
【0009】
例えば、半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、の間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部を形成するステップと、前記複数の段差測定部の段差を測定するステップと、前記段差を測定するステップの測定結果に基づき、ゲート電極の寸法を調整するステップと、を含むことを特徴とする半導体装置の製造方法を用いる。
【発明の効果】
【0010】
本評価素子および半導体装置の製造方法によれば、活性領域と素子分離絶縁膜との段差を精度よく評価することができる。
【図面の簡単な説明】
【0011】
【図1】図1(a)から図1(d)は、MOSFETの製造工程を示す断面図(その1)である。
【図2】図2(a)から図2(d)は、MOSFETの製造工程を示す断面図(その2)である。
【図3】図3(a)から図3(c)は、MOSFETの製造工程を示す断面図(その3)である。
【図4】図4(a)から図4(c)は、MOSFETの製造工程を示す断面図(その4)である。
【図5】図5(a)から図5(c)は、MOSFETの製造工程を示す断面図(その4)である。
【図6】図6(a)および図6(b)は、MOSFETの製造工程を示す断面図(その6)である。
【図7】図7(a)から図7(d)は、シリコンのマイグレーションを説明する図である。
【図8】図8は、実施例1に係る評価素子の平面図である。
【図9】図9は、実施例1に係る評価素子の一部を示す平面図である。
【図10】図10はAFM装置のブロック図である。
【図11】図11(a)から図11(c)は、実施例1に係る評価素子の測定例である。
【図12】図12は、各活性領域の幅に対する素子分離絶縁膜と活性領域との段差の高さを示す図である。
【図13】図13は、実施例1に係る評価素子の測定例である。
【図14】図14(a)から図14(c)は、実施例1に係る評価素子の別の例を示す平面図である。
【図15】図15(a)および図15(b)は、評価素子の配置例を示す図である。
【図16】図16(a)から図16(b)は、評価素子の別の配置例を示す図である。
【図17】図17は、実施例2に係る半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0012】
以下、図面を参照に実施例について説明する。
【実施例1】
【0013】
まず、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の製造工程について説明する。図1(a)から図3(c)は、MOSFETの製造工程を示す断面図である。図1(a)のように、シリコン半導体基板10上に熱酸化法を用いシリコン酸化膜12を形成する。シリコン酸化膜12上にCVD(Chemical Vapor Deposition)法を用いシリコン窒化膜14を形成する。図1(b)を参照し、シリコン窒化膜14上に反射防止膜およびフォトレジストを塗布する。フォトレジストに開口を形成する。フォトレジストをマスクに素子分離領域のシリコン窒化膜14およびシリコン酸化膜12をエッチングする。反射防止膜およびフォトレジストを剥離する。シリコン窒化膜14をマスクに半導体基板10をエッチングする。これにより、素子分離領域の半導体基板10にトレンチ16が形成される。
【0014】
図1(c)のように、トレンチ16に埋め込まれるようにシリコン酸化膜をHDP(High Density Plasma)法を用い形成する。CMP(Chemical Mechanical Polish)法を用い、平坦化する。このときシリコン窒化膜14がCMPのストッパ層として機能する。これにより、トレンチ16に埋め込まれた素子分離絶縁膜18が形成される。図1(d)のように、シリコン窒化膜14およびシリコン酸化膜12を例えば弗酸および燐酸を用い除去する。シリコン酸化膜12を除去する際、シリコン酸化膜である素子分離絶縁膜18の表面もエッチングされる。
【0015】
図2(a)のように、半導体基板10を酸化することにより、半導体基板10の表面にシリコン酸化膜20を形成する。シリコン酸化膜20は犠牲酸化膜として機能し、シリコン酸化膜20を介し半導体基板10に不純物をイオン注入する。その後、熱処理することにより、半導体基板10内にチャネル22aおよび22bを形成する。N型MOSFETのチャネル22aはP型とする。P型MOSFETのチャネル22bはN型とする。N型およびP型MOSFET内において複数の種類のトランジスタを形成する場合、チャネル22aおよび22bもそれぞれ複数の種類形成する場合もある。チャネル22aおよび22bを形成するイオン注入のイオン種および条件が異なることに、シリコン酸化膜20の形成、開口を備えるフォトレジストの形成、イオン注入およびフォトレジストの剥離を繰り返す。この工程で素子分離絶縁膜18はさらにエチングされる。
【0016】
図2(b)のように、シリコン酸化膜20を除去する。シリコン酸化膜20を除去する際、シリコン酸化膜である素子分離絶縁膜18の表面もエッチングされる。半導体基板10の表面を酸化し、ゲート絶縁膜24としてシリコン酸化膜を形成する。複数の種類のトランジスタ(例えば電源電圧の異なるトランジスタ)を形成する場合、複数の膜厚のゲート絶縁膜24を形成する。複数の膜厚のゲート絶縁膜24の形成は、ゲート絶縁膜24をエッチングすることにより行なう。活性領域36の半導体基板10の上面の高さと素子分離領域38の上面の高さとは異なり、活性領域36と素子分離絶縁膜18との間に段差35が形成されている。図2(b)の例では、素子分離絶縁膜18はさらにエッチングされ、活性領域36の半導体基板10より低くなっている。
【0017】
図2(c)のように、ゲート絶縁膜24上に多結晶シリコンを含むポリシリコン層27を形成する。ポリシリコン層27の上面には段差35の影響で凹凸が形成される。図2(d)のように、ポリシリコン層27上に反射防止膜28およびフォトレジスト29を塗布する。このとき、反射防止膜28の上面は平坦化される。
【0018】
図3(a)のように、フォトリソグラフィ技術を用い、パターンを形成する。図3(b)のように、フォトレジスト29をマスクにポリシリコン層27をエッチングし、ゲート電極26を形成する。フォトレジスト29および反射防止膜28を剥離する。図3(c)のように、ゲート電極26をマスクに半導体基板10内に不純物をイオン注入することによりLDD(Lightly Doped Drain)領域30aおよび30bを形成する。ゲート電極26の側面にシリコン酸化膜のサイドウォール31を形成する。サイドウォール31をマスクに半導体基板10内に不純物をイオン注入することによりソースおよびドレイン領域32aおよび32bを形成する。N型MOSFETにおいて、LDD領域30aおよびソースおよびドレイン領域32aはN型である。P型MOSFETにおいて、LDD領域30bおよびソースおよびドレイン領域32bはP型である。以上により、MOSFETが完成する。
【0019】
上記MOSFETの製造工程において、図2(c)のように、素子分離絶縁膜18と活性領域36との段差35がポリシリコン層27の上面にも反映される。このため、図2(d)のように、反射防止膜28を塗布した際に、素子分離領域38の反射防止膜28の膜厚と、活性領域36の反射防止膜28の膜厚とが異なってしまう。トランジスタの種類および活性領域の大きさに依存し、段差35の高さが異なると、トランジスタの種類および活性領域の大きさ(例えばゲート幅)に依存し反射防止膜28の膜厚が異なってしまう。反射防止膜28の膜厚が異なると、DOFが変動する。また、反射率が変動しパターニング時のフォトレジスト29の寸法が変動する。このため、図3(a)において、トランジスタの種類および活性領域の大きさに依存し、フォトレジスト29のパターン幅が異なってしまう。よって、図3(b)においてゲート電極26の寸法(ゲート長)が異なってしまう。
【0020】
さらに、近年では、ゲート寸法を微細化するため、フォトレジスト29の幅をエッチングで細らせるトリミング技術が用いられる。このようなトリミング技術を用いる場合、反射防止膜28の膜厚が異なると、トランジスタ種類および活性領域の大きさに依存して、反射防止膜28のアンダーエッチングまたはオーバエッチングが生じる。これにより、さらゲート寸法が異なってしまう。
【0021】
次に素子分離絶縁膜18と活性領域36との段差35の高さがトランジスタの種類および活性層の大きさにより異なる理由について説明する。第1の理由は、図2(a)および図2(b)において、シリコン酸化膜20を除去する際、およびゲート絶縁膜24をエッチングする際に、素子分離絶縁膜18のエッチング速度が素子分離絶縁膜18に注入された不純物の種類および濃度に依存することによる。
【0022】
第2の理由について説明する。図4(a)から図5(c)は、MOSFETの製造工程を示す断面図であり、図2(a)から図3(a)に対応する。図4(a)から図5(c)において、左側の活性領域36aの幅は右側の活性領域36bの幅より大きい。図4(a)のように、素子分離絶縁膜18と半導体基板10の界面の素子分離絶縁膜18には、ディボット40とよばれる窪みが形成される。これは、シリコン酸化膜12、20および24のエッチングの際に形成されるのものである。図4(a)の例では、素子分離絶縁膜18と半導体基板10の表面の高さの差h0は、幅の広い活性領域36aと幅の狭い活性領域36bとでほぼ等しいとする。
【0023】
図4(b)のように、半導体基板10の表面を酸化した場合、ディボット40により、活性領域36における半導体基板10の側面も酸化される。これにより、幅の広い活性領域36aにおいては、半導体基板10の上面にシリコン酸化膜20が形成されると同時に、半導体基板10の露出した側面にもシリコン酸化膜20aが形成される。幅の狭い活性領域36bにおいては、半導体基板10の上面と側面とが一体となりシリコン酸化膜20bが形成される。これにより、半導体基板10の上面から酸化される範囲は活性領域36aより深くなる。
【0024】
図4(c)のように、シリコン酸化膜20を除去すると、図4(b)のシリコン酸化膜20、20aおよび20bが除去される。よって、活性領域36bと素子分離絶縁膜18との段差h2は、活性領域36aと素子分離絶縁膜18との段差h1より大きくなる。このように、活性領域36の大きさに依存し、活性領域36と素子分離絶縁膜18との段差が変動する。
【0025】
図5(a)のように、その後の半導体基板10の酸化およびシリコン酸化膜の除去により、活性領域36aと活性領域36bとの高さの差H1が生じる。図5(a)の例では、素子分離絶縁膜18の上面がエッチングされ活性領域36aの上面より低くなる。素子分離絶縁膜18の上面は活性領域36aの上面より高くてもよい。活性領域36aおよび36bの半導体基板10上面にゲート絶縁膜24を形成する。ゲート絶縁膜24上にポリシリコン層27を形成する。活性領域36aと活性領域36bとのポリシリコン層27の上面には高さの差H2が生じる。
【0026】
図5(b)のように、ポリシリコン層27上に反射防止膜28およびフォトレジスト29を塗布する。塗布することにより、反射防止膜28の上面はほぼ平坦となる。これにより、活性領域36aにおける反射防止膜28の膜厚t1は活性領域36bにおける反射防止膜28の膜厚t2より薄くなる。図5(c)のように、パターニングを行ない、ゲート形成用のパターンを形成する。このとき、反射防止膜28の膜厚が異なると反射率が変動しパターニング時のフォトレジスト29の寸法が変動する。図5(c)の例では、活性領域36aにおけるパターン寸法L1は、活性領域36bにおけるパターン寸法L2より長くなる。これにより、ゲート電極を形成すると、活性領域36aにおけるゲート電極寸法は、活性領域36bにおけるゲート電極の寸法より長くなる。
【0027】
第3の理由について説明する。図6(a)および図6(b)は、MOSFETの製造工程を示す断面図であり、図2(b)に対応する。図6(a)のように、幅の広い活性領域36aと幅の狭い活性領域36bとで、半導体基板10の上面と素子分離絶縁膜18の上面との高さの差h3は等しいとする。図6(b)において、ゲート絶縁膜の形成の前処理として、水素雰囲気中において、例えば900〜1100℃の温度で熱処理する。この熱処理に起因し半導体基板10中のシリコンがマイグレートする。広い活性領域36aにおいては、活性領域36aの端部にシリコンがマイグレートし、半導体基板10の上面に突起34aが形成される。狭い活性領域36bにおいては、活性領域36bの中心にシリコンがマイグレートし、半導体基板10の上面に突起34bが形成される。よって、素子分離絶縁膜18と活性領域36bの中央付近の半導体基板10との高さの差h5は、素子分離絶縁膜18と活性領域36aの半導体基板10との高さの差h4より大きくなる。このように、活性領域36の大きさに依存し、素子分離絶縁膜18と活性領域36の半導体基板10との高さの差が変動する。
【0028】
さらに、シリコンのマイグレーションによる影響を説明する。図7(a)から図7(d)は、シリコンのマイグレーションを説明する図である。図7(a)および図7(c)は平面図、図7(c)および図7(d)は、それぞれ図7(a)および図7(c)のA−A断面図である。
【0029】
図7(a)および図7(c)のように、MOSFETの端部の活性領域36cは幅が広く、中央付近の活性領域36dは幅が狭い。図7(a)は図7(c)より活性領域36dの長さが大きい。図7(b)のように、活性領域36dが長い場合、活性領域36dの活性領域36c付近のシリコンが活性領域36cにマイグレートすることがわかった。このため、活性領域36dの活性領域36c付近は凹部35aとなり活性領域36cは凸部34cとなる。活性領域36dの中央付近は凸部34cよりは低い凸部34dとなる。ゲート電極26は凸部34dに形成される。図7(d)のように、活性領域36dが短い場合、活性領域36dのシリコンが活性領域36cにマイグレートする。このため、活性領域36dは凹部35bとなり活性領域36cは凸部34cとなる。活性領域36dの中央付近は凸部34cよりは低い凸部34dとなる。ゲート電極26は凹部35bに形成される。このように、図7(b)と図7(d)とでは、ゲート電極26が形成される領域の高さが異なってしまう。
【0030】
以上のように、第3の理由の場合は、素子分離絶縁膜18と活性領域36の半導体基板10との高さの差が変動は、活性領域36の形状に依存する。
【0031】
以下、上記第1の理由から第3の理由に起因する活性領域36と素子分離絶縁膜18との段差を精度よく評価する実施例1に係る評価素子について説明する。
【0032】
図8は、実施例1に係る評価素子の平面図である。半導体基板10に複数のパターン50が縦方向および横方向に配列して設けられている。複数のパターン50が形成されている領域は、約50μm×50μmである。この領域の大きさは、例えば横方向の大きさを10μm〜100μm、縦方向の大きさを10μm〜100μmとすることができる。このように、複数のパターン50を横方向および縦方向に配列させることにより、複数のパターン50が配列されている領域のどの位置からでもAFM測定を開始できる。よって、簡単にAFM測定を開始できる。
【0033】
図9は、実施例1に係る評価素子の一部を示す平面図である。図9を参照し、評価素子100は、半導体基板10にトレンチに埋め込まれた素子分離絶縁膜18が形成されている。素子分離絶縁膜18間の半導体基板10に不純物を含む活性領域36が形成されている。活性領域36はパターン50を形成している。パターン50は、活性領域36の幅が異なる複数の段差測定部52a〜52gを備えている。段差測定部52a〜52gにおけるそれぞれ活性領域36の幅は幅W1〜W7である幅W1〜W7は、例えば0.1μm、0.14μm、0.18μm、0.26μm、0.5μm、1.0μmおよび3.0μmである。
【0034】
段差測定部52a〜52gには、それぞれゲート電極26が設けられている。図8においては、活性領域36の幅W1〜W7は、ゲート電極26の延伸方向の幅であり、ゲート幅に相当する。活性領域36幅は、ゲート電極26の延伸方向に交差する方向の幅でもよい。また、活性領域36幅は、ゲート電極26の延伸方向に直交する方向の幅でもよい。段差測定部52aから52gは、活性領域36と素子分離絶縁膜18との間の段差をAFM法を用いて測定するためのパターンである。領域54はAFM装置の測定範囲を示している。
【0035】
図10はAFM装置のブロック図である。図10のように、ステージ104上にウエハ102が配置されている。ウエハ102の表面には探針106の先端が配置されている。ウエハ102の表面に対して探針106に一定の力(例えば数nN)の接触力を加え、この接触力が一定になるように探針106のZ方向(ウエハ102に垂直方向)を変化させる。Z駆動部116は、カンチレバー115を介し探針106をZ方向に駆動する。XY駆動部118は、カンチレバー115を介し探針106をX、Y方向(ウエハの表面の方向)に駆動する。探針106の上面には鏡108が設けられている。レーザダイオード等の発光部112から出射した光が顕微鏡110を介し鏡108に照射される。鏡108で反射した光は顕微鏡110を介し受光部114に受光される。受光部114により、探針106のZ方向の変化量が検出される。Z制御部120は探針106のZ方向の変化量をコンピュータ124に出力する。また、探針106のウエハ102への接触力が一定になるようにZ駆動部116を制御する。XY制御部122はXY駆動部118を制御し、探針106をXY方向に駆動させる。また、XY制御部122は、ステージ104を、探針106の移動距離より大きくXY方向に移動させる。また、XY制御部122は、XY方向の移動量をコンピュータ124に出力する。コンピュータ124は、探針106のZ移動量、XY移動量に基づき、画像データを作成し、表示部126に出力する。
【0036】
評価素子100によれば、図9のように、活性領域36の幅が異なる複数の段差測定部52a〜52gを備えている。これにより、前述の第2の理由および第3の理由に起因した半導体基板10と素子分離絶縁膜18との段差をAFM法を用い検出することができる。
【0037】
また、図9のように、評価素子100の複数の段差測定部52a〜52gは、一方向に配列して形成されている。これにより、AFM装置で幅を測定する際に、簡単に段差測定部52a〜52gを見つけることができる。
【0038】
さらに、図9のように、複数の段差測定部52a〜52gは、活性領域36の幅の順番に配列して形成されている。これにより、AFM装置で幅を測定する際に、活性領域36の幅の順番に測定を行なうことができる。
【0039】
さらに、図9のように、複数の段差測定部52a〜52gは、AFM装置の測定範囲(領域54)に全ての段差測定部52a〜52gが位置するように形成されている。これにより、1回のAFM測定ですべての段差測定を行なうことができる。
【0040】
さらに、図9のように、パターン50は段差測定部52a〜52gが配列する方向に交差する方向に複数設けられ、複数のパターンのうち隣接するパターン50aおよび50bは、幅の配列の順番が逆である。これにより、どの箇所からAFM測定を行なっても、1回のAFM測定ですべての段差測定を行なうことができる。
【0041】
さらに、図9のように、活性領域36の半導体基板10上にゲート電極に対応した電極51が形成されている。これにより、ゲート寸法の活性領域36の幅依存を測定することもできる。
【0042】
図11(a)から図11(c)は、実施例1に係る評価素子の測定例である。図11(a)から図11(c)は、それぞれ活性領域36の幅が3.0μm、1.0μmおよび0.14μmの段差測定部の幅方向のAFM測定結果(距離に対する高さ)を示している。横軸の目盛りの間隔は1μmであり、縦軸の目盛りの間隔は5nmである。AFM測定は、ゲート絶縁膜を形成した直後に行っている。なお、このサンプルでは素子分離領域の素子分離絶縁膜18は活性領域36の半導体基板10より低くなっている。
【0043】
図11(a)のように、活性領域36の幅が3.0μmの場合、活性領域36の端部の半導体基板10上面が、活性領域36の中央62付近より高く形成され、突起60が形成されている。突起60のピークは活性領域36の端より約200nm内側に形成されている。図11(b)のように、活性領域36の幅が1.0μmの場合、突起60の間隔が狭くなる。図11(c)のように、活性領域36の幅が0.14μmの場合、1つの突起64が形成されている。この突起60および64は、図6(a)および図6(b)を用い説明したように、シリコン原子のマイグレーションに起因するものである。
【0044】
図12は、各活性領域の幅に対する素子分離絶縁膜18と活性領域36との段差の高さを示す図である。活性領域36の高さが素子分離絶縁膜18より高い場合を正としている。図12のように、活性領域36の幅が0.26μmのときが活性領域36の高さが最も高くなっている。図12のような、素子分離絶縁膜18と活性領域36との段差の高さの活性領域36の幅依存は、図4(a)から図4(b)において説明した第2の理由と、図6(a)および図6(b)を用いて説明した第3の理由との複合に起因するものである。すなわち、活性領域36における半導体基板10の側面の酸化に起因するものと、シリコン原子のマイグレーションに起因するものと、の複合によるものである。
【0045】
図13は、実施例1に係る評価素子の測定例であり、段差測定部の幅方向に直交する方向の距離と高さを示す図である。段差測定部の幅が0.18μm、0.14μmおよび0.10μmの段差測定部を測定している。横軸の目盛りの間隔は1μmであり、縦軸の目盛りの間隔は5nmである。図13の矢印のように、段差測定部の境界付近で活性領域36の高さが低くなっている。つまり、幅の狭い活性領域幅の広い活性領域に近接する領域から幅の広い活性領域にシリコンがマイグレートしている。このように、図7(a)から図7(d)で説明したように、活性領域36と素子分離絶縁膜18との段差は活性領域36の形状に依存する。図11(a)から図12のように、シリコンのマイグレートに起因し、活性領域36の高さがパターンにより依存することがわかった。
【0046】
図14(a)から図14(c)は、実施例1に係る評価素子の別の例を示す平面図であり、パターン50を示している。図14(a)から図14(c)のように、段差測定部の活性領域36の幅W11〜W17、W21〜W27またはW31〜W37は、幅の大きさの順に配列していなくてもよい。
【0047】
図15(a)および図15(b)は、評価素子の配置例を示す図である。図15(a)のように、シリコンウエハ70に、縮小露光装置のショットに対応する複数のチップ72が形成されている。図15(b)のように、1つのチップ72内には複数のブロック74が形成されている。ブロック74の中の一つのブロック74aに複数の実施例1に係る評価素子100が形成されている。複数の評価素子100はそれぞれ異なる複数のMOSFETの種類に対応し形成されている。これにより、MOSFETの種類に対応した素子分離絶縁膜18と活性領域36との段差を測定することができる。
【0048】
図16(a)から図16(b)は、評価素子の別の配置例を示す図である。図16(a)のように、チップ72には、製品集積回路76が形成されている。製品集積回路76と同じチップ72に、複数の評価素子100が形成されている。このように、評価素子100は、製品集積回路76が形成されたチップ72に形成してもよい。このように、製品集積回路76を含む半導体装置は、評価素子100を備えてもよい。
【0049】
図16(b)のように、チップ72が配列している。チップ72の間は、チップ72を切断するためのスクライブライン78である。図16(c)のように、評価素子100はスクライブライン78内に形成されてもよい。また、評価素子100はパッドの下に形成されてもよい。
【0050】
以上のように、複数の段差測定部は、チップ72内またはスクライブライン78内に形成することができる。
【実施例2】
【0051】
実施例2は半導体装置の製造方法の例である。図17は、実施例2に係る半導体装置の製造方法を示すフローチャートである。図4を参照し、図1(a)から図2(b)と同様に、ゲート絶縁膜24形成までの半導体装置の製造工程を行なう(ステップS10)。これにより、活性領域36の幅が異なる複数の段差測定部52を含む評価素子100が半導体基板10に形成される。AFM法を用い、複数の段差測定部52の段差を測定する(ステップS12)。これにより、所望の複数の活性領域36の幅における活性領域36と素子分離絶縁膜18との間の段差を測定することができる。図2(c)のように、ゲート絶縁膜24上にポリシリコン層27を形成する(ステップS14)。ステップS12の測定結果に基づき、ゲート電極の寸法を調整する(ステップS16)。例えば、ステップS12の測定結果に基づき、パターニングの際の露光量、ポリシリコン層27をエッチングする際のエッチング条件、またはトリミングをおこなう場合トリミングのオーバエッチング量を決定する。図2(d)から図3(c)と同様に、ポリシリコン層27上に反射防止膜28およびフォトレジスト29の塗布からの半導体装置の製造工程を行なう(ステップS18)。
【0052】
実施例2によれば、実施例1に係る評価素子を用い測定した段差測定部52の段差に基づき、ゲート電極の寸法を調整する。これにより、所望の活性領域36の幅のMOSFETのゲート電極26の寸法が所望となるように調整できる。
【0053】
なお、実施例2では、活性領域36の半導体基板10と素子分離絶縁膜18との間の段差をゲート絶縁膜24を形成した後に測定しているが、ゲート絶縁膜24形成前でもよい。しかしながら、ゲート絶縁膜24形成の前処理である水素雰囲気の熱処理によりシリコンがマイグレートするため、この熱処理後にAFM測定を行なうことが好ましい。また、ポリシリコン層27を形成した後では、段差がなだらかになり、パターン50が確認し難いため、ポリシリコン層27を形成する前にAFM測定を行なうことが好ましい。
【0054】
実施例1および実施例2において、段差をAFM法を用い行なう例を説明したが、AFM法以外のウエハ表面の段差を測定する方法を用い測定してもよい。微小なパターンの段差を測定するためAFM法を用いることが好ましい。
【0055】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0056】
実施例1〜2を含む実施形態に関し、さらに以下の付記を開示する。
付記1:半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、前記活性領域と前記素子分離絶縁膜との間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部と、を具備することを特徴とする評価素子。
付記2:前記複数の段差測定部は、複数のMOSFETの種類に対応し複数形成されていることを特徴とする付記1記載の評価素子。
付記3:前記複数の段差測定部は、一方向に配列して形成されていることを特徴とする付記1記載の評価素子。
付記4:前記複数の段差測定部は、前記活性領域の幅の大きさの順番に配列して形成されていることを特徴とする付記3記載の評価素子。
付記5:各々が前記活性領域の幅の順に配列して形成されている前記複数の段差測定部を含む複数のパターンを具備し、前記複数のパターンは、前記一方向に交差する方向に形成され、前記複数のパターンのうち隣接するパターンは、前記幅の配列の順番が逆であることを特徴とする付記4記載の評価素子。
付記6:前記複数の段差測定部は、前記段差を測定する装置の測定範囲に全ての段差測定部が位置するように形成されていることを特徴とする付記1から5のいずれか一項記載の評価素子。
付記7:前記活性領域の半導体基板上に形成されたゲート電極に対応した電極を具備することを特徴とする付記1から6のいずれか一項記載の評価素子。
付記8:前記複数の段差測定部は、チップ内またはスクライブラインに形成されていることを特徴とする付記1から7のいずれか一項記載の評価素子。
付記9:半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、前記活性領域と前記素子分離絶縁膜との間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部と、を具備することを特徴とする半導体装置。
付記10:半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、の間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部を形成するステップと、前記複数の段差測定部の段差を測定するステップと、前記段差を測定するステップの測定結果に基づき、ゲート電極の寸法を調整するステップと、を含むことを特徴とする半導体装置の製造方法。
【符号の説明】
【0057】
10 半導体基板
16 トレンチ
18 素子分離絶縁膜
36 活性領域
38 素子分離領域
50 パターン
52 段差測定部
【特許請求の範囲】
【請求項1】
半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、
前記半導体基板に形成され不純物を含む活性領域と、
前記活性領域と前記素子分離絶縁膜との間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部と、
を具備することを特徴とする評価素子。
【請求項2】
前記複数の段差測定部は、複数のMOSFETの種類に対応し複数形成されていることを特徴とする請求項1記載の評価素子。
【請求項3】
請求項1または2に記載の評価素子を具備することを特徴とする半導体装置。
【請求項4】
半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、の間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部を形成するステップと、
前記複数の段差測定部の段差を測定するステップと、
前記段差を測定するステップの測定結果に基づき、ゲート電極の寸法を調整するステップと、を含むことを特徴とする半導体装置の製造方法。
【請求項1】
半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、
前記半導体基板に形成され不純物を含む活性領域と、
前記活性領域と前記素子分離絶縁膜との間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部と、
を具備することを特徴とする評価素子。
【請求項2】
前記複数の段差測定部は、複数のMOSFETの種類に対応し複数形成されていることを特徴とする請求項1記載の評価素子。
【請求項3】
請求項1または2に記載の評価素子を具備することを特徴とする半導体装置。
【請求項4】
半導体基板に形成されたトレンチに埋め込まれた素子分離絶縁膜と、前記半導体基板に形成され不純物を含む活性領域と、の間の段差を測定するための前記活性領域の幅が異なる複数の段差測定部を形成するステップと、
前記複数の段差測定部の段差を測定するステップと、
前記段差を測定するステップの測定結果に基づき、ゲート電極の寸法を調整するステップと、を含むことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−104718(P2012−104718A)
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願番号】特願2010−253141(P2010−253141)
【出願日】平成22年11月11日(2010.11.11)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成24年5月31日(2012.5.31)
【国際特許分類】
【出願日】平成22年11月11日(2010.11.11)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]