【課題】膜厚を確保することが可能な成膜装置及び半導体装置の製造方法を提供する。
【解決手段】実施形態にかかる成膜装置は溝を有する基板に液体材料を供給して前記溝内に前記液体材料を埋め込み、液層を形成する塗布部と、前記溶液層を乾燥させて固化する乾燥部と、前記乾燥中に前記液層の表面に蒸気を照射する蒸気供給部と、を備えることを特徴とする。 （もっと読む）

【課題】膜応力の小さい低誘電率の絶縁膜を形成できる基板処理装置を提供する。
【解決手段】処理室内へ無機シリコンガスと酸素含有ガスを供給している状態で、励起エネルギーを処理室内へ供給して、基板表面にシリコン酸化膜を形成するシリコン酸化膜形成工程と、処理室内へ有機シリコンガスを供給している状態で、励起エネルギーを処理室内へ供給して、基板表面にシリコン膜を形成するシリコン膜形成工程と、を行うことにより、処理室内の基板表面に絶縁膜を形成するよう、基板処理装置を構成する。 （もっと読む）

【課題】ＦｉｎＦＥＴの特性が均一な集積回路装置及びその製造方法を提供する。
【解決手段】実施形態に係る集積回路装置は、半導体基板の上面に形成され、第１方向に延びる複数本のフィンと、前記フィン間に配置された素子分離絶縁膜と、前記第１方向に対して交差した第２方向に延び、前記素子分離絶縁膜上に設けられたゲート電極と、前記フィンを前記ゲート電極から絶縁する絶縁膜と、を備える。そして、連続して配列された複数本の前記フィンが配置された第１領域においては、前記素子分離絶縁膜の上面は前記フィンの上端よりも下方の第１の位置に位置し、前記第１領域から見て前記第２方向に位置する第２領域においては、前記素子分離絶縁膜の上面は前記フィンの上端よりも上方の第２の位置に位置する。また、前記第２領域においては、前記素子分離絶縁膜が前記フィンの側面の全体を覆っている。 （もっと読む）

【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該
半導体装置の作製方法を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜
を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有す
る複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折
部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて
設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よ
りガラス転移点が低い物質や塑性を有する物質を設けることができる。 （もっと読む）

【課題】 層間絶縁膜をＣＭＰ法で研磨、平坦化する際、ＭＯＳ型トランジスタのチャネル領域に応力を与えるためにゲート電極を覆うように形成される応力ライナー膜が研磨されて、トランジスタ特性の変動やバラツキが発生しないようにする。
【解決手段】 第１活性領域（例えばＰチャネルトランジスタ形成領域）上のゲート電極（シリコン膜１４と金属シリサイド膜１５との積層膜）上には第１応力膜（圧縮応力ライナー膜）１６のみを形成し、第２活性領域（例えばＮチャネルトランジスタ領域）上のゲート電極上には第２応力膜（引っ張り応力ライナー膜）１８のみを形成する。一方、素子分離１０上のゲート電極上には第１および第２応力膜１６、１８の積層膜を形成する。層間絶縁膜２０のＣＭＰ法による研磨は、素子分離１０上の第２応力膜１８の露出後に停止する。 （もっと読む）

【課題】基板を介したクロストークを抑制でき、放熱性が高い半導体装置を提供する。
【解決手段】実施形態に係る半導体装置１は、半導体基板１０を備える。前記半導体基板の内部には空洞１１が形成されている。また、前記半導体基板の内部には、前記空洞を前記半導体基板の上面に連通させる連通孔１２も形成されている。前記半導体装置は、さらに、前記空洞及び前記連通孔の内面上に設けられた絶縁膜１３と、前記空洞及び前記連通孔の内部に埋め込まれ、熱伝導率が前記絶縁膜の熱伝導率よりも高い伝熱部材１４と、前記半導体基板における前記空洞の直上域に形成された素子２１，２２と、を備える。 （もっと読む）

【課題】低収縮かつ低応力である絶縁膜を製造することができる方法の提供。
【解決手段】基板表面にポリシラザン組成物を塗布して塗膜を形成させ、引き続き前記塗膜を過酸化水素雰囲気下、５０〜２００℃で加熱することを含んでなることを特徴とする、二酸化ケイ素膜の製造方法。この二酸化ケイ素膜の製造方法によって各種絶縁膜などのアイソレーション構造を形成させることができる。 （もっと読む）

【課題】正確にメインセルに流れる電流を検出することができると共に、高い電圧が用いられる場合でもその影響を受け難い半導体装置を提供する。
【解決手段】メインセルとセンスセルとをトレンチ分離構造１ｄによって絶縁分離する。これにより、メインセルのコレクタに対して１００Ｖ以上の高電圧が印加されても、それに起因するノイズが電流検出用の出力端子に誘起されないようにできる。また、センスセルのエミッタ電位がセンス抵抗Ｒｓに流れる電流によって上昇しても、メインセルのエミッタと電気的に完全に分離されているため、寄生トランジスタが動作することもない。勿論、抵抗層１４から発生させられたノイズが電流検出用の出力端子に誘起されることも抑制できる。したがって、正確にメインセルに流れる電流を検出することができると共に、高い電圧が用いられる場合でもその影響を受け難い半導体装置とすることが可能となる。 （もっと読む）

【課題】メモリセルアレイおよび周辺回路領域の素子分離領域の深さを調節しつつ、周辺回路部の素子分離領域に形成されるマイクロトレンチ形状の影響を抑制し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。素子分離部は、複数のメモリセルおよび周辺回路部が形成されるアクティブエリア間に設けられている。側壁膜は、周辺回路部におけるアクティブエリアの側面に設けられている。 （もっと読む）

【課題】 本発明は、より寄生容量の少ない素子の実現が可能な素子分離構造を有する半導体装置およびその製造方法を提供することにある。
【解決手段】 ＳＯＩ基板上に形成される半導体装置は、素子分離領域に形成される素子分離溝（空洞）１７と、半導体層１１と支持基板１３の間に介在する埋め込み絶縁層の一部に素子分離溝（空洞）１７に接する空洞領域２０を有する。
【効果】寄生容量を低減でき、また、素子の耐圧を高めることができる。 （もっと読む）

【課題】信頼性の高いLocalＳＯＩ構造を有する基板を低コストで作製する。
【解決手段】第１の半導体からなる基板１０上に、結晶成長により第２の半導体からなる層及び前記第１の半導体からなる層１２を順次形成する半導体層形成工程と、前記第２の半導体からなる層をエッチングにより除去し開口領域１３を形成する開口領域形成工程と、前記開口領域に、窒化物膜、炭化物膜又は酸化物膜を含む材料により形成される酸化遅延膜１４を前記開口領域の入口における膜厚が所定の膜厚となるように成膜する酸化遅延膜成膜工程と、前記第１の半導体からなる基板及び前記第１の半導体からなる層の前記第１の半導体の一部を熱酸化することにより、前記開口領域に熱酸化膜１５を形成する熱酸化工程とを有することを特徴とする、Ｌｏｃａｌ ＳＯＩ半導体基板の製造方法。 （もっと読む）

【課題】 トレンチの微細化がさらに進展しても、トレンチの内部に、膨張可能な膜及び酸化障壁となる膜を形成することが可能なトレンチの埋め込み方法を提供すること。
【解決手段】 トレンチ内部に酸化障壁膜の形成工程（ステップ３）、酸化障壁膜上に膨張可能な膜の形成工程（ステップ４）、焼成することで収縮する埋め込み材でトレンチを埋め込む工程（ステップ５）、埋め込み材の焼成工程（ステップ６）と、を含み、ステップ３の工程が、アミノシラン系ガスを供給して、トレンチの内部に第１のシード層を形成する工程（ステップ３１）、第１のシード層上に窒化シリコン膜を形成する工程（ステップ３２）と、を含み、ステップ４の工程が、アミノシラン系ガスを供給して、窒化シリコン膜上に第２のシード層を形成する工程（ステップ４１）と、第２のシード層上にシリコン膜を形成する工程（ステップ４２）と、を含む。 （もっと読む）

【課題】隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。
【解決手段】電極間絶縁膜７下において、埋め込み絶縁膜９が上下に分離されることで、ワード線方向ＤＷに隣接する浮遊ゲート電極６間に空隙ＡＧ１が形成され、空隙ＡＧ１にて分離された上側の埋め込み絶縁膜９は電極間絶縁膜７下に積層し、下側の埋め込み絶縁膜９はトレンチ２内に配置する。 （もっと読む）

【課題】基板に吸着したガスに含まれる不純物を効果的に除去しつつ基板処理することができる基板処理方法を提供する。
【解決手段】基板を処理室内へ搬入する搬入工程と、前記処理室内へ搬入された基板に、第１のガスを吸着させる第１ガス供給工程と、前記第１ガス供給工程の後、前記処理室内から第１のガスを排気する第１ガス排気工程と、前記第１ガス排気工程の後、前記基板に付着した第１のガスを、分解機構により分解する第１分解工程と、前記第１分解工程の後、前記処理室内へ第２のガスを供給しつつ、前記分解機構により第２のガスを分解する第２ガス供給工程と、前記第２ガス供給工程の後、前記基板を処理室内から搬出する搬出工程とから、基板処理方法を構成する。 （もっと読む）

【課題】絶縁破壊電圧の高い素子分離層を形成することができる素子分離材料用塗布液等を提供する。
【解決手段】素子分離材料用塗布液は、一般式（Ｉ）で表される構造単位からなる骨格を有するポリシラザン等と、酸化物を形成できる金属元素を含む化合物と、溶媒とを備えている。金属元素は、チタン、ジルコニウム、ハフニウム、又は、タンタルであり、ポリシラザン等のＳｉのモル数に対し、０．５ｍｏｌ％〜１９ｍｏｌ％となるように添加されている。
（もっと読む）

【課題】素子を分離するための素子分離部による不具合の発生確率を低減する。
【解決手段】フォトダイオード３１０が内部に形成された半導体基板５００と、素子分離部４２０とを備える。素子分離部４２０は、該素子分離部４２０の少なくとも一部が、半導体基板５００に形成された溝４１０の内部に充填されるように形成される。素子分離部４２０は、溝４１０の内部の下方に形成されたシリコン酸化膜４２１と、溝４１０の内部の上方に形成されたシリコン酸化膜４２２とから構成される。シリコン酸化膜４２１の密度は、シリコン酸化膜４２２の密度より小さい。 （もっと読む）

【課題】製造工程を簡略化しつつ、絶縁分離トレンチの破壊耐圧を向上させることができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体層１３の素子形成領域に半導体素子が形成された半導体基板１０を用意する工程と、半導体層１３に、素子形成領域を取り囲み、絶縁膜１２側と反対側の表面から当該絶縁膜１２に達するトレンチ２０を形成する工程と、トレンチ２０の壁面に側壁絶縁膜２１を形成する工程と、トレンチ２０に、不純物を含む埋込絶縁膜２２をＣＶＤ法により、当該埋込絶縁膜２２にて囲まれる空洞２２ａを形成しつつ配置する工程と、半導体基板１０を熱処理する工程と、を含む工程を行う。 （もっと読む）

【課題】半導体素子及びその製造方法を提供する。
【解決手段】基板上で第１方向に延在するラインパターンと、ラインパターンの端部から、第１方向と異なる方向に延在する分岐ラインパターンとをそれぞれ含む第１導電ライン；第２導電ライン；第３導電ラインとを含む半導体素子であり、中間に位置する導電ラインの分岐ラインパターンは、他の導電ラインの分岐ラインパターン間に位置し、長さもさらに短い。これにより、コンタクト・パッドが、導電ラインの分岐ラインパターンと一体に形成されうる。 （もっと読む）

【課題】 ＳＴＩによる素子間分離において、ボイドが無く完全にトレンチを埋め込むことができ、処理時間の短縮化を図ることができる素子間分離領域の形成方法を提供する。
【解決手段】 本発明の素子間分離領域の形成方法は、酸化雰囲気中で熱処理することにより酸化して膨張し且つ絶縁性をもつに至る物質からなる半導体基板１に対し、その表面の一部分を除去して、素子間分離用のトレンチ４を形成するトレンチ形成工程と、トレンチ４を形成した半導体基板１を酸化雰囲気中で熱処理して、半導体基板１の表面を酸化膨張させ、酸化膨張により生成された絶縁物６によりトレンチ４を埋め込む酸化膨張工程と、酸化膨張工程の後に、絶縁物６により埋め込まれた部分を残して、半導体基板１のうち素子形成領域となる部分の表面を露出させる露出工程と、を含むことを特徴とする。 （もっと読む）

【課題】半導体基板中に形成した素子分離溝の上部角部への電界集中によるトランジスタの電気的特性の劣化を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１に半導体基板１表面とは異なる結晶面方位有する素子分離溝２を形成する工程と、半導体基板１上に酸素ラジカル発生を促進する金属３又は酸素ラジカル発生を促進する金属３を含む膜を堆積する工程と、半導体基板１を酸化する工程と、金属または金属を含む膜を除去する工程とを有する。 （もっと読む）