【課題】ｄｖ／ｄｔサージにより、寄生容量を充放電する変位電流の発生を抑制できる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】低電位基準回路部ＬＶ、高電位基準回路部ＨＶ、レベルシフト回路部ＬＳを形成したＳＯＩ基板の半導体層の主面上にサポート部材を貼り付け、支持基板を除去する。次いで、回路部と対向するように絶縁部材を半導体層の裏面上に固定した後、サポート部材を剥がす工程と、チップ内にＬＶ，ＨＶ，ＬＳが含まれるように絶縁部材の固定された半導体層をダイシングする工程を経る。そして、サポート部材を剥がし、チップ化した半導体層を、絶縁部材を挟んで、第１のリードがＬＶと、第２のリードがＨＶと対向するように、第１リード及び第２リード上に固定するとともに、第１のリードとＬＶにおける第１の電位が印加される部位を電気的に接続し、第２のリードとＨＶにおける第２の電位が印加される部位を電気的に接続する。 （もっと読む）

【課題】特性の良い光電変換素子を有する半導体装置を提供することを目的の一とする。または、簡単な工程で、特性の良い光センサ光電変換装置を有する半導体装置を提供することを目的の一とする。
【解決手段】光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備える半導体装置を提供する。 （もっと読む）

【課題】埋め込み層を有するＳＯＩ基板を従来に比して安価に、そして寸法を小さくすることができる半導体装置を提供する。
【解決手段】半導体装置は、ｐ型のシリコン基板１０の内部に部分的に形成された平板状の空洞１１の内部、およびシリコン基板１０の表面から空洞１１に到達するように形成される膜形成用溝１２の内部に形成される絶縁膜１５と、空洞１１および膜形成用溝１２の周縁部に形成されるｎ型埋め込み層１４と、を備える。 （もっと読む）

本発明は、基板上部の半導体層と側部の半導体層とを効率よく分離させ、且つ分離の信頼性を向上することができる太陽電池の分離用トレンチラインに関し、本発明に係る太陽電池の分離用トレンチラインは、太陽電池基板の上部及び側部に形成された半導体層を電気的に分離させる太陽電池の分離用トレンチラインにおいて、太陽電池基板の上面に交差、配置される複数の単位トレンチラインからなり、交差する単位トレンチラインの交差点は、単位トレンチライン上に位置すると共に単位トレンチラインの始点または終点から内側に所定の距離離間した地点に位置することを特徴とする。
（もっと読む）

【課題】漏れ電流が減り，かつ隣接薄膜トランジスタとのクロストークが防止される薄膜トランジスタ，および薄膜トランジスタを具備した平板ディスプレイ装置を提供する。
【解決手段】基板１１と，基板１１上部に配置されるゲート電極１２と，ゲート電極１２と絶縁され，互いに所定の間隔をおいて，対向配置されるソース電極１４１およびドレイン電極１４２と，ゲート電極１２と絶縁され，ソース電極１４１およびドレイン電極１４２の各々に接して，少なくともソース電極とドレイン電極との間の領域と隣接した薄膜トランジスタとを区別する溝１６を備える半導体層１５とを具備し，溝１６の第１溝は，ソース電極のドレイン電極側のエッジ領域以外の残余領域およびドレイン電極のソース電極側のエッジ領域以外の残余領域に対応する半導体層に形成され，第１溝は，ソース電極の残余領域およびドレイン電極の残余領域に同一または大きく形成される。 （もっと読む）

【課題】III 族窒化物半導体からなるＨＦＥＴの製造方法において、素子分離領域を容易に形成する方法を提供すること。
【解決手段】ｉ−ＡｌＧａＮ層１２表面側からレーザーを照射して、ＨＦＥＴとして動作させる素子領域を囲うようにして溝１５を形成する（図２（ｃ））。溝１５の深さは、ｉ−ＡｌＧａＮ層１２表面からｉ−ＧａＮ層１１に達する深さとする。この溝１５によってｉ−ＡｌＧａＮ層１２が取り除かれたため、この取り除かれた領域において２次元電子ガス層が消滅する。その結果、ＨＦＥＴとして動作させる素子領域は、溝１５による素子分離領域によって電気的に分離される。 （もっと読む）

【課題】単結晶半導体薄膜のひび割れや剥がれを生じることなく貼り合わせＳＯＩ基板を作製するための技術を提供する。
【解決手段】単結晶シリコン基板上に第１酸化物層を形成し、第１酸化物層を通して単結晶シリコン基板中に水素を添加して水素添加層を形成し、第２酸化物層を設けた支持基板と単結晶シリコン基板とを、第１酸化物層と第２酸化物層で貼り合わせ、第１熱処理を行い、単結晶シリコン基板を水素添加層に沿って分断して支持基板上に単結晶シリコン薄膜を形成し、単結晶シリコン薄膜を選択的にエッチングして、複数の島状単結晶シリコン層を形成し、複数の島状単結晶シリコン層に９００〜１２００℃で熱処理を行い、複数の島状単結晶シリコン層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。 （もっと読む）

【課題】加熱による不具合の発生を回避した半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置１の製造方法は、表面に酸化膜、ゲートパターンおよび不純物イオン注入部を有し所定の深さに水素イオン注入部４１が形成されているＳｉ基板を用いてＳｉ薄膜トランジスタを形成しており、水素イオン注入部４１にマイクロ波Ｍ１を照射して水素イオン注入部４１を熱処理する照射工程と、照射工程の後、水素イオン注入部４１においてＳｉ基板を劈開剥離して、酸化膜、ゲートパターンおよび不純物イオン注入部を有するＳｉ薄膜を分離する剥離工程と、Ｓｉ薄膜を絶縁基板上に接合する接合工程とを含む。 （もっと読む）

【課題】素子、ウェル、および回路単位で縦横方向が絶縁部材２ａで分離された構造の素子３が形成された半導体装置において、高い分離耐圧を有し、さらにＳＯＩ基板を使わずに低コストで製造できる半導体装置、および、その製造方法を提供する。
【解決手段】絶縁部材２ａで埋設された分離溝２と素子３とが形成された半導体基板１を、裏面１ｂ側から絶縁部材２ａの底部が突出するまで半導体基板１を薄厚化した後、絶縁層４を介して裏面１ｂを支持体６と接合する。これにより、絶縁部材２ａの突出した部分が絶縁層４に埋め込まれた形状となり、半導体基板１における隣り合う領域が、分離溝２と絶縁層４とによって電気的に絶縁された構成となる。 （もっと読む）

【課題】歪みシリコン技術を用いて効果的に駆動力を向上させた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に形成された半導体層と、前記半導体層内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、前記半導体基板と前記半導体層の間の、前記チャネル領域の下方に形成され、前記チャネル領域に歪みを発生させる応力を内包した絶縁膜と、を備える。 （もっと読む）

【課題】基板全面、特に、貼り合わせ終端部近傍においても良好な薄膜を有する貼り合わせ基板を製造する方法を提供する。
【解決手段】半導体基板である第１の基板１０の表面から水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層１１を形成する工程と、イオン注入した面１２と第２の基板２０の貼り合わせる面２２の少なくとも一方の面に表面活性化処理を施す工程と、イオン注入した面１２と貼り合わせる面２２との貼り合わせを行う際、第１の基板１０、第２の基板２０の少なくとも一方を加熱して貼り合わせる貼り合わせ工程と、第１の基板１０を前記イオン注入層１１にて離間させ、第１の基板を薄膜化する剥離工程とにより、第２の基板２０の上に薄膜３１を有する貼り合わせ基板を製造する。 （もっと読む）

【課題】形成されるべき構造体の特有の特徴が、均一な基板の製造工程後にのみ考慮されるような異なるパターンを有するセミコンダクターオンインシュレータタイプの微細電子構造体を製造すること。
【解決手段】基板１１を形成する板材と、連続的な絶縁層と、半導体層１５とを含む積層された均一な構造体１０が形成される。この連続的な絶縁層は、最下基本層１２と、少なくとも１つの中間基本層１３と、最上基本層１４とを含む少なくとも３つの基本層の積層体から形成されており、最下基本層及び最上基本層のうち少なくとも１つは、絶縁材料からなる。この積層された均一な構造体内に、複数の少なくとも２つのパターン（Ｍ１からＭ４）が形成され、この基本層が、これらの２つのパターン間において物理的又は化学的性質の有意差を有するように、これらのパターンのうちの１つにおいて基本層のうちの１つを変更することによって該パターンが区別される。 （もっと読む）

【課題】支持基板上に、単結晶半導体層を多層構造とした、多層集積回路を形成する場合の、工程数の簡略化を図る。また同集積化の向上を図る。
【解決手段】複数の半導体素子が絶縁層を介して積層される半導体装置において、絶縁層を介して半導体素子を構成する半導体層が積層された構造を有し、一の半導体層が配線とコンタクトする領域が、絶縁層を介して設けられる他の半導体層と重畳するように配置された構成とする。当該コンタクトする領域は、該一の半導体層に設けられる一導電型不純物領域から延在するシリサイド層によって形成される。すなわち、一の半導体素子と配線とのコンタクト領域をシリサイドで形成すると共に上層半導体素子と重畳する位置に配置させ、該半導体素子を構成する一導電型不純物領域と配線とのコンタクト領域との間をシリサイドで連結する構成を有する。 （もっと読む）

【課題】イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板間・基板面内の膜厚均一性を取ることができ、またハンドルウェーハに低融点材料を用いたＳＯＩ基板にも適用することのできるＳＯＩ基板の製造方法を提供する。
【解決手段】水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハとハンドルウェーハが貼り合わされた貼り合わせ基板を準備する工程と、前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写する工程と、前記転写したシリコンウェーハの剥離した表面に、パルス状のレーザーを照射することによってアニールする工程とを有することを特徴とするＳＯＩ基板の製造方法。 （もっと読む）

【課題】マーク印字の形成に伴う工程数増加、マスク数増加を回避すること。また、アライメントマークの露出に伴う工程数増加を回避すること。
【解決手段】本発明の第１の態様に係る半導体装置の製造方法においては、ＳＯＩ層に活性領域を成形する工程と；前記活性領域の成形時に露出した前記半導体支持層の表面にマーク印字を形成する工程とを含むことを特徴とする。また、本発明の第２の態様に係る半導体装置の製造方法は、ＳＯＩ層に活性領域を成形する工程と；前記活性領域の周囲に素子分離領域を形成する工程と；前記素子分離領域の一部を除去することにより前記半導体支持層の一部を露出させる工程と；前記露出した半導体支持層の表面にマーク印字を形成する工程とを含むことを特徴とする。 （もっと読む）

【課題】ＣＭＰ法による研磨によりポリシリコン膜等が半導体基板上に表出する場合であっても、信頼性や製造歩留まりの低下を防止し得る半導体装置の製造方法を提供する。
【解決手段】化学的機械的研磨法により研磨を行う工程であって、半導体基板上にポリシリコン膜が表出した状態になる工程と；半導体基板を洗浄する工程とを有する半導体装置の製造方法であって、半導体基板を洗浄する工程は、酸性の第１の洗浄液を用いて洗浄を行う第１の工程Ｓ１０と；第１の工程の後に、第２の洗浄液を用いて超音波洗浄を行う第２の工程Ｓ１２と；第２の工程の後に、アルカリ性の第３の洗浄液を用いて洗浄を行う第３の工程Ｓ１３とを有している。 （もっと読む）

【課題】特性の良好な半導体装置の製造方法を提供する。特に、ＳＡＭｓ膜および有機半導体材料を用いた良好な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、第１基板(S1)の最上層に自己組織化単分子膜(17)を形成する工程と、第２基板(S2)の最上層に有機半導体膜(23)を形成する工程と、前記第１基板の前記自己組織化単分子膜と前記第２基板の前記有機半導体膜を密着させる工程と、を有する。このように、自己組織化単分子膜と有機半導体膜とをそれぞれ別の基板上に形成し、密着させることで、有機半導体膜の形成時にその下層のＳＡＭｓ膜の影響を解消でき、有機半導体膜の特性を向上させることができる。 （もっと読む）

【課題】可撓性基板上に信頼性の高い半導体装置を歩留まりよく作製する。
【解決手段】耐熱性を有する基板上にＴＦＴを形成される構造にて、前記耐熱性を有する基板とＴＦＴとの間に剥離層を形成する。さらに所望する半導体装置が形成される隙間（平面上で半導体装置と、半導体装置と、の間の領域）の、剥離層の膜厚を変える、すなわち剥離層に段差を設ける加工工程を有する。その後、可撓性基板に素子を転置する。この構造により、例え前記転置する工程にてクラックが入るのを避けられない状態でも、前記半導体装置が形成される間の段差に選択的にクラックが入りやすくすることにより、所望の素子自体へのダメージを避け、歩留まりを高くすることができる。 （もっと読む）

【課題】半導体装置の特性を向上させる。特に、遮光膜を用いながら貼り合わせ精度の向上を図ることのできる半導体装置の製造方法を提供する。
【解決手段】半導体装置を、支持基板（１０Ｓ）上の全面に遮光性膜（１３）を堆積する工程と、支持基板上の全面に堆積された遮光性膜上に絶縁膜（１５）を堆積する工程と、絶縁膜（１５）上に半導体基板を貼り合わせる工程と、半導体基板を薄膜化し、半導体膜（２０）を形成する工程と、遮光性膜、絶縁膜および半導体膜を、連続してパターニングする工程と、半導体膜（２０Ｐ）上に半導体素子を形成する工程と、により形成する。かかる方法によれば、遮光性膜を支持基板上の全面に堆積する（デポ膜とする）ことで、その表面が平坦な状態で半導体基板と貼り合わせることが可能となり、貼り合わせ精度の向上を図ることができる。 （もっと読む）

【課題】低温での貼り合わせが可能で、しかも、ＳＯＩ膜中の金属汚染量を低減させる手法を提供すること。
【解決手段】プラズマ処理して表面活性化させた単結晶Ｓｉ基板１０と石英基板２０を低温で貼り合わせ、これに外部衝撃を付与して単結晶シリコンのバルクからシリコン膜を機械的に剥離してシリコン膜（ＳＯＩ膜）１２を備えた半導体基板（ＳＯＩ基板）を得る。次にこのＳＯＩ基板を６００℃〜１２５０℃の温度で熱処理し、プラズマ処理等の工程においてＳＯＩ膜／石英基板界面およびＳＯＩ膜中に偶発的に混入した金属不純物をシリコン膜１２の表面領域にゲッタリングする。そして、最後に、熱処理後のＳＯＩ基板のシリコン膜１２の表面層（ゲッタリング層）を除去して最終的なＳＯＩ膜１３とし、半導体基板（ＳＯＩ基板）を得る。 （もっと読む）