半導体装置の製造方法及びＴＥＧ素子
【課題】ＴＥＧの被検査配線に非接触で電位を印加し、非接触で被検査配線の欠陥の有無及び位置を迅速に特定する。
【解決手段】半導体基板１の上面に光起電力素子２を形成し、光起電力素子２上に形成された絶縁層３上面に、一端が光起電力素子２の正電極２−１に接続されかつ他端が光起電力素子２の負電極２−２に接続された被検査配線４ｔを形成し、半導体基板１下面から光１１を入射して光起電力素子２を励起して被検査配線４ｔの両端に電位差を発生させ、非接触走査型表面電位顕微鏡を用いて被検査配線４ｔの表面電位分布を測定する工程とを有する。
【解決手段】半導体基板１の上面に光起電力素子２を形成し、光起電力素子２上に形成された絶縁層３上面に、一端が光起電力素子２の正電極２−１に接続されかつ他端が光起電力素子２の負電極２−２に接続された被検査配線４ｔを形成し、半導体基板１下面から光１１を入射して光起電力素子２を励起して被検査配線４ｔの両端に電位差を発生させ、非接触走査型表面電位顕微鏡を用いて被検査配線４ｔの表面電位分布を測定する工程とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非接触の走査型表面電位顕微鏡を用いてＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）内の配線の欠陥、例えば断線又は短絡を検出することで、半導体装置の配線形成工程を監視する半導体装置の製造方法及びその短絡位置の特定が容易なＴＥＧ素子に関する。
【背景技術】
【０００２】
半導体装置の素子内配線の開発あるいは量産工程では、製造条件と配線の欠陥との関連、例えば配線形状又はパターニング条件等の配線製造条件と、断線又は短絡の発生箇所、発生頻度及びこれらの欠陥の形態との統計的な関連を調査し、その結果を早期に製造条件へフィードバックすることで半導体装置の製造歩留りを向上させている。
【０００３】
かかる配線の欠陥に関する調査では、製造条件と配線の欠陥との関連が明瞭になるように、被検査配線として単純な配線パターン、例えば配線を間隔を設けて複数本平行に配置したいわゆるラインアンドスペースの配線パターンを有するＴＥＧがしばしば用いられている。このようなＴＥＧを用いて欠陥を検出し、欠陥の位置を特定し、さらに必要ならば欠陥の直接観測がなされる。これにより、欠陥の発生要因を統計的に把握するとともに、直接観測によりその原因を特定することもできる。
【０００４】
ＴＥＧ内の配線の欠陥は、配線の電気的導通の有無により検出することができる。例えは、ラインアンドスペースの配線の両端間の導通の有無により断線が検出され、また絶縁されるべき隣接する配線との間の導通の有無により隣接配線間の短絡が検出される。さらに、導通が途切れる位置を検出することで、断線箇所を特定することができる。
【０００５】
従来、このような配線の導通検査は、配線の表面に接触針を当接させ、接触針間の導通を検出することでなされていた。しかし、接触針を用いる検査で欠陥の有無及び発生箇所を特定するには、時間がかかり早急な製造条件へのフィードバックが難しい。また、接触針の当接により配線表面の傷又は塵埃が発生することもあり、インラインでの検査に用いるには適さない。
【０００６】
かかる難点を解消するために、電子顕微鏡のＶＣ（ボルテージコントラスト）を利用した検査方法が開発されている。この方法では、電子ビームをＴＥＧの表面に照射して配線を帯電させ、帯電した配線の電圧分布を電子顕微鏡像のコントラストとして観測する。従って、配線への電圧印加及び電圧分布の観測が非接触でなされるので、検査時間が短く、かつ配線の傷や塵埃も発生しないので、インラインでの検査が可能である。また、配線の欠陥箇所及び欠陥形状を直接観測することも容易である。
【０００７】
しかし、このＶＣを利用する方法で配線像のコントラストを明瞭にするには、高電流密度の電子ビームを照射して配線の電圧差を大きくしなければならない。ところが、４５ｎｍ以下の細い配線が用いられ、機械的強度が劣るポーラスな低誘電率絶縁材料が絶縁層として利用されるようになると、これらの細い配線及び低誘電率絶縁層は高密度電流の電子ビームの照射により破壊されるおそれがある。このため、将来使用されるような微細配線あるいは低誘電率絶縁層上に形成された配線では明瞭な配線像を観測しにくく、欠陥の検出が困難になっている。
【０００８】
非接触で配線の電位差を観測する手段として、ケルビン力顕微鏡（ＫＦＭ）が知られている。ケルビン力顕微鏡は走査型プローブ顕微鏡の一つであり、ＴＥＧ表面の電圧分布を非接触で観測することができる。
【０００９】
しかし、ケルビン力顕微鏡を用いて配線の電圧分布を観測するには、配線に電圧を印加しなければならない。従来、ＴＥＧの配線への電圧印加は、配線に電源電圧が印加された接触針を接触する方法、あるいはコロナ放電によりＴＥＧ表面の配線へ電荷を供給する方法が採用されていた。しかし、接触針を用いては完全な非接触検査はできず、またコロナ放電による電荷供給は不安定であり、安定した電圧を印加することができない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３１８１２７号公報
【特許文献２】特開２００７−３０３８５２号公報
【特許文献３】特開２０００−０６８３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、ＴＥＧ内の配線の表面に接触針を当接して配線の断線及び短絡を検査する従来の半導体装置の製造方法では、検査時間が長く、製造条件への迅速なフィードバックをかけ難いという問題があった。
【００１２】
従来の電子顕微鏡を用いた検査方法は、電子ビームで配線に電荷を供給するため非接触で迅速に検査することができる。しかし、明瞭なコントラストの配線像を得るには高電流密度の電子ビームを照射しなければならず、細い配線あるいは機械強度が弱い絶縁層が破壊されるという問題がある。
【００１３】
また、ケルビン力顕微鏡を用いて配線の断線及び短絡を検査する従来の半導体装置の製造方法では、接触針を配線へ接触させて電圧を印可するので、完全な非接触の検査がなされず、検査時間が長くなってしまう。また、コロナ放電により配線へ電荷を供給する方法では、安定した電圧を印加することができず、再現性に優れた検査をすることが難しい。
【００１４】
本発明は、走査型表面電位顕微鏡を用い、非接触でＴＥＧの被検査配線の欠陥を検出することができる半導体装置の製造方法及びＴＥＧ素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の第１の構成は、半導体基板の上面に光起電力素子を形成する工程と、前記半導体基板上に前記光起電力素子を被覆する絶縁層を形成する工程と、前記絶縁層の上面に、一端が前記光起電力素子の正電極に接続されかつ他端が前記光起電力素子の負電極に接続された複数の被検査配線を形成する工程と、前記半導体基板の下面から光を入射して前記光起電力素子を励起し、前記被検査配線の両端に電位差を発生させる工程と、非接触で表面電位を測定する走査型表面電位顕微鏡を用いて、前記被検査配線の表面電位分布を測定する工程と、前記表面電位分布に基づき、前記被検査配線の断線を検出する工程とを有する半導体装置の製造方法として構成する。
【発明の効果】
【００１６】
本発明によれば、ＴＥＧの被検査配線の両端に、半導体基板に形成された光起電力素子から電圧が供給されるので、配線に電圧を印加するために外部から配線へ電圧を供給する必要がない。このため、非接触型の走査型表面電位顕微鏡を用いて完全な非接触による被検査配線の欠陥検査することができるので、検査が早く検査結果を迅速に製造条件へフィードバックすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態の配線パターン平面図
【図２】本発明の第１実施形態の配線パターン断面図
【図３】本発明の第１実施形態の配線製造工程断面図
【図４】本発明の第１実施形態での検査工程を説明するための配線パターン平面図
【図５】本発明の第１実施形態での配線電位図
【図６】本発明の第１実施形態での欠陥検出方法を説明するための表面電位分布図
【図７】本発明の第２実施形態の配線パターン平面図
【図８】本発明の第２実施形態の配線パターン断面図
【図９】本発明の第３実施形態の配線パターン平面図
【図１０】本発明の第３実施形態の配線パターン断面図
【図１１】本発明の第４実施形態の配線パターン平面図
【図１２】本発明の第４実施形態の配線パターン断面図
【図１３】本発明の第５実施形態の配線パターン平面図
【図１４】本発明の第５実施形態の配線パターン断面図
【図１５】本発明の半導体ウエーハ平面図
【図１６】ケルビン力顕微鏡の斜視図
【図１７】本発明のケルビン力顕微鏡の主要部断面図。
【発明を実施するための形態】
【００１８】
本発明の第１実施形態は、ＴＥＧ内に形成された被検査配線の断線及び短絡を検出する欠陥検査工程を有する半導体装置の製造方法に関する。なお、本第１実施形態では、半導体ウエーハ、例えばシリコンウエーハからなる半導体基板上面に、集積回路からなる半導体装置及び被検査配線を備えたＴＥＧを混載して形成している。
【００１９】
図１は本発明の第１実施形態の配線パターン平面図であり、ＴＥＧの配線パターンを表している。図２は本発明の第１実施形態の配線パターン断面図であり、図２（ａ）は図１のＡＡ’断面を、図２（ｂ）は図１のＢＢ’断面を表している。
【００２０】
まず、ＴＥＧの配線パターンを説明する。
【００２１】
図１を参照して、本第１実施形態にかかるＴＥＧの配線４は、互いに平行に配置された直線状の複数の被検査配線４ｔと、被検査配線４ｔに平行にかつ被検査配線４ｔに隣接して配置された直線状の複数のフローテング配線４ｆとを含む。なお、これらの被検査配線４ｔ及びフローテング配線４ｆは、必要に応じて互いに平行な曲線状（間隔が一定の曲線状）あるいは互いに平行な折曲線状（直線部の間隔が一定の折曲線状）とすることもできる。
【００２２】
ＴＥＧの配線４は、さらに被検査配線４ｔの延在方向（図１の紙面左右方向）に直交する方向（図１の紙面上下方向）に互いに平行に延在する２本の直線状配線からなるｎ型接続部６ｎ及びｐ型接続部６ｐを含む。このｎ型接続部６ｎ及び接続部６ｐはそれぞれ被検査配線４ｔの両端に配置される。そして、被検査配線４ｔの一端がｎ型接続部６ｎに接続され、被検査配線４ｔの他の一端がｐ型接続部６ｐに接続されている。従って、被検査配線４ｔは、２本のｎ型及びｐ型接続部６ｎ、６ｐの間を繋ぐように配置される。なお、ｎ型接続部６ｎ及びｐ型接続部６ｐは、被検査配線４ｔと一体に形成することができる。
【００２３】
これに対して、フローテング配線４ｆは、他の配線から絶縁されて配置される。このフローテング配線４ｔ及び被検査配線４ｔは、例えば、同一配線幅を有し、配線幅と同一の配線間隔を有するラインアンドスペースのパターンとして形成される。
【００２４】
以下、本第１実施形態のＴＥＧの構造を説明する。
【００２５】
図２を参照して、半導体基板１上面に、ｐ型半導体基板１をｐ型領域２ｐとし、半導体基板１の上面に形成されたｎ型領域２ｎとを有するｐｎ接合型の光電池からなる光起電力素子２が形成されている。この光起電力素子２のｎ型領域２ｎ及びｐ型領域２ｐ（半導体基板１）の表面には、それぞれシリサイド層からなる正電極２−１及び負電極２−２が形成されている。
【００２６】
半導体基板１上面に、光起電力素子２を被覆して絶縁膜３が形成され、この絶縁膜３上面に配線４、例えばダマシン構造の銅配線４（被検査配線４ｔ、フローテング配線４ｆ及びｎ型及びｐ型接合部６ｎ、６ｐ）が埋設されている。さらに、ｎ型及びｐ型接合部６ｎ、６ｐの下面に、絶縁層３を貫通し、ｎ型接合部６ｎと正電極２−１とを接続するピア５及びｐ型接合部６ｐと負電極２−２とを接続するピア５が設けられている。従って、被検査配線４ｔの両端はそれぞれ、ｎ型接続部６ｎ、ｐ型接続部６ｐ及びビア５を介して、光起電力素子２の正電極２−１及び負電極２−２に接続される。
【００２７】
次に、本発明の第１実施形態の半導体装置の製造工程について説明する。
【００２８】
図３は本発明の第１実施形態の配線製造工程断面図であり、製造途中のＴＥＧの断面構造（図１のＡＡ’断面）を表している。
【００２９】
図３（ａ）を参照して、本第１実施形態の半導体装置の製造方法では、まず、半導体基板１の上面に、半導体装置のトランジスタ形成工程と同時に光起電力素子２を形成する。もちろん、必要ならばトランジスタの形成工程とは別工程で光起電力素子２を形成してもよい。光起電力素子２は、ｐ型半導体基板１上面にイオン注入によりｎ型領域２ｎを形成した後、ｎ型領域２ｎ及びｐ型半導体基板１上面にサリサイド工程によりシリサイド層からなる正及び負電極２−１、２−２を形成することで製造される。なお、半導体基板１は、光起電力素子２を励起する波長の光（図２中の光１１）を透過し、後述する被検査配線４ｔの検査に必要な光起電力を生ずる程度の厚さと光透過率とを有するものであればよく、例えばシリコン基板又はＧａＡｓ等の化合物半導体を用いることができる。
【００３０】
次いで、図３（ｂ）を参照して、半導体基板１上に、絶縁層３の下層を構成する下層絶縁膜３ａとなる、例えば厚さ１００ｎｍの低誘電体絶縁膜を形成する。そして、この下層絶縁層３ａをエッチングして、下層絶縁層３ａを貫通し底面に正電極２−１の上面を表出するビアホール及び負電極２−２の上面を表出するビアホールを形成し、これらのビアホールをタングステンプラグで埋込みビア５を形成する。
【００３１】
次いで、図３（ｃ）を参照して、絶縁層３の上層を構成する上層絶縁膜３ｂとなる、ビア５及び下層絶縁層３ａ上面を被覆する例えば厚さ１００ｎｍの低誘電体絶縁膜を形成する。この下層絶縁層３ａ及び上層絶縁層３ｂは、低誘電体膜からなる絶縁層３を構成する。
【００３２】
次いで、上層絶縁層３ｂの上面に、被検査配線４ｔ、フローテング配線４ｆ、ｎ型及びｐ型接続部６ｎ、６ｐからなる配線４パターンを画定する溝を形成する。このとき、ｎ型及びｐ型接続部６ｎ、６ｐを画定する溝の底にビア５の上端面が表出される。次いで、溝を配線金属、例えば銅で埋込み、ｎ型及びｐ型接続部６ｎ、６ｐを含むダマシン構造の銅配線４を形成する。
【００３３】
このＴＥＧ内の被検査配線４ｔ及びフローテング配線４ｆは、例えば幅が４５ｎｍ、間隔が４５ｎｍのラインアンドスペースとして形成される。通常はこれに加えて、その前後の幅と間隔を有するラインアンドスペースからなる配線パターンを有する複数のＴＥＧを含めて形成される。
【００３４】
上述の工程を経て、第１実施形態のＴＥＧが製造された。なお、上記ＴＥＧの各製造工程、例えば下層絶縁層３ｂ、上層絶縁層３ａ、ビア５及び配線４の形成工程は、半導体装置の製造工程と同時に形成することが、半導体装置の配線製造工程を正確に評価するという観点から好ましい。
【００３５】
次いで、被検査配線４ｔの欠陥検査工程を行う。
【００３６】
図１６はケルビン力顕微鏡の斜視図であり、走査型表面電位顕微鏡として用いられるケルビン力顕微鏡の主要な構成を表している。また、図１７は本発明のケルビン力顕微鏡の主要部断面図であり、本発明に使用された走査型表面電位顕微鏡の探針３７及びＸＹステージ３３の構造を表している。
【００３７】
図１６及び図１７を参照して、ケルビン力顕微鏡（ＫＦＭ）は、半導体基板１を載置するＸＹステージ３３と、アーム３２と、ＸＹステージを駆動する制御部３４と、計測部３５とを備える。
【００３８】
アーム３２は、その下端に探針３７をカンチレバーを介して保持する探針駆動部３１を有し、探針３７を半導体基板１上に支持する。この探針３７は、計測部３５又は制御部３４から探針駆動部３１に印加される制御電圧により、ＸＹ面内の所定方位に走査される。
【００３９】
ＸＹステージ３３は、少なくとも中央部に透明な透明部３３ａが設けられ、ＸＹステージ３３の中央直下に設けられた光源３６からの光１１をＸＹステージ３３上面に透過させる。従って、ＸＹステージ３３上に載置された半導体基板１の裏面（下面）に、光源３６からの光１１が下方から入射される。
【００４０】
また、ＸＹステージ３３の周縁部にＸＹステージ３３を上下に貫通する貫通穴３３ｂが設けられ、その貫通穴３３ｂに緩挿する接触針３８が上下可動に設けられる。この接触針３８の上端は半導体基板１の裏面に接触し、下端は計測部３５から所定電位が供給されているリード線３５ｂに接続される。従って、半導体基板１は、接触針３８を介して計測部３５から供給される所定電位に保持される。
【００４１】
計測部３５は、リード線３５ａを介して探針３７に交流電圧を印加し探針３７を上下振動させるとともに、探針３７の上下振動が抑制されるように探針３７と半導体基板１表面との間の電位差を制御する。そして、このときの探針３７と半導体基板１表面との間の電位差に基づき、半導体基板１の表面電位を測定する。
【００４２】
本第１実施形態の欠陥検査工程では、まず、ＴＥＧの配線４パターンが形成された半導体基板１をＸＹステージ上に載置する。そして、制御装置３４はリード線３４ｂを介してＸＹステージ３３を駆動し、検査すべきＴＥＧが探針３７直下にくるように半導体基板１を位置決めする。さらに、探針３７を半導体基板１の表面に所定の距離まで近接させるために、リード線３４ａを介してアーム３２を下降する。
【００４３】
次に、再び図２及び図１６を参照して、半導体基板１の下面から光源３６からの光１１を入射し、半導体基板１に形成された光起電力素子２を励起して正負電極２−１、２−２間に電位差を生じさせる。この正負電極２−１、２−２の電位は、それぞれビア５を介して配線４のｎ極接続部６ｎ及びｐ極接続部６ｐに印加される。その結果、ｎ極接続部６ｎ及びｐ極接続部６ｐ間に、正負電極２−１、２−２間の電位差と等しい電圧（電位差）が発生する。このため、被検査配線４ｔの両端に正負電極２−１、２−２間の電位差と等しい電圧が印可されるので、被検査配線４ｔに電流が流れ、被検査配線４ｔの延在方向に沿って電圧（電位）勾配が生ずる。これにより、被検査配線４ｔが形成された半導体基板１の表面に電位分布が発生する。
【００４４】
次いで、探針３７が半導体基板１表面を所定の走査方向に移動するように、ＸＹテーブルを駆動し、又は、探針駆動部３１を用いて探針３７を駆動する。これにより、半導体基板１の走査方向の表面電位分布が測定される。
【００４５】
次に、本第１実施形態での配線４の欠陥検出工程を詳細に説明する。
【００４６】
図４は本発明の第１実施形態での検査工程を説明するための配線パターン平面図であり、欠陥７として短絡部７ｓ及び断線部７ｃを有する被検査配線４ｔを含む配線４を表している。なお、図４に示した配線４パターンは、欠陥７以外は図１に示した配線４パターンと同一である。
【００４７】
図４を参照して、直線ＣＣ’に沿って延在する被検査配線４ｔは、ｘ座標Ｘｃの位置に断線部７ｃが形成されており、その位置で断線している。なお、本明細書ではｘ軸を被検査配線４ｔの延在方向に採り、ｙ軸を半導体基板１上面に含まれるｘ軸に直交する方向に採っている。また、直線ＤＤ’に沿って延在するフローテング配線４ｆに隣接する（図４の紙面下側に隣接する）被検査配線４ｔは、ｘ座標Ｘｓの位置に短絡部７ｓが形成されており、その位置で隣接するフローテング配線４ｆに短絡している。
【００４８】
欠陥検出工程では、ケルビン力顕微鏡３０の探針３７を、被検査配線４ｔの延在方向に直交する（ｙ軸に平行な）走査線１２に沿って半導体基板１表面を走査させ、走査線１２に沿う半導体基板１の表面電位分布を測定した。この走査線１２は、例えばｘ座標Ｘ０を通る直線とする。
【００４９】
図５は本発明の第１実施形態での配線電位分布図であり、被検査配線４ｔ及びフローテング配線４ｆの延在方向に沿う電圧分布を表している。なお、図５（ａ）は、図４中の直線ＡＡ’及び直線ＢＢ’に沿う電圧分布を、図５（ｂ）は、図４中の直線ＣＣ’に沿う電圧分布を、及び、図５（ｃ）は、図４中の直線ＤＤ’に沿う電圧分布を表している。また、比較を容易にするために、図５（ｂ）及び図５（ｃ）中に図５（ａ）に示す電圧分布を破線Ａ及び破線Ｂで表示している。
【００５０】
図５（ａ）を参照して、直線Ａで示すように、被検査配線４ｔの電位は、ｎ極接続部６ｎに接続するｘ座標Ｘｎの位置で、ｎ極接続部６ｎの電位Ｖｎ、即ち光起電力素子２の正電極２−１の電位Ｖｎに保持される。一方、ｐ極接続部６ｐに接続するｘ座標Ｘｐの位置で、ｐ極接続部６ｐの電位Ｖｐ、即ち光起電力素子２の負電極２−２の電位Ｖｐに保持される。従って、欠陥７が存在しない正常な被検査配線４ｔ、例えは直線ＡＡ’に沿う被検査配線４ｔでは、その表面電位は、被検査配線の延在方向（直線ＡＡ’）に沿って電位Ｖｎから電位Ｖｐまで一定の電圧勾配で降圧する電位分布を形成する。その結果、被検査配線３４ｔと走査線１２とが交差するｘ座標Ｘ０の位置では、被検査配線４ｔの電位Ｖｏは電位Ｖｎと電位Ｖｐとの中間値をとり、
Ｖｏ＝（Ｖｎ−Ｖｐ）×（Ｘ０−Ｘｐ）／（Ｘｎ−Ｘｐ）＋Ｖｐ （１）
で与えられる。例えば、走査線１２が被検査配線４ｔの中央を通る場合、Ｖｏ＝（Ｖｎ＋Ｖｐ）／２となる。
【００５１】
他方、断線及び隣接する被検査配線４ｔへの短絡がない正常なフローテング配線４ｆは、直線Ｂで示すように、そのときの各種条件で定まるフローテング電位Ｖｆに保持されている。従って、フローテング配線４ｔの全長にわたり常に電位Ｖｆが観測される。
【００５２】
図６は本発明の第１実施形態での欠陥検出方法を説明するための表面電位分布図であり、走査線１２に沿う半導体基板１の表面電位分布と欠陥との関係を表している。なお、図６（ａ）は図４に示した配線４パターンの一部分を、図６（ｂ）は正常な被検査配線４ｔ（短絡部７ｓ及び断線部７ｃ等の欠陥７がない被検査配線４ｔ）で観測された表面電圧分布を、及び、図６（ｃ）は図６（ａ）に示した短絡部７ｓ及び断線部７ｃを有する被検査配線４ｔで観測された表面電位分布を表している。なお、図６（ｂ）及び図６（ｃ）とも、ケルビン力顕微鏡を用いて走査線１２に沿って観察した表面電位分布を表している。
【００５３】
図６（ｂ）を参照して、欠陥がない配線４パターンにおいて観測された表面電位分布は、最大電位が被検査配線４ｔ直上で観測される電位Ｖｏを有し、及び、最小電位がフローテング配線４ｆ直上で観測される電位Ｖｆを有する正弦波形状であった。この表面電位分布は、図５（ａ）を参照して、走査線１２と交差する位置（ｘ座標Ｘｏ）における被検査配線４ｔ及びフローテング配線４ｆの電位がそれぞれ、電位Ｖｏ及び電位Ｖｆであることに由来している。かかる表面電位分布を走査距離（走査線１２の延在方向への走査距離）を時間軸と見做してスペクトル分析すると、被検査配線４ｔ及びフローテング配線４ｆの周期（ピッチ）に対応する周期及びその倍数周期のスペクトルが観測された。
【００５４】
なお、既述したように、被検査配線４ｔの電位Ｖｏ及びフローテング配線４ｔの電位Ｖｆは、それぞれ走査線１２と交差する位置（ｘ座標Ｘｏ）及びフローテング電位Ｖｆに寄与する諸条件に依存する。従って、被検査配線４ｔの電位Ｖｏ及びフローテング配線４ｔの電位Ｖｆの高低は、走査線１２の位置及びフローテング電位の付与条件によって逆転することもある。また、必要ならば、走査線１２のｘ座標Ｘｏを適切に調整して、表面電位分布を観測に適した振幅、例えばスペクトル分析に適した振幅にすることもできる。
【００５５】
次に、図６（ｃ）及び図５を参照して、短絡部７ｓ及び断線部７ｃからなる欠陥７を有する配線４パターンにおいて観測される表面電位分布を説明する。
【００５６】
まず断線部７ｃを有する被検査配線４ｔでは、図５（ｂ）中の折曲線Ｃを参照して、断線部７ｃよりｎ極接続部６ｎよりの間（ｘ座標Ｘｃからｘ座標Ｘｎまで）の電位はｎ極接続部６ｎの電位Ｖｎに保持され、他方、断線部７ｃよりｐ極接続部６ｐよりの間（ｘ座標Ｘｃからｘ座標Ｘｐまで）の電位はｐ極接続部６ｐの電位Ｖｐに保持される。従って、破談部７ｃが走査線１２位置（ｘ座標Ｘｎ）よりｎ極接続部６ｎに近い側にある場合、観測される被検査配線４ｔの電位はｐ極接続部６ｐの電位Ｖｐに等しく、逆に、破談部７ｃが走査線１２位置（ｘ座標Ｘｎ）よりｐ極接続部６ｐに近い側にある場合、観測される被検査配線４ｔの電位はｎ極接続部６ｎの電位Ｖｎに等しい。なお、これらの電位Ｖｎ、Ｖｐは、直線Ａ及び直線Ｃを参照して、正常な被検査配線４ｔで観測される電位Ｖｏと異なる電位を有する。このため、容易に断線部７ｃの有無を検出することができる。
【００５７】
図６（ｃ）を参照して、観測された表面電位分布は、断線部７ｃが存在する被検査配線４ｔの位置で電位Ｖｐまで低下している。このように、被検査配線４ｔの電位がｐ極接続部６ｐの電位Ｖｐまで低下すした場合は、この被検査配線４ｔは断線部７ｃを有し、かつ断線部７ｃが走査線１２よりｎ極接続部６ｎ側に存在すると判定する。逆に、被検査配線４ｔの電位がｎ極接続部６ｎの電位Ｖｎまで上昇した場合は、この被検査配線４ｔは断線部７ｃを有し、かつ断線部７ｃが走査線１２よりｐ極接続部６ｐ側に存在すると判定する。このように、表面電位分布から、断線部７ｃの有無と、そのおおよその位置（走査線１２を挟むいずれかの側）とが検出される。
【００５８】
次に、短絡部７ａを有する被検査配線４ｔでは、図５（ｃ）中の直線Ｄを参照して、短絡部７ｓを介して隣接する被検査配線４ｔと短絡するフローテング配線４ｆの電位は、短絡部７ｓ位置（ｘ座標Ｘｓ）における被検査配線４ｔの電位Ｖｓに等しくなる。この電位Ｖｓは、フローテング配線４ｆの電位勾配を一定として、
Ｖｓ＝（Ｖｎ−Ｖｐ）×（Ｘｓ−Ｘｐ）／（Ｘｎ−Ｘｐ）＋Ｖｐ （２）
となる。これから、短絡部７ｓのｘ座標Ｘｓは、
Ｘｓ＝（Ｖｓ−Ｖｐ）×（Ｘｎ−Ｘｐ）／（Ｖｎ−Ｖｐ）＋Ｘｐ （３）
として求めることができる。ここで、光起電力素子２の起電力（Ｖｎ−Ｖｐ）は既知であり、Ｘｎ、Ｘｐも既知であるから、電位Ｖｓを測定することで短絡部７ｓのｘ座標Ｘｓを算出することができる。
【００５９】
図６（ｃ）を参照して、観測された表面電位分布の中で、短絡部７ｓが存在するフローテング配線４ｆの位置の表面電位が、上述した電位Ｖｓまで上昇している。このように、フローテング配線４ｆの位置で、正常のフローテング配線４ｆのフローテング電位Ｖｆと異なる電位Ｖｓが観測された場合、この電位Ｖｓが観測されたフローテング配線４ｆに隣接する被検査配線４ｔが短絡部７ｓを有すると判定する。上述したように、フローテング配線４ｔの電位を観測することで、短絡部７ｓの有無を判定することができる。さらに、観測された電位Ｖｓを式２に代入して、短絡部７ｓのｘ座標Ｘｓを算出することもできる。
【００６０】
上述した短絡部７ｓの検出において、短絡したフローテング配線４ｆであっても、その電位Ｖｓが正常なフローテング配線４ｆのフローテング電位Ｖｆに等しい場合は、正常な配線４の表面電位分布と同一になるため短絡部７ｓを検出することができない。かかる事態は、異なるｘ座標Ｘｏを有する２本の走査線１２に沿って２回の表面電位分布の観測を行うことで、あるいは放電又は電荷供給によりフローテング電位Ｖｆを変動させて表面電位分布を観測することで回避することがてきる。
【００６１】
上述した断線部７ｃ及び短絡部７ｓの欠陥検出工程において、観測された表面電位分布の周波数解析、例えばスペクトル分析を初めになすことが好ましい。断線部７ｃ及び短絡部７ｓは、正常な配線４の表面電位分布に、基本周期又は１／２周期ずれた位置に欠陥起因の電位Ｖｓ、Ｖｃを追加する。かかる表面電位分布の変化はスペクトル分布に鋭敏に反映されるから、極めて迅速かつ容易に欠陥の有無を判定することができる。
【００６２】
上記欠陥検出工程に続けて、短絡部７ｓ及び断線部７ｃの直接観測を行った。この直接観測は、まず短絡部７ｓ及び断線部７ｃのｘ座標Ｘｓ、Ｘｃを特定し、必要ならばその部分の絶縁膜を譲許して、走査型電子顕微鏡を用いで観察した。短絡部７ｓのｘ座標Ｘｓは上述したように電圧Ｖｓから容易に算出することができる。これに対して、断線部７ｃのｘ座標Ｘｃは、断線部７ｃの存在が選出された被検査配線４ｔに沿って、その延在方向（ｘ軸方向）に探針３７を走査し、表面電位が急変する位置を検出し、この位置を断線部７ｃのｘ座標Ｘｃとすることで特定することができる。
【００６３】
上述した本発明の第１実施形態の半導体製造方法によれば、被検査配線４ｔへの電位が半導体基板１に形成された光起電力素子２から供給されるので、完全な非接触による迅速な欠陥検出がなされる。また、短絡部７ｓのｘ座標Ｘｓを、表面電位分布の観測のみで容易にかつ迅速に特定することができる。従って、接触針による配線４の破壊及び塵埃の発生がないのでインラインでの観測が可能であり、かつ検査が迅速なので容易に迅速な製造工程へのフィードバックがなされる。
【００６４】
本発明の第２実施形態は、ビアチェーンを構成する被検査配線の断線部の検出方法に関する。
【００６５】
図７は本発明の第２実施形態の配線パターン平面図であり、ＴＥＧ内の配線４の形状を表している。、図８は本発明の第２実施形態の配線パターン断面図であり、図７中の直線ＡＡ’断面を表している。
【００６６】
図７及び図８を参照して、本第２実施形態の配線４は、ｎ極接続部６ｎとｐ極接続部６ｐとの間に、互いに平行にｘ軸方向（図面の左右方向）に延在する被検査配線４ｔを配したものである。
【００６７】
各被検査配線４ｔは、絶縁層３中に埋設された２本の下層被検査配線４ｓｔ−１、４ｓｔ−２と、前縁層３表面に形成されたダマシン構造を有する３本の上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３と、下層被検査配線４ｓｔ−１、４ｓｔ−２と上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３とを接続するビア８とから構成される。なお、これら配線の分割数は必要に応じて任意の数に設定することができる。
【００６８】
これら上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３及び下層被検査配線４ｓｔ−１、４ｓｔ−２は、同一直線上に配置され、その延在方向（前記同一直線の伸長方向）に互いに分離されて配置されている。そして、上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３が分離する隙間（平面視したときの隙間）に、下層被検査配線４ｓｔ−１、４ｓｔ−２が位置するように配置される。このとき、上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３及び下層被検査配線４ｓｔ−１、４ｓｔ−２の端部が重なるように配置される。ビア８は、この重なる端部を接続するよに形成される。このように形成された被検査配線４ｔは、上層被検査配線４ｔ−１、ビア８、下層被検査配線４ｓｔ−１、ビア８、上層被検査配線４ｔ−２、ビア８、下層被検査配線４ｓｔ−２、ビア８、上層被検査配線４ｔ−３の順で直列接続されたビアチェーン構造を有する直線状の配線として構成される。
【００６９】
この被検査配線４ｔを構成する両端に位置する上層被検査配線４ｔ−１、４ｔ−３は、それぞれｎ極接続部６ｎ及びｐ極接続部６ｐと一体に形成され、これらｎ極接続部６ｎ及びｐ極接続部６ｐに接続される。
【００７０】
本第２実施形態のＴＥＧは、以下の工程により形成された。
【００７１】
まず、第１実施形態と同様の工程で半導体基板１上面に光起電力素子２を形成する。ついで、下層絶縁膜３ａを形成し、下層絶縁膜３ａを貫通してそれぞれ正電極２−１及び負電極２−２に接続するビア５下部形成する。次いで、下層絶縁膜３ａ上面にダマシン構造のＣｕ下層被検査配線４ｓｔ−１、４ｓｔ−２を形成する。同時に、ビア８下部の上端に接続するビア接続用配線５ｓを形成する。
【００７２】
次いで、下層被検査配線４ｓｔ−１、４ｓｔ−２及びビア接続用配線５ｓを埋め込む上層絶縁層３ｂを形成する。次いで、上層絶縁層３ｂを貫通して下層被検査配線４ｓｔ−１、４ｓｔ−２の両端に接続するビア８を形成する。同時に、上層絶縁層３ｂを貫通してビア接続用配線５ｓに接続するビア５上部を形成する。これにより、ビア下部、ビア接続用配線５ｓ及びビア上部からなるビア５が形成される。次いで、上層絶縁層３ａ上面にダマシン構造のＣｕ上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３、及び、ｎ極及びｐ極接続部６ｎ、６ｐを形成する。かかる工程を経て本第２実施形態のＴＥＧが形成された。
【００７３】
本第２実施形態では、ケルビン力顕微鏡を用いた第１実施形態の欠陥検出工程と同様の工程により被検査配線４ｔの欠陥を検出する。但し、フローテング配線４ｆを備えていないので、短絡部７ｓの検出はなされず、専ら断線部７ｃのみを検出する。半導体製造工程の配線形成条件を決定する際に、とくに注目すべき欠陥を他の多様な欠陥から分離して傑出することが望ましい場合がある。本第２実施形態によれは、短絡部７ｓの有無に拘わらず断線部７ｃのみを検出することができる。
【００７４】
さらに、本第２実施形態では、被検査配線４ｔは多数のビア８により直列に接続されている。従って、とくにビアの接続不良が問題とされる場合に、ビアの接続不良を効果的に調査できる点で有効である。
【００７５】
上述した本第２実施形態での断線線部７ｃの検出は、既述のように第１実施形態と同様に被検査配線４ｔの表面電位分布を観測することでなされる。しかし、絶縁層３に埋設されている下層被検査配線４ｔ配線の表面電位は難しい。このため、表面電位分布の観測では、被検査配線４ｔが絶縁層３上に表出する部分、例えば上層被検査配線４ｔ−２を横切るように走査線１２を設定する。
【００７６】
本発明の第３実施形態は、第１実施形態の被検査配線４ｔ及びフローテング配線４ｆをビアチェーン構造としたＴＥＧ配線に関する。
【００７７】
図９は本発明の第３実施形態の配線パターン平面図であり、被検査配線４ｔ及びフローテング配線４ｆを含む配線４パターンを表している。、図１０は本発明の第３実施形態の配線パターン断面図であり、図１０（ａ）及び（ｂ）はそれぞれ、図９中の直線ＡＡ’断面及び直線ＢＢ’断面を表している。
【００７８】
図９を参照して、第３実施形態の配線４パターンは、ビアチェーン構造を除くと、他はほぼ第１実施形態と同様である。
【００７９】
図９及び図１０（ａ）を参照して、第３実施形態の被検査配線４ｔは第２実施形態の被検査配線４ｔと同様のビアチェーン構造、即ち直線上に分割して配置された上層被検査配線４ｔ−１〜４ｔ−５と、その分割部分の隙間に配置され、かつ、絶縁層３中に埋設された下層被検査配線４ｓｔ−１〜４ｓｔ−４と、その両配線間を接続するビア８とから構成されるビアチェーン構造を有する。
【００８０】
他方、フローテング配線４ｆは、図９及び図１０（ｂ）を参照して、被検査配線４ｔと同様のビアチェーン構造をなし、絶縁層３上に形成され、直線上に分割して配置された上層フローテング配線４ｆ−１〜４ｆ−３と、その分割部分の隙間及びフローテング配線４ｆの両端部分に配置された下層フローテング配線４ｓｆ−１〜４ｓｆ−４と、上層フローテング配線４ｆ−１〜４ｆ−３と下層フローテング配線４ｓｆ−１〜４ｓｆ−４とを接続してビアチェーン構造を形成するピア８とから構成される。なお、フローテング配線４ｔは被検査配線４の間に配置され、両者によりラインアンドスペース構造を構成する。また、下層フローテング配線４ｓｆ−１〜４ｓｆ−４は下層被検査配線４ｓｔ−１〜４ｓｔ−４と同様にして同時に形成される。
【００８１】
本第３実施形態では、配線４の欠陥検出は第１実施形態と同様の方法でなされる。但し、表面電位分布の測定は、第２実施形態と同様に被検査配線４ｔが絶縁層３上面に表出している部分、例えば上層被検査配線４ｔ−３を横切る走査線上でなされる。
【００８２】
本第３実施形態によると、フローテング配線４ｆを備えるため、被検査配線４ｔの断線部７ｃ及び短絡部７ｓの両方の欠陥を検出することができる。しかも、多数のビア８を含むビアチェーン構造の配線４を用いるので、ビア８部分の接続不良及びビア８部分の短絡が効率よく検出される。従って、ビア８の接続不良及び短絡の発生頻度等を調べる場合にとくに適している。
【００８３】
本発明の第４実施形態は、上下層間を複数のビアにより接続した２層構造の被検査配線４ｔを有するＴＥＧに関する。
【００８４】
図１１は本発明の第４実施形態の配線パターン平面図であり、２層構造の配線４パターンを表している。図１２は本発明の第４実施形態の配線パターン断面図であり、図１２（ａ）及び（ｂ）はそれぞれ、図１１中の直線ＡＡ’断面及び直線ＢＢ’断面を表している。
【００８５】
図１１を参照して、本第４実施形態の配線４パターンは、二層配線構造を除く他は第１実施形態と同様である。図１２（ａ）を参照して、被検査配線４ｔ及びフローテング配線４ｆは、第１実施形態と同様に、絶縁層３の上面に形成されたダマシン構造のＣｕ配線からなる。
【００８６】
本第４実施形態では、図１２（ｂ）を参照して、被検査配線４ｔ及びフローテング配線４ｆと同一パターンを有する下層被検査配線４ｓｔ及び下層フローテング配線４ｓｆがそれぞれの配線直下の絶縁層３中に埋設されている。そして、被検査配線４ｔ及びフローテング配線４ｆは、それぞれその直下に埋設された下層被検査配線４ｓｔ及び下層フローテング配線４ｓｔと、延在方向に沿って設けられた多数のビア８により接続されている。即ち、被検査配線４ｔ及びフローテング配線４ｆは、それぞれビアで接続された２層の配線構造をなす。
【００８７】
この２層配線構造を有する本第４実施形態によれば、２層構造の一方の層の配線が断線しても、他方の層の配線とビアとにより断線部分を迂回する線路が形成されるため、断線により表面電位分布が変化する機会が減少する。このため、断線に対する検出感度が低下する。断線の検出は、他の欠陥、例えば短絡部７ｓの検出に対する妨害となるが、その感度が低下するから、他の欠陥、例えば短絡部７ｓを高感度で検出することができる。
【００８８】
本発明の第５実施形態は、ゲート電極を接続するビアチェーン構造の配線に関する。
【００８９】
図１３は本発明の第５実施形態の配線パターン平面図である。図１４は本発明の第５実施形態の配線パターン断面図であり、図１３中の直線ＡＡ’に沿う断面を表している。
【００９０】
図１３及び図１４を参照して、本第５実施形態は、下層被検査配線４ｓｔ−１、４ｓｔ−２がゲート絶縁膜９上に形成されたゲート電極から構成される他は、第２実施形態と同様である。
【００９１】
図１４を参照して、第５実施形態では、半導体基板１上面に、ｐ型半導体基板１をｐ型領域とし、ｐ型半導体基板１上面に形成されたｎウエルをｎ型領域２ｎとする光起電力素子２を形成する。次いで、ｎ型領域２ｎの一部上面にゲート絶縁膜９を形成し、そのゲート絶縁膜８上に複数の、例えば２個の下層被検査配線４ｓｔ−１、４ｓｔ−２を形成する。この下層被検査配線４ｓｔ−１、４ｓｔ−２は、半導体装置のトランジスタのゲート電極と同時に形成される。もちろん、必要ならば、異なる製造条件の下で形成してもよい。なお、通常は、同一ＴＥＧ内に異なるゲート長の下層被検査配線４ｓｔ−１、４ｓｔ−２を複数組形成する。
【００９２】
さらに、半導体基板１上に、下層被検査配線４ｓｔ−１、４ｓｔ−２を被覆する絶縁層３を形成した後、第２実施形態と同様にして、絶縁層３を貫通して下層被検査配線４ｓｔ−１、４ｓｔ−２に接続するビア６、ｎ型及びｐ型接続部６ｎ、６ｐに接続するビア５、及び、絶縁層３上面にダマシン構造を有するＣｕ配線からなる上層被検査配線４ｔ−１〜４ｔ−３を形成する。このビア６、８及び上層被検査配線４ｔ−１〜４ｔ−３の形成工程は第２実施形態と（即ち第１実施形態と）同様である。
【００９３】
これにより、ゲート絶縁膜９上に形成されたゲート電極を下層被検査配線４ｓｔ−１、４ｓｔ−２とする、第２実施形態と同様のビアチェーン構造の配線４が形成された。なお、必要ならば、光起電力素子２とｎ型及びｐ型接続部６ｎ、６ｐ層とを接続するビア５の下端面にシリサイド層からなる正及び負電極を形成することもできる。
【００９４】
本段５実施形態によれば、ビアチェーン構造のゲート電極配線の断線を選択的に検出することができる。
【００９５】
上述した第１〜第５実施形態のＴＥＧは、以下に説明するように、半導体装置の開発段階に応じてその中から適切な一つ又は複数のＴＥＧを選択して用いることが好ましい。
【００９６】
図１５は本発明の半導体ウエーハ平面図であり、半導体基板（半導体ウエーハ）上に配置されたＴＥＧ及び半導体装置の形成領域を表している。なお、図１（ａ）〜（ｃ）は、それぞれ第１〜第３実施例の半導体ウエーハを表している。
【００９７】
図１５を参照して、本発明に係る半導体装置の製造方法では、半導体ウエーハ１（半導体基板１）の主面に、集積回路からなる半導体装置が形成れさるべき矩形の半導体装置形成領域２０が行列状に配置されている。以下、説明を簡明にするため、半導体装置形成領域２０が、半導体ウエーハ１主面に上に３行、３列に配置された例について説明する。
【００９８】
図１５（ａ）を参照して、第１実施例は、半導体ウエーハ１の主面に配置された全ての半導体形成領域２０をＴＥＧの形成領域として使用する。即ち、本来は半導体装置が形成されるべき各半導体形成領域２０内に、複数のＴＥＧ２１〜２４が形成され、半導体ウエーハ１主面上には半導体装置は形成されない。
【００９９】
これら複数のＴＥＧ２１〜２４は、第１〜第５実施形態のＴＥＧの中から、調査対象として最も重要とされる欠陥を容易に検出し、製造条件との関連を容易に分析し得るＴＥＧを選択して用いる。このとき、複数のＴＥＧ２１〜２４のそれぞれを異なるものとして複数種類の欠陥についての関連を調査してもよく、全てを同一として多数のデータ収集に基づく調査の精密化を図ることもできる。
【０１００】
かかる第１実施例は、多種類かつ多量のデータを収集可能であるから、欠陥発生の状況が未知の段階、例えば半導体装置の開発初期の段階、あるいは半導体装置の配線パターン又はその製造条件の大幅な変更があった段階に用いて、実際に発生する欠陥の概略を把握するに適している。
【０１０１】
図１５（ｂ）を参照して、第２実施例は、半導体ウエーハ１の主面に配置された半導体形成領域２０のうち、一部の複数領域、例えば２個の半導体形成領域２０をＴＥＧの形成領域として使用する。例えば、２個の半導体形成領域２０内に複数のＴＥＧ２１〜２４を形成し、残りの７個の半導体形成領域２０内に集積回路（半導体装置）を形成する。
【０１０２】
この第２実施例では、半導体製造工程の中で発生する特定の欠陥に関する調査を効果的に行うことができる。このため、半導体装置の量産初期の段階に用いることで、重要となる特定の欠陥と製造条件との関連を調べるのに適している。
【０１０３】
図１５（ｃ）を参照して、第３実施例のＴＥＧ２５は、半導体ウエーハ１の主面に配置された半導体形成領域２０の間、例えばスライスラインに配置される。従って、半導体装置形成領域２０には半導体装置（集積回路）が形成され、ＴＥＧは形成されない。このＴＥＧ２５は、特定の欠陥を選択的に検出できることが望ましく、かかる適切なＴＥＧを第１〜第５実施形態の中から選択して用いられる。
【０１０４】
この第３実施形態は、同一半導体ウエーハ１上に形成される半導体装置の個数が、ＴＥＧ形成に影響されず、常に最大にすることができる。このため、半導体装置の量産段階における製造条件の監視に適している。
【産業上の利用可能性】
【０１０５】
本発明を半導体装置の開発又は量産における製造条件と欠陥との関連の調査に適用することで、製造条件と配線の欠陥との調査結果を迅速に製造条件へフィードバックすることができるのて、半導体装置の開発及び量産工程における製造条件の調整を迅速に行うことができる。
【符号の説明】
【０１０６】
１ 半導体基板（半導体ウエーハ）
２ 光起電力素子
２ｐ ｐ型領域
２ｎ ｎ型領域
２−１正電極
２−２負電極
３ 絶縁層
３ａ 下層絶縁層
３ｂ 上層絶縁層
４ 配線
４ｔ 被検査配線
４ｔ−１〜４ｔ〜５ 上層被検査配線
４ｆ フローテング配線
４ｆ−１〜４ｆ−３ 上層フローテング配線
４ｓｔ、４ｓｔ−１〜４ｓｔ−４ 下層被検査配線
４ｓｆ、４ｓｆ−１〜４ｓｆ−４ 下層フローテング配線
５、８ ビア
５ｓ ビア接続用配線
６ｎ ｎ極接続部
６ｐ ｐ極接続部
７ 欠陥
７ｓ 短絡部
７ｃ 断線部
９ ゲート絶縁膜
１１ 光
１２ 走査線
２０ 半導体装置形成領域
２１〜２４、２５ ＴＥＧ
３０ ケルビン力顕微鏡（ＫＦＭ）
３１ 探針駆動部
３２ アーム
３３ ＸＹステージ
３３ａ 透明部
３３ｂ 貫通穴
３４ 制御部
３４ａ、３４ｂ、３５ａ、３６ｂ リード線
３５ 計測部
３６ 光源
３７ 探針
３８ 接触針
【技術分野】
【０００１】
本発明は非接触の走査型表面電位顕微鏡を用いてＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）内の配線の欠陥、例えば断線又は短絡を検出することで、半導体装置の配線形成工程を監視する半導体装置の製造方法及びその短絡位置の特定が容易なＴＥＧ素子に関する。
【背景技術】
【０００２】
半導体装置の素子内配線の開発あるいは量産工程では、製造条件と配線の欠陥との関連、例えば配線形状又はパターニング条件等の配線製造条件と、断線又は短絡の発生箇所、発生頻度及びこれらの欠陥の形態との統計的な関連を調査し、その結果を早期に製造条件へフィードバックすることで半導体装置の製造歩留りを向上させている。
【０００３】
かかる配線の欠陥に関する調査では、製造条件と配線の欠陥との関連が明瞭になるように、被検査配線として単純な配線パターン、例えば配線を間隔を設けて複数本平行に配置したいわゆるラインアンドスペースの配線パターンを有するＴＥＧがしばしば用いられている。このようなＴＥＧを用いて欠陥を検出し、欠陥の位置を特定し、さらに必要ならば欠陥の直接観測がなされる。これにより、欠陥の発生要因を統計的に把握するとともに、直接観測によりその原因を特定することもできる。
【０００４】
ＴＥＧ内の配線の欠陥は、配線の電気的導通の有無により検出することができる。例えは、ラインアンドスペースの配線の両端間の導通の有無により断線が検出され、また絶縁されるべき隣接する配線との間の導通の有無により隣接配線間の短絡が検出される。さらに、導通が途切れる位置を検出することで、断線箇所を特定することができる。
【０００５】
従来、このような配線の導通検査は、配線の表面に接触針を当接させ、接触針間の導通を検出することでなされていた。しかし、接触針を用いる検査で欠陥の有無及び発生箇所を特定するには、時間がかかり早急な製造条件へのフィードバックが難しい。また、接触針の当接により配線表面の傷又は塵埃が発生することもあり、インラインでの検査に用いるには適さない。
【０００６】
かかる難点を解消するために、電子顕微鏡のＶＣ（ボルテージコントラスト）を利用した検査方法が開発されている。この方法では、電子ビームをＴＥＧの表面に照射して配線を帯電させ、帯電した配線の電圧分布を電子顕微鏡像のコントラストとして観測する。従って、配線への電圧印加及び電圧分布の観測が非接触でなされるので、検査時間が短く、かつ配線の傷や塵埃も発生しないので、インラインでの検査が可能である。また、配線の欠陥箇所及び欠陥形状を直接観測することも容易である。
【０００７】
しかし、このＶＣを利用する方法で配線像のコントラストを明瞭にするには、高電流密度の電子ビームを照射して配線の電圧差を大きくしなければならない。ところが、４５ｎｍ以下の細い配線が用いられ、機械的強度が劣るポーラスな低誘電率絶縁材料が絶縁層として利用されるようになると、これらの細い配線及び低誘電率絶縁層は高密度電流の電子ビームの照射により破壊されるおそれがある。このため、将来使用されるような微細配線あるいは低誘電率絶縁層上に形成された配線では明瞭な配線像を観測しにくく、欠陥の検出が困難になっている。
【０００８】
非接触で配線の電位差を観測する手段として、ケルビン力顕微鏡（ＫＦＭ）が知られている。ケルビン力顕微鏡は走査型プローブ顕微鏡の一つであり、ＴＥＧ表面の電圧分布を非接触で観測することができる。
【０００９】
しかし、ケルビン力顕微鏡を用いて配線の電圧分布を観測するには、配線に電圧を印加しなければならない。従来、ＴＥＧの配線への電圧印加は、配線に電源電圧が印加された接触針を接触する方法、あるいはコロナ放電によりＴＥＧ表面の配線へ電荷を供給する方法が採用されていた。しかし、接触針を用いては完全な非接触検査はできず、またコロナ放電による電荷供給は不安定であり、安定した電圧を印加することができない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３１８１２７号公報
【特許文献２】特開２００７−３０３８５２号公報
【特許文献３】特開２０００−０６８３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、ＴＥＧ内の配線の表面に接触針を当接して配線の断線及び短絡を検査する従来の半導体装置の製造方法では、検査時間が長く、製造条件への迅速なフィードバックをかけ難いという問題があった。
【００１２】
従来の電子顕微鏡を用いた検査方法は、電子ビームで配線に電荷を供給するため非接触で迅速に検査することができる。しかし、明瞭なコントラストの配線像を得るには高電流密度の電子ビームを照射しなければならず、細い配線あるいは機械強度が弱い絶縁層が破壊されるという問題がある。
【００１３】
また、ケルビン力顕微鏡を用いて配線の断線及び短絡を検査する従来の半導体装置の製造方法では、接触針を配線へ接触させて電圧を印可するので、完全な非接触の検査がなされず、検査時間が長くなってしまう。また、コロナ放電により配線へ電荷を供給する方法では、安定した電圧を印加することができず、再現性に優れた検査をすることが難しい。
【００１４】
本発明は、走査型表面電位顕微鏡を用い、非接触でＴＥＧの被検査配線の欠陥を検出することができる半導体装置の製造方法及びＴＥＧ素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の第１の構成は、半導体基板の上面に光起電力素子を形成する工程と、前記半導体基板上に前記光起電力素子を被覆する絶縁層を形成する工程と、前記絶縁層の上面に、一端が前記光起電力素子の正電極に接続されかつ他端が前記光起電力素子の負電極に接続された複数の被検査配線を形成する工程と、前記半導体基板の下面から光を入射して前記光起電力素子を励起し、前記被検査配線の両端に電位差を発生させる工程と、非接触で表面電位を測定する走査型表面電位顕微鏡を用いて、前記被検査配線の表面電位分布を測定する工程と、前記表面電位分布に基づき、前記被検査配線の断線を検出する工程とを有する半導体装置の製造方法として構成する。
【発明の効果】
【００１６】
本発明によれば、ＴＥＧの被検査配線の両端に、半導体基板に形成された光起電力素子から電圧が供給されるので、配線に電圧を印加するために外部から配線へ電圧を供給する必要がない。このため、非接触型の走査型表面電位顕微鏡を用いて完全な非接触による被検査配線の欠陥検査することができるので、検査が早く検査結果を迅速に製造条件へフィードバックすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態の配線パターン平面図
【図２】本発明の第１実施形態の配線パターン断面図
【図３】本発明の第１実施形態の配線製造工程断面図
【図４】本発明の第１実施形態での検査工程を説明するための配線パターン平面図
【図５】本発明の第１実施形態での配線電位図
【図６】本発明の第１実施形態での欠陥検出方法を説明するための表面電位分布図
【図７】本発明の第２実施形態の配線パターン平面図
【図８】本発明の第２実施形態の配線パターン断面図
【図９】本発明の第３実施形態の配線パターン平面図
【図１０】本発明の第３実施形態の配線パターン断面図
【図１１】本発明の第４実施形態の配線パターン平面図
【図１２】本発明の第４実施形態の配線パターン断面図
【図１３】本発明の第５実施形態の配線パターン平面図
【図１４】本発明の第５実施形態の配線パターン断面図
【図１５】本発明の半導体ウエーハ平面図
【図１６】ケルビン力顕微鏡の斜視図
【図１７】本発明のケルビン力顕微鏡の主要部断面図。
【発明を実施するための形態】
【００１８】
本発明の第１実施形態は、ＴＥＧ内に形成された被検査配線の断線及び短絡を検出する欠陥検査工程を有する半導体装置の製造方法に関する。なお、本第１実施形態では、半導体ウエーハ、例えばシリコンウエーハからなる半導体基板上面に、集積回路からなる半導体装置及び被検査配線を備えたＴＥＧを混載して形成している。
【００１９】
図１は本発明の第１実施形態の配線パターン平面図であり、ＴＥＧの配線パターンを表している。図２は本発明の第１実施形態の配線パターン断面図であり、図２（ａ）は図１のＡＡ’断面を、図２（ｂ）は図１のＢＢ’断面を表している。
【００２０】
まず、ＴＥＧの配線パターンを説明する。
【００２１】
図１を参照して、本第１実施形態にかかるＴＥＧの配線４は、互いに平行に配置された直線状の複数の被検査配線４ｔと、被検査配線４ｔに平行にかつ被検査配線４ｔに隣接して配置された直線状の複数のフローテング配線４ｆとを含む。なお、これらの被検査配線４ｔ及びフローテング配線４ｆは、必要に応じて互いに平行な曲線状（間隔が一定の曲線状）あるいは互いに平行な折曲線状（直線部の間隔が一定の折曲線状）とすることもできる。
【００２２】
ＴＥＧの配線４は、さらに被検査配線４ｔの延在方向（図１の紙面左右方向）に直交する方向（図１の紙面上下方向）に互いに平行に延在する２本の直線状配線からなるｎ型接続部６ｎ及びｐ型接続部６ｐを含む。このｎ型接続部６ｎ及び接続部６ｐはそれぞれ被検査配線４ｔの両端に配置される。そして、被検査配線４ｔの一端がｎ型接続部６ｎに接続され、被検査配線４ｔの他の一端がｐ型接続部６ｐに接続されている。従って、被検査配線４ｔは、２本のｎ型及びｐ型接続部６ｎ、６ｐの間を繋ぐように配置される。なお、ｎ型接続部６ｎ及びｐ型接続部６ｐは、被検査配線４ｔと一体に形成することができる。
【００２３】
これに対して、フローテング配線４ｆは、他の配線から絶縁されて配置される。このフローテング配線４ｔ及び被検査配線４ｔは、例えば、同一配線幅を有し、配線幅と同一の配線間隔を有するラインアンドスペースのパターンとして形成される。
【００２４】
以下、本第１実施形態のＴＥＧの構造を説明する。
【００２５】
図２を参照して、半導体基板１上面に、ｐ型半導体基板１をｐ型領域２ｐとし、半導体基板１の上面に形成されたｎ型領域２ｎとを有するｐｎ接合型の光電池からなる光起電力素子２が形成されている。この光起電力素子２のｎ型領域２ｎ及びｐ型領域２ｐ（半導体基板１）の表面には、それぞれシリサイド層からなる正電極２−１及び負電極２−２が形成されている。
【００２６】
半導体基板１上面に、光起電力素子２を被覆して絶縁膜３が形成され、この絶縁膜３上面に配線４、例えばダマシン構造の銅配線４（被検査配線４ｔ、フローテング配線４ｆ及びｎ型及びｐ型接合部６ｎ、６ｐ）が埋設されている。さらに、ｎ型及びｐ型接合部６ｎ、６ｐの下面に、絶縁層３を貫通し、ｎ型接合部６ｎと正電極２−１とを接続するピア５及びｐ型接合部６ｐと負電極２−２とを接続するピア５が設けられている。従って、被検査配線４ｔの両端はそれぞれ、ｎ型接続部６ｎ、ｐ型接続部６ｐ及びビア５を介して、光起電力素子２の正電極２−１及び負電極２−２に接続される。
【００２７】
次に、本発明の第１実施形態の半導体装置の製造工程について説明する。
【００２８】
図３は本発明の第１実施形態の配線製造工程断面図であり、製造途中のＴＥＧの断面構造（図１のＡＡ’断面）を表している。
【００２９】
図３（ａ）を参照して、本第１実施形態の半導体装置の製造方法では、まず、半導体基板１の上面に、半導体装置のトランジスタ形成工程と同時に光起電力素子２を形成する。もちろん、必要ならばトランジスタの形成工程とは別工程で光起電力素子２を形成してもよい。光起電力素子２は、ｐ型半導体基板１上面にイオン注入によりｎ型領域２ｎを形成した後、ｎ型領域２ｎ及びｐ型半導体基板１上面にサリサイド工程によりシリサイド層からなる正及び負電極２−１、２−２を形成することで製造される。なお、半導体基板１は、光起電力素子２を励起する波長の光（図２中の光１１）を透過し、後述する被検査配線４ｔの検査に必要な光起電力を生ずる程度の厚さと光透過率とを有するものであればよく、例えばシリコン基板又はＧａＡｓ等の化合物半導体を用いることができる。
【００３０】
次いで、図３（ｂ）を参照して、半導体基板１上に、絶縁層３の下層を構成する下層絶縁膜３ａとなる、例えば厚さ１００ｎｍの低誘電体絶縁膜を形成する。そして、この下層絶縁層３ａをエッチングして、下層絶縁層３ａを貫通し底面に正電極２−１の上面を表出するビアホール及び負電極２−２の上面を表出するビアホールを形成し、これらのビアホールをタングステンプラグで埋込みビア５を形成する。
【００３１】
次いで、図３（ｃ）を参照して、絶縁層３の上層を構成する上層絶縁膜３ｂとなる、ビア５及び下層絶縁層３ａ上面を被覆する例えば厚さ１００ｎｍの低誘電体絶縁膜を形成する。この下層絶縁層３ａ及び上層絶縁層３ｂは、低誘電体膜からなる絶縁層３を構成する。
【００３２】
次いで、上層絶縁層３ｂの上面に、被検査配線４ｔ、フローテング配線４ｆ、ｎ型及びｐ型接続部６ｎ、６ｐからなる配線４パターンを画定する溝を形成する。このとき、ｎ型及びｐ型接続部６ｎ、６ｐを画定する溝の底にビア５の上端面が表出される。次いで、溝を配線金属、例えば銅で埋込み、ｎ型及びｐ型接続部６ｎ、６ｐを含むダマシン構造の銅配線４を形成する。
【００３３】
このＴＥＧ内の被検査配線４ｔ及びフローテング配線４ｆは、例えば幅が４５ｎｍ、間隔が４５ｎｍのラインアンドスペースとして形成される。通常はこれに加えて、その前後の幅と間隔を有するラインアンドスペースからなる配線パターンを有する複数のＴＥＧを含めて形成される。
【００３４】
上述の工程を経て、第１実施形態のＴＥＧが製造された。なお、上記ＴＥＧの各製造工程、例えば下層絶縁層３ｂ、上層絶縁層３ａ、ビア５及び配線４の形成工程は、半導体装置の製造工程と同時に形成することが、半導体装置の配線製造工程を正確に評価するという観点から好ましい。
【００３５】
次いで、被検査配線４ｔの欠陥検査工程を行う。
【００３６】
図１６はケルビン力顕微鏡の斜視図であり、走査型表面電位顕微鏡として用いられるケルビン力顕微鏡の主要な構成を表している。また、図１７は本発明のケルビン力顕微鏡の主要部断面図であり、本発明に使用された走査型表面電位顕微鏡の探針３７及びＸＹステージ３３の構造を表している。
【００３７】
図１６及び図１７を参照して、ケルビン力顕微鏡（ＫＦＭ）は、半導体基板１を載置するＸＹステージ３３と、アーム３２と、ＸＹステージを駆動する制御部３４と、計測部３５とを備える。
【００３８】
アーム３２は、その下端に探針３７をカンチレバーを介して保持する探針駆動部３１を有し、探針３７を半導体基板１上に支持する。この探針３７は、計測部３５又は制御部３４から探針駆動部３１に印加される制御電圧により、ＸＹ面内の所定方位に走査される。
【００３９】
ＸＹステージ３３は、少なくとも中央部に透明な透明部３３ａが設けられ、ＸＹステージ３３の中央直下に設けられた光源３６からの光１１をＸＹステージ３３上面に透過させる。従って、ＸＹステージ３３上に載置された半導体基板１の裏面（下面）に、光源３６からの光１１が下方から入射される。
【００４０】
また、ＸＹステージ３３の周縁部にＸＹステージ３３を上下に貫通する貫通穴３３ｂが設けられ、その貫通穴３３ｂに緩挿する接触針３８が上下可動に設けられる。この接触針３８の上端は半導体基板１の裏面に接触し、下端は計測部３５から所定電位が供給されているリード線３５ｂに接続される。従って、半導体基板１は、接触針３８を介して計測部３５から供給される所定電位に保持される。
【００４１】
計測部３５は、リード線３５ａを介して探針３７に交流電圧を印加し探針３７を上下振動させるとともに、探針３７の上下振動が抑制されるように探針３７と半導体基板１表面との間の電位差を制御する。そして、このときの探針３７と半導体基板１表面との間の電位差に基づき、半導体基板１の表面電位を測定する。
【００４２】
本第１実施形態の欠陥検査工程では、まず、ＴＥＧの配線４パターンが形成された半導体基板１をＸＹステージ上に載置する。そして、制御装置３４はリード線３４ｂを介してＸＹステージ３３を駆動し、検査すべきＴＥＧが探針３７直下にくるように半導体基板１を位置決めする。さらに、探針３７を半導体基板１の表面に所定の距離まで近接させるために、リード線３４ａを介してアーム３２を下降する。
【００４３】
次に、再び図２及び図１６を参照して、半導体基板１の下面から光源３６からの光１１を入射し、半導体基板１に形成された光起電力素子２を励起して正負電極２−１、２−２間に電位差を生じさせる。この正負電極２−１、２−２の電位は、それぞれビア５を介して配線４のｎ極接続部６ｎ及びｐ極接続部６ｐに印加される。その結果、ｎ極接続部６ｎ及びｐ極接続部６ｐ間に、正負電極２−１、２−２間の電位差と等しい電圧（電位差）が発生する。このため、被検査配線４ｔの両端に正負電極２−１、２−２間の電位差と等しい電圧が印可されるので、被検査配線４ｔに電流が流れ、被検査配線４ｔの延在方向に沿って電圧（電位）勾配が生ずる。これにより、被検査配線４ｔが形成された半導体基板１の表面に電位分布が発生する。
【００４４】
次いで、探針３７が半導体基板１表面を所定の走査方向に移動するように、ＸＹテーブルを駆動し、又は、探針駆動部３１を用いて探針３７を駆動する。これにより、半導体基板１の走査方向の表面電位分布が測定される。
【００４５】
次に、本第１実施形態での配線４の欠陥検出工程を詳細に説明する。
【００４６】
図４は本発明の第１実施形態での検査工程を説明するための配線パターン平面図であり、欠陥７として短絡部７ｓ及び断線部７ｃを有する被検査配線４ｔを含む配線４を表している。なお、図４に示した配線４パターンは、欠陥７以外は図１に示した配線４パターンと同一である。
【００４７】
図４を参照して、直線ＣＣ’に沿って延在する被検査配線４ｔは、ｘ座標Ｘｃの位置に断線部７ｃが形成されており、その位置で断線している。なお、本明細書ではｘ軸を被検査配線４ｔの延在方向に採り、ｙ軸を半導体基板１上面に含まれるｘ軸に直交する方向に採っている。また、直線ＤＤ’に沿って延在するフローテング配線４ｆに隣接する（図４の紙面下側に隣接する）被検査配線４ｔは、ｘ座標Ｘｓの位置に短絡部７ｓが形成されており、その位置で隣接するフローテング配線４ｆに短絡している。
【００４８】
欠陥検出工程では、ケルビン力顕微鏡３０の探針３７を、被検査配線４ｔの延在方向に直交する（ｙ軸に平行な）走査線１２に沿って半導体基板１表面を走査させ、走査線１２に沿う半導体基板１の表面電位分布を測定した。この走査線１２は、例えばｘ座標Ｘ０を通る直線とする。
【００４９】
図５は本発明の第１実施形態での配線電位分布図であり、被検査配線４ｔ及びフローテング配線４ｆの延在方向に沿う電圧分布を表している。なお、図５（ａ）は、図４中の直線ＡＡ’及び直線ＢＢ’に沿う電圧分布を、図５（ｂ）は、図４中の直線ＣＣ’に沿う電圧分布を、及び、図５（ｃ）は、図４中の直線ＤＤ’に沿う電圧分布を表している。また、比較を容易にするために、図５（ｂ）及び図５（ｃ）中に図５（ａ）に示す電圧分布を破線Ａ及び破線Ｂで表示している。
【００５０】
図５（ａ）を参照して、直線Ａで示すように、被検査配線４ｔの電位は、ｎ極接続部６ｎに接続するｘ座標Ｘｎの位置で、ｎ極接続部６ｎの電位Ｖｎ、即ち光起電力素子２の正電極２−１の電位Ｖｎに保持される。一方、ｐ極接続部６ｐに接続するｘ座標Ｘｐの位置で、ｐ極接続部６ｐの電位Ｖｐ、即ち光起電力素子２の負電極２−２の電位Ｖｐに保持される。従って、欠陥７が存在しない正常な被検査配線４ｔ、例えは直線ＡＡ’に沿う被検査配線４ｔでは、その表面電位は、被検査配線の延在方向（直線ＡＡ’）に沿って電位Ｖｎから電位Ｖｐまで一定の電圧勾配で降圧する電位分布を形成する。その結果、被検査配線３４ｔと走査線１２とが交差するｘ座標Ｘ０の位置では、被検査配線４ｔの電位Ｖｏは電位Ｖｎと電位Ｖｐとの中間値をとり、
Ｖｏ＝（Ｖｎ−Ｖｐ）×（Ｘ０−Ｘｐ）／（Ｘｎ−Ｘｐ）＋Ｖｐ （１）
で与えられる。例えば、走査線１２が被検査配線４ｔの中央を通る場合、Ｖｏ＝（Ｖｎ＋Ｖｐ）／２となる。
【００５１】
他方、断線及び隣接する被検査配線４ｔへの短絡がない正常なフローテング配線４ｆは、直線Ｂで示すように、そのときの各種条件で定まるフローテング電位Ｖｆに保持されている。従って、フローテング配線４ｔの全長にわたり常に電位Ｖｆが観測される。
【００５２】
図６は本発明の第１実施形態での欠陥検出方法を説明するための表面電位分布図であり、走査線１２に沿う半導体基板１の表面電位分布と欠陥との関係を表している。なお、図６（ａ）は図４に示した配線４パターンの一部分を、図６（ｂ）は正常な被検査配線４ｔ（短絡部７ｓ及び断線部７ｃ等の欠陥７がない被検査配線４ｔ）で観測された表面電圧分布を、及び、図６（ｃ）は図６（ａ）に示した短絡部７ｓ及び断線部７ｃを有する被検査配線４ｔで観測された表面電位分布を表している。なお、図６（ｂ）及び図６（ｃ）とも、ケルビン力顕微鏡を用いて走査線１２に沿って観察した表面電位分布を表している。
【００５３】
図６（ｂ）を参照して、欠陥がない配線４パターンにおいて観測された表面電位分布は、最大電位が被検査配線４ｔ直上で観測される電位Ｖｏを有し、及び、最小電位がフローテング配線４ｆ直上で観測される電位Ｖｆを有する正弦波形状であった。この表面電位分布は、図５（ａ）を参照して、走査線１２と交差する位置（ｘ座標Ｘｏ）における被検査配線４ｔ及びフローテング配線４ｆの電位がそれぞれ、電位Ｖｏ及び電位Ｖｆであることに由来している。かかる表面電位分布を走査距離（走査線１２の延在方向への走査距離）を時間軸と見做してスペクトル分析すると、被検査配線４ｔ及びフローテング配線４ｆの周期（ピッチ）に対応する周期及びその倍数周期のスペクトルが観測された。
【００５４】
なお、既述したように、被検査配線４ｔの電位Ｖｏ及びフローテング配線４ｔの電位Ｖｆは、それぞれ走査線１２と交差する位置（ｘ座標Ｘｏ）及びフローテング電位Ｖｆに寄与する諸条件に依存する。従って、被検査配線４ｔの電位Ｖｏ及びフローテング配線４ｔの電位Ｖｆの高低は、走査線１２の位置及びフローテング電位の付与条件によって逆転することもある。また、必要ならば、走査線１２のｘ座標Ｘｏを適切に調整して、表面電位分布を観測に適した振幅、例えばスペクトル分析に適した振幅にすることもできる。
【００５５】
次に、図６（ｃ）及び図５を参照して、短絡部７ｓ及び断線部７ｃからなる欠陥７を有する配線４パターンにおいて観測される表面電位分布を説明する。
【００５６】
まず断線部７ｃを有する被検査配線４ｔでは、図５（ｂ）中の折曲線Ｃを参照して、断線部７ｃよりｎ極接続部６ｎよりの間（ｘ座標Ｘｃからｘ座標Ｘｎまで）の電位はｎ極接続部６ｎの電位Ｖｎに保持され、他方、断線部７ｃよりｐ極接続部６ｐよりの間（ｘ座標Ｘｃからｘ座標Ｘｐまで）の電位はｐ極接続部６ｐの電位Ｖｐに保持される。従って、破談部７ｃが走査線１２位置（ｘ座標Ｘｎ）よりｎ極接続部６ｎに近い側にある場合、観測される被検査配線４ｔの電位はｐ極接続部６ｐの電位Ｖｐに等しく、逆に、破談部７ｃが走査線１２位置（ｘ座標Ｘｎ）よりｐ極接続部６ｐに近い側にある場合、観測される被検査配線４ｔの電位はｎ極接続部６ｎの電位Ｖｎに等しい。なお、これらの電位Ｖｎ、Ｖｐは、直線Ａ及び直線Ｃを参照して、正常な被検査配線４ｔで観測される電位Ｖｏと異なる電位を有する。このため、容易に断線部７ｃの有無を検出することができる。
【００５７】
図６（ｃ）を参照して、観測された表面電位分布は、断線部７ｃが存在する被検査配線４ｔの位置で電位Ｖｐまで低下している。このように、被検査配線４ｔの電位がｐ極接続部６ｐの電位Ｖｐまで低下すした場合は、この被検査配線４ｔは断線部７ｃを有し、かつ断線部７ｃが走査線１２よりｎ極接続部６ｎ側に存在すると判定する。逆に、被検査配線４ｔの電位がｎ極接続部６ｎの電位Ｖｎまで上昇した場合は、この被検査配線４ｔは断線部７ｃを有し、かつ断線部７ｃが走査線１２よりｐ極接続部６ｐ側に存在すると判定する。このように、表面電位分布から、断線部７ｃの有無と、そのおおよその位置（走査線１２を挟むいずれかの側）とが検出される。
【００５８】
次に、短絡部７ａを有する被検査配線４ｔでは、図５（ｃ）中の直線Ｄを参照して、短絡部７ｓを介して隣接する被検査配線４ｔと短絡するフローテング配線４ｆの電位は、短絡部７ｓ位置（ｘ座標Ｘｓ）における被検査配線４ｔの電位Ｖｓに等しくなる。この電位Ｖｓは、フローテング配線４ｆの電位勾配を一定として、
Ｖｓ＝（Ｖｎ−Ｖｐ）×（Ｘｓ−Ｘｐ）／（Ｘｎ−Ｘｐ）＋Ｖｐ （２）
となる。これから、短絡部７ｓのｘ座標Ｘｓは、
Ｘｓ＝（Ｖｓ−Ｖｐ）×（Ｘｎ−Ｘｐ）／（Ｖｎ−Ｖｐ）＋Ｘｐ （３）
として求めることができる。ここで、光起電力素子２の起電力（Ｖｎ−Ｖｐ）は既知であり、Ｘｎ、Ｘｐも既知であるから、電位Ｖｓを測定することで短絡部７ｓのｘ座標Ｘｓを算出することができる。
【００５９】
図６（ｃ）を参照して、観測された表面電位分布の中で、短絡部７ｓが存在するフローテング配線４ｆの位置の表面電位が、上述した電位Ｖｓまで上昇している。このように、フローテング配線４ｆの位置で、正常のフローテング配線４ｆのフローテング電位Ｖｆと異なる電位Ｖｓが観測された場合、この電位Ｖｓが観測されたフローテング配線４ｆに隣接する被検査配線４ｔが短絡部７ｓを有すると判定する。上述したように、フローテング配線４ｔの電位を観測することで、短絡部７ｓの有無を判定することができる。さらに、観測された電位Ｖｓを式２に代入して、短絡部７ｓのｘ座標Ｘｓを算出することもできる。
【００６０】
上述した短絡部７ｓの検出において、短絡したフローテング配線４ｆであっても、その電位Ｖｓが正常なフローテング配線４ｆのフローテング電位Ｖｆに等しい場合は、正常な配線４の表面電位分布と同一になるため短絡部７ｓを検出することができない。かかる事態は、異なるｘ座標Ｘｏを有する２本の走査線１２に沿って２回の表面電位分布の観測を行うことで、あるいは放電又は電荷供給によりフローテング電位Ｖｆを変動させて表面電位分布を観測することで回避することがてきる。
【００６１】
上述した断線部７ｃ及び短絡部７ｓの欠陥検出工程において、観測された表面電位分布の周波数解析、例えばスペクトル分析を初めになすことが好ましい。断線部７ｃ及び短絡部７ｓは、正常な配線４の表面電位分布に、基本周期又は１／２周期ずれた位置に欠陥起因の電位Ｖｓ、Ｖｃを追加する。かかる表面電位分布の変化はスペクトル分布に鋭敏に反映されるから、極めて迅速かつ容易に欠陥の有無を判定することができる。
【００６２】
上記欠陥検出工程に続けて、短絡部７ｓ及び断線部７ｃの直接観測を行った。この直接観測は、まず短絡部７ｓ及び断線部７ｃのｘ座標Ｘｓ、Ｘｃを特定し、必要ならばその部分の絶縁膜を譲許して、走査型電子顕微鏡を用いで観察した。短絡部７ｓのｘ座標Ｘｓは上述したように電圧Ｖｓから容易に算出することができる。これに対して、断線部７ｃのｘ座標Ｘｃは、断線部７ｃの存在が選出された被検査配線４ｔに沿って、その延在方向（ｘ軸方向）に探針３７を走査し、表面電位が急変する位置を検出し、この位置を断線部７ｃのｘ座標Ｘｃとすることで特定することができる。
【００６３】
上述した本発明の第１実施形態の半導体製造方法によれば、被検査配線４ｔへの電位が半導体基板１に形成された光起電力素子２から供給されるので、完全な非接触による迅速な欠陥検出がなされる。また、短絡部７ｓのｘ座標Ｘｓを、表面電位分布の観測のみで容易にかつ迅速に特定することができる。従って、接触針による配線４の破壊及び塵埃の発生がないのでインラインでの観測が可能であり、かつ検査が迅速なので容易に迅速な製造工程へのフィードバックがなされる。
【００６４】
本発明の第２実施形態は、ビアチェーンを構成する被検査配線の断線部の検出方法に関する。
【００６５】
図７は本発明の第２実施形態の配線パターン平面図であり、ＴＥＧ内の配線４の形状を表している。、図８は本発明の第２実施形態の配線パターン断面図であり、図７中の直線ＡＡ’断面を表している。
【００６６】
図７及び図８を参照して、本第２実施形態の配線４は、ｎ極接続部６ｎとｐ極接続部６ｐとの間に、互いに平行にｘ軸方向（図面の左右方向）に延在する被検査配線４ｔを配したものである。
【００６７】
各被検査配線４ｔは、絶縁層３中に埋設された２本の下層被検査配線４ｓｔ−１、４ｓｔ−２と、前縁層３表面に形成されたダマシン構造を有する３本の上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３と、下層被検査配線４ｓｔ−１、４ｓｔ−２と上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３とを接続するビア８とから構成される。なお、これら配線の分割数は必要に応じて任意の数に設定することができる。
【００６８】
これら上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３及び下層被検査配線４ｓｔ−１、４ｓｔ−２は、同一直線上に配置され、その延在方向（前記同一直線の伸長方向）に互いに分離されて配置されている。そして、上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３が分離する隙間（平面視したときの隙間）に、下層被検査配線４ｓｔ−１、４ｓｔ−２が位置するように配置される。このとき、上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３及び下層被検査配線４ｓｔ−１、４ｓｔ−２の端部が重なるように配置される。ビア８は、この重なる端部を接続するよに形成される。このように形成された被検査配線４ｔは、上層被検査配線４ｔ−１、ビア８、下層被検査配線４ｓｔ−１、ビア８、上層被検査配線４ｔ−２、ビア８、下層被検査配線４ｓｔ−２、ビア８、上層被検査配線４ｔ−３の順で直列接続されたビアチェーン構造を有する直線状の配線として構成される。
【００６９】
この被検査配線４ｔを構成する両端に位置する上層被検査配線４ｔ−１、４ｔ−３は、それぞれｎ極接続部６ｎ及びｐ極接続部６ｐと一体に形成され、これらｎ極接続部６ｎ及びｐ極接続部６ｐに接続される。
【００７０】
本第２実施形態のＴＥＧは、以下の工程により形成された。
【００７１】
まず、第１実施形態と同様の工程で半導体基板１上面に光起電力素子２を形成する。ついで、下層絶縁膜３ａを形成し、下層絶縁膜３ａを貫通してそれぞれ正電極２−１及び負電極２−２に接続するビア５下部形成する。次いで、下層絶縁膜３ａ上面にダマシン構造のＣｕ下層被検査配線４ｓｔ−１、４ｓｔ−２を形成する。同時に、ビア８下部の上端に接続するビア接続用配線５ｓを形成する。
【００７２】
次いで、下層被検査配線４ｓｔ−１、４ｓｔ−２及びビア接続用配線５ｓを埋め込む上層絶縁層３ｂを形成する。次いで、上層絶縁層３ｂを貫通して下層被検査配線４ｓｔ−１、４ｓｔ−２の両端に接続するビア８を形成する。同時に、上層絶縁層３ｂを貫通してビア接続用配線５ｓに接続するビア５上部を形成する。これにより、ビア下部、ビア接続用配線５ｓ及びビア上部からなるビア５が形成される。次いで、上層絶縁層３ａ上面にダマシン構造のＣｕ上層被検査配線４ｔ−１、４ｔ−２、４ｔ−３、及び、ｎ極及びｐ極接続部６ｎ、６ｐを形成する。かかる工程を経て本第２実施形態のＴＥＧが形成された。
【００７３】
本第２実施形態では、ケルビン力顕微鏡を用いた第１実施形態の欠陥検出工程と同様の工程により被検査配線４ｔの欠陥を検出する。但し、フローテング配線４ｆを備えていないので、短絡部７ｓの検出はなされず、専ら断線部７ｃのみを検出する。半導体製造工程の配線形成条件を決定する際に、とくに注目すべき欠陥を他の多様な欠陥から分離して傑出することが望ましい場合がある。本第２実施形態によれは、短絡部７ｓの有無に拘わらず断線部７ｃのみを検出することができる。
【００７４】
さらに、本第２実施形態では、被検査配線４ｔは多数のビア８により直列に接続されている。従って、とくにビアの接続不良が問題とされる場合に、ビアの接続不良を効果的に調査できる点で有効である。
【００７５】
上述した本第２実施形態での断線線部７ｃの検出は、既述のように第１実施形態と同様に被検査配線４ｔの表面電位分布を観測することでなされる。しかし、絶縁層３に埋設されている下層被検査配線４ｔ配線の表面電位は難しい。このため、表面電位分布の観測では、被検査配線４ｔが絶縁層３上に表出する部分、例えば上層被検査配線４ｔ−２を横切るように走査線１２を設定する。
【００７６】
本発明の第３実施形態は、第１実施形態の被検査配線４ｔ及びフローテング配線４ｆをビアチェーン構造としたＴＥＧ配線に関する。
【００７７】
図９は本発明の第３実施形態の配線パターン平面図であり、被検査配線４ｔ及びフローテング配線４ｆを含む配線４パターンを表している。、図１０は本発明の第３実施形態の配線パターン断面図であり、図１０（ａ）及び（ｂ）はそれぞれ、図９中の直線ＡＡ’断面及び直線ＢＢ’断面を表している。
【００７８】
図９を参照して、第３実施形態の配線４パターンは、ビアチェーン構造を除くと、他はほぼ第１実施形態と同様である。
【００７９】
図９及び図１０（ａ）を参照して、第３実施形態の被検査配線４ｔは第２実施形態の被検査配線４ｔと同様のビアチェーン構造、即ち直線上に分割して配置された上層被検査配線４ｔ−１〜４ｔ−５と、その分割部分の隙間に配置され、かつ、絶縁層３中に埋設された下層被検査配線４ｓｔ−１〜４ｓｔ−４と、その両配線間を接続するビア８とから構成されるビアチェーン構造を有する。
【００８０】
他方、フローテング配線４ｆは、図９及び図１０（ｂ）を参照して、被検査配線４ｔと同様のビアチェーン構造をなし、絶縁層３上に形成され、直線上に分割して配置された上層フローテング配線４ｆ−１〜４ｆ−３と、その分割部分の隙間及びフローテング配線４ｆの両端部分に配置された下層フローテング配線４ｓｆ−１〜４ｓｆ−４と、上層フローテング配線４ｆ−１〜４ｆ−３と下層フローテング配線４ｓｆ−１〜４ｓｆ−４とを接続してビアチェーン構造を形成するピア８とから構成される。なお、フローテング配線４ｔは被検査配線４の間に配置され、両者によりラインアンドスペース構造を構成する。また、下層フローテング配線４ｓｆ−１〜４ｓｆ−４は下層被検査配線４ｓｔ−１〜４ｓｔ−４と同様にして同時に形成される。
【００８１】
本第３実施形態では、配線４の欠陥検出は第１実施形態と同様の方法でなされる。但し、表面電位分布の測定は、第２実施形態と同様に被検査配線４ｔが絶縁層３上面に表出している部分、例えば上層被検査配線４ｔ−３を横切る走査線上でなされる。
【００８２】
本第３実施形態によると、フローテング配線４ｆを備えるため、被検査配線４ｔの断線部７ｃ及び短絡部７ｓの両方の欠陥を検出することができる。しかも、多数のビア８を含むビアチェーン構造の配線４を用いるので、ビア８部分の接続不良及びビア８部分の短絡が効率よく検出される。従って、ビア８の接続不良及び短絡の発生頻度等を調べる場合にとくに適している。
【００８３】
本発明の第４実施形態は、上下層間を複数のビアにより接続した２層構造の被検査配線４ｔを有するＴＥＧに関する。
【００８４】
図１１は本発明の第４実施形態の配線パターン平面図であり、２層構造の配線４パターンを表している。図１２は本発明の第４実施形態の配線パターン断面図であり、図１２（ａ）及び（ｂ）はそれぞれ、図１１中の直線ＡＡ’断面及び直線ＢＢ’断面を表している。
【００８５】
図１１を参照して、本第４実施形態の配線４パターンは、二層配線構造を除く他は第１実施形態と同様である。図１２（ａ）を参照して、被検査配線４ｔ及びフローテング配線４ｆは、第１実施形態と同様に、絶縁層３の上面に形成されたダマシン構造のＣｕ配線からなる。
【００８６】
本第４実施形態では、図１２（ｂ）を参照して、被検査配線４ｔ及びフローテング配線４ｆと同一パターンを有する下層被検査配線４ｓｔ及び下層フローテング配線４ｓｆがそれぞれの配線直下の絶縁層３中に埋設されている。そして、被検査配線４ｔ及びフローテング配線４ｆは、それぞれその直下に埋設された下層被検査配線４ｓｔ及び下層フローテング配線４ｓｔと、延在方向に沿って設けられた多数のビア８により接続されている。即ち、被検査配線４ｔ及びフローテング配線４ｆは、それぞれビアで接続された２層の配線構造をなす。
【００８７】
この２層配線構造を有する本第４実施形態によれば、２層構造の一方の層の配線が断線しても、他方の層の配線とビアとにより断線部分を迂回する線路が形成されるため、断線により表面電位分布が変化する機会が減少する。このため、断線に対する検出感度が低下する。断線の検出は、他の欠陥、例えば短絡部７ｓの検出に対する妨害となるが、その感度が低下するから、他の欠陥、例えば短絡部７ｓを高感度で検出することができる。
【００８８】
本発明の第５実施形態は、ゲート電極を接続するビアチェーン構造の配線に関する。
【００８９】
図１３は本発明の第５実施形態の配線パターン平面図である。図１４は本発明の第５実施形態の配線パターン断面図であり、図１３中の直線ＡＡ’に沿う断面を表している。
【００９０】
図１３及び図１４を参照して、本第５実施形態は、下層被検査配線４ｓｔ−１、４ｓｔ−２がゲート絶縁膜９上に形成されたゲート電極から構成される他は、第２実施形態と同様である。
【００９１】
図１４を参照して、第５実施形態では、半導体基板１上面に、ｐ型半導体基板１をｐ型領域とし、ｐ型半導体基板１上面に形成されたｎウエルをｎ型領域２ｎとする光起電力素子２を形成する。次いで、ｎ型領域２ｎの一部上面にゲート絶縁膜９を形成し、そのゲート絶縁膜８上に複数の、例えば２個の下層被検査配線４ｓｔ−１、４ｓｔ−２を形成する。この下層被検査配線４ｓｔ−１、４ｓｔ−２は、半導体装置のトランジスタのゲート電極と同時に形成される。もちろん、必要ならば、異なる製造条件の下で形成してもよい。なお、通常は、同一ＴＥＧ内に異なるゲート長の下層被検査配線４ｓｔ−１、４ｓｔ−２を複数組形成する。
【００９２】
さらに、半導体基板１上に、下層被検査配線４ｓｔ−１、４ｓｔ−２を被覆する絶縁層３を形成した後、第２実施形態と同様にして、絶縁層３を貫通して下層被検査配線４ｓｔ−１、４ｓｔ−２に接続するビア６、ｎ型及びｐ型接続部６ｎ、６ｐに接続するビア５、及び、絶縁層３上面にダマシン構造を有するＣｕ配線からなる上層被検査配線４ｔ−１〜４ｔ−３を形成する。このビア６、８及び上層被検査配線４ｔ−１〜４ｔ−３の形成工程は第２実施形態と（即ち第１実施形態と）同様である。
【００９３】
これにより、ゲート絶縁膜９上に形成されたゲート電極を下層被検査配線４ｓｔ−１、４ｓｔ−２とする、第２実施形態と同様のビアチェーン構造の配線４が形成された。なお、必要ならば、光起電力素子２とｎ型及びｐ型接続部６ｎ、６ｐ層とを接続するビア５の下端面にシリサイド層からなる正及び負電極を形成することもできる。
【００９４】
本段５実施形態によれば、ビアチェーン構造のゲート電極配線の断線を選択的に検出することができる。
【００９５】
上述した第１〜第５実施形態のＴＥＧは、以下に説明するように、半導体装置の開発段階に応じてその中から適切な一つ又は複数のＴＥＧを選択して用いることが好ましい。
【００９６】
図１５は本発明の半導体ウエーハ平面図であり、半導体基板（半導体ウエーハ）上に配置されたＴＥＧ及び半導体装置の形成領域を表している。なお、図１（ａ）〜（ｃ）は、それぞれ第１〜第３実施例の半導体ウエーハを表している。
【００９７】
図１５を参照して、本発明に係る半導体装置の製造方法では、半導体ウエーハ１（半導体基板１）の主面に、集積回路からなる半導体装置が形成れさるべき矩形の半導体装置形成領域２０が行列状に配置されている。以下、説明を簡明にするため、半導体装置形成領域２０が、半導体ウエーハ１主面に上に３行、３列に配置された例について説明する。
【００９８】
図１５（ａ）を参照して、第１実施例は、半導体ウエーハ１の主面に配置された全ての半導体形成領域２０をＴＥＧの形成領域として使用する。即ち、本来は半導体装置が形成されるべき各半導体形成領域２０内に、複数のＴＥＧ２１〜２４が形成され、半導体ウエーハ１主面上には半導体装置は形成されない。
【００９９】
これら複数のＴＥＧ２１〜２４は、第１〜第５実施形態のＴＥＧの中から、調査対象として最も重要とされる欠陥を容易に検出し、製造条件との関連を容易に分析し得るＴＥＧを選択して用いる。このとき、複数のＴＥＧ２１〜２４のそれぞれを異なるものとして複数種類の欠陥についての関連を調査してもよく、全てを同一として多数のデータ収集に基づく調査の精密化を図ることもできる。
【０１００】
かかる第１実施例は、多種類かつ多量のデータを収集可能であるから、欠陥発生の状況が未知の段階、例えば半導体装置の開発初期の段階、あるいは半導体装置の配線パターン又はその製造条件の大幅な変更があった段階に用いて、実際に発生する欠陥の概略を把握するに適している。
【０１０１】
図１５（ｂ）を参照して、第２実施例は、半導体ウエーハ１の主面に配置された半導体形成領域２０のうち、一部の複数領域、例えば２個の半導体形成領域２０をＴＥＧの形成領域として使用する。例えば、２個の半導体形成領域２０内に複数のＴＥＧ２１〜２４を形成し、残りの７個の半導体形成領域２０内に集積回路（半導体装置）を形成する。
【０１０２】
この第２実施例では、半導体製造工程の中で発生する特定の欠陥に関する調査を効果的に行うことができる。このため、半導体装置の量産初期の段階に用いることで、重要となる特定の欠陥と製造条件との関連を調べるのに適している。
【０１０３】
図１５（ｃ）を参照して、第３実施例のＴＥＧ２５は、半導体ウエーハ１の主面に配置された半導体形成領域２０の間、例えばスライスラインに配置される。従って、半導体装置形成領域２０には半導体装置（集積回路）が形成され、ＴＥＧは形成されない。このＴＥＧ２５は、特定の欠陥を選択的に検出できることが望ましく、かかる適切なＴＥＧを第１〜第５実施形態の中から選択して用いられる。
【０１０４】
この第３実施形態は、同一半導体ウエーハ１上に形成される半導体装置の個数が、ＴＥＧ形成に影響されず、常に最大にすることができる。このため、半導体装置の量産段階における製造条件の監視に適している。
【産業上の利用可能性】
【０１０５】
本発明を半導体装置の開発又は量産における製造条件と欠陥との関連の調査に適用することで、製造条件と配線の欠陥との調査結果を迅速に製造条件へフィードバックすることができるのて、半導体装置の開発及び量産工程における製造条件の調整を迅速に行うことができる。
【符号の説明】
【０１０６】
１ 半導体基板（半導体ウエーハ）
２ 光起電力素子
２ｐ ｐ型領域
２ｎ ｎ型領域
２−１正電極
２−２負電極
３ 絶縁層
３ａ 下層絶縁層
３ｂ 上層絶縁層
４ 配線
４ｔ 被検査配線
４ｔ−１〜４ｔ〜５ 上層被検査配線
４ｆ フローテング配線
４ｆ−１〜４ｆ−３ 上層フローテング配線
４ｓｔ、４ｓｔ−１〜４ｓｔ−４ 下層被検査配線
４ｓｆ、４ｓｆ−１〜４ｓｆ−４ 下層フローテング配線
５、８ ビア
５ｓ ビア接続用配線
６ｎ ｎ極接続部
６ｐ ｐ極接続部
７ 欠陥
７ｓ 短絡部
７ｃ 断線部
９ ゲート絶縁膜
１１ 光
１２ 走査線
２０ 半導体装置形成領域
２１〜２４、２５ ＴＥＧ
３０ ケルビン力顕微鏡（ＫＦＭ）
３１ 探針駆動部
３２ アーム
３３ ＸＹステージ
３３ａ 透明部
３３ｂ 貫通穴
３４ 制御部
３４ａ、３４ｂ、３５ａ、３６ｂ リード線
３５ 計測部
３６ 光源
３７ 探針
３８ 接触針
【特許請求の範囲】
【請求項１】
半導体基板の上面に光起電力素子を形成する工程と、
前記半導体基板上に、前記光起電力素子を被覆する絶縁層を形成する工程と、
前記絶縁層の上面に、一端が前記光起電力素子の正電極に接続されかつ他端が前記光起電力素子の負電極に接続された複数の被検査配線を形成する工程と、
前記半導体基板の下面から光を入射して前記光起電力素子を励起し、前記被検査配線の両端に電位差を発生させる工程と、
走査型表面電位顕微鏡を用いて、前記被検査配線の表面電位分布を測定する工程と、
前記表面電位分布に基づき、前記被検査配線の断線を検出する工程とを有する半導体装置の製造方法。
【請求項２】
前記複数の被検査配線は互いに並行に形成され、
前記表面電位分布を測定する工程は、前記被検査配線の延在方向に直交する走査方向に沿う表面電位を測定することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記走査方向に沿う前記表面電位分布の周期の乱れから、前記被検査配線の欠陥を検出することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記被検査配線の形成と同時に、前記絶縁層の上面に、前記被検査配線に沿い並行に延在しフローテング電位を有するフローテング配線を形成する工程を有し、
前記表面電位分布に基づき、前記被検査配線の断線及び前記被検査配線と前記フローテング配線間の短絡を検出する工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記被検査配線は、前記絶縁層の上面に延在方向に分離されて形成された複数の上層被検査配線と、
前記絶縁層に埋設された下層被検査配線と、
前記下層被検査配線と前記上層被検査配線とを接続するビアとを有し、
分離されて形成された複数の前記上層被検査配線が、前記ビア及び前記下層被検査配線を介して直列接続されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
半導体基板の上面に形成され、前記半導体基板の下面から入射する光により励起される光起電力素子と、
前記半導体基板上に形成され、前記光起電力素子を被覆する絶縁層と、
前記絶縁層の上面に形成され、一端が前記光起電力素子の正電極に接続されかつ他端が前記光起電力素子の負電極に接続された複数の被検査配線と、
を備えたＴＥＧ素子。
【請求項１】
半導体基板の上面に光起電力素子を形成する工程と、
前記半導体基板上に、前記光起電力素子を被覆する絶縁層を形成する工程と、
前記絶縁層の上面に、一端が前記光起電力素子の正電極に接続されかつ他端が前記光起電力素子の負電極に接続された複数の被検査配線を形成する工程と、
前記半導体基板の下面から光を入射して前記光起電力素子を励起し、前記被検査配線の両端に電位差を発生させる工程と、
走査型表面電位顕微鏡を用いて、前記被検査配線の表面電位分布を測定する工程と、
前記表面電位分布に基づき、前記被検査配線の断線を検出する工程とを有する半導体装置の製造方法。
【請求項２】
前記複数の被検査配線は互いに並行に形成され、
前記表面電位分布を測定する工程は、前記被検査配線の延在方向に直交する走査方向に沿う表面電位を測定することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記走査方向に沿う前記表面電位分布の周期の乱れから、前記被検査配線の欠陥を検出することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記被検査配線の形成と同時に、前記絶縁層の上面に、前記被検査配線に沿い並行に延在しフローテング電位を有するフローテング配線を形成する工程を有し、
前記表面電位分布に基づき、前記被検査配線の断線及び前記被検査配線と前記フローテング配線間の短絡を検出する工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記被検査配線は、前記絶縁層の上面に延在方向に分離されて形成された複数の上層被検査配線と、
前記絶縁層に埋設された下層被検査配線と、
前記下層被検査配線と前記上層被検査配線とを接続するビアとを有し、
分離されて形成された複数の前記上層被検査配線が、前記ビア及び前記下層被検査配線を介して直列接続されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
半導体基板の上面に形成され、前記半導体基板の下面から入射する光により励起される光起電力素子と、
前記半導体基板上に形成され、前記光起電力素子を被覆する絶縁層と、
前記絶縁層の上面に形成され、一端が前記光起電力素子の正電極に接続されかつ他端が前記光起電力素子の負電極に接続された複数の被検査配線と、
を備えたＴＥＧ素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１０−１９２５２１（Ｐ２０１０−１９２５２１Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３２７３４（Ｐ２００９−３２７３４）
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]