【課題】シールリングの内側領域生じたクラックを低コストで検出することができる半導体装置を提供する。
【解決手段】図２に示すように、本実施形態に係る半導体装置は、多層配線層と、内部回路領域３と、多層配線層に形成され、内部回路領域３を囲うシールリング２２０と、平面視で内部回路領域３とシールリング２２０とに挟まれた領域に設けられているＴＥＧ２００と、を含んでいる。ＴＥＧ２００は、多層配線層の少なくとも２層それぞれに設けられ、互いに接続する導体パターン７と、Ｐ型ウェル１３と、Ｎ型ウェル１４とによって構成されている。Ｐ型ウェル１３とＮ型ウェル１４は、平面視で交互に互いに接続された状態で配置されており、Ｐ型ウェル１３とＮ型ウェル１４のいずれか一つに導体パターン７が接続されている。 （もっと読む）

【課題】狭いゲート電極間にコンタクトを配置することなく、オーバーラップ容量を測定する。
【解決手段】この半導体装置は、下記のような第１ＴＥＧパターン（不図示）を備えている。第１ＴＥＧパターンは、素子分離領域５００と、素子分離領域５００に形成された開口部（不図示）と、開口部上に設けられ、互いに平行に延伸した複数のゲート電極３００と、開口部のゲート電極３００で覆われていない部分に形成された拡散領域２００と、を備えている。ここで、ゲート電極３００の一方の端部は、開口部の外縁よりも内側に配置されている。また、第１コンタクト２４０は、ゲート電極３００の一方の端部と、開口部の外縁の間に位置して、拡散領域２００に接続している。一方、第２コンタクト３４０は、ゲート電極３００に接続している。 （もっと読む）

【課題】溝配線に生じるディッシングやエロージョンが配線構造に及ぼす影響を簡便に評価できるような半導体装置を提供する。
【解決手段】ＴＥＧ２００は、多層配線層中に設けられている。また、多層配線層中の第１絶縁膜に埋め込まれた下層溝配線１を備えている。ＴＥＧ２００は、第１絶縁膜８０（図示せず）の表層に埋め込まれた下層導体パターン１と、第１絶縁膜８０上及び下層導体パターン１上に形成された第２絶縁膜２０と、それぞれが同一の下層導体パターン１に対向する複数の上層導体パターン１０と、を有している。なお、上層導体パターン１０は、第２絶縁膜２０の表層に埋め込まれていても良いし、第２絶縁膜２０上に形成されていても良い。 （もっと読む）

【課題】本発明は、特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供する。
【解決手段】本発明に係る容量測定回路１は、少なくとも１つの第１リングオシレータ（測定用リングオシレータ４）と、第１周辺回路部（測定用周辺回路部５）と、第２リングオシレータ（参照用リングオシレータ６）と、第２周辺回路部（参照用周辺回路部７）とを備えている。第１リングオシレータおよび第２リングオシレータに電力を供給する電源と、第１周辺回路部および第２周辺回路部に電力を供給する電源とは異なる。容量測定回路１は、第１出力信号の周波数および第１リングオシレータに流れる電流値より算出した第１容量から、第２出力信号の周波数および第２リングオシレータに流れる電流値より算出した第２容量を差引くことで測定対象の容量を測定することができる。 （もっと読む）

【課題】評価用ＴＥＧにおいて、ビアエッチングによる層間膜換算におけるオーバーエッチング量を数値化する。
【解決手段】第１の層間絶縁膜１２上の、ＶＩＡ実寸測定用パターン２の形成領域には下部配線を設けずに、ＶＩＡ抵抗測定用パターン４の形成領域には下部配線１４を設け、この上に第２の層間絶縁膜１６を生成する。この第２の層間絶縁膜１６に、エッチングによりビアホール２０ａを形成した後、導電性部材を堆積させてビアＴＥＧ２０を形成する。下層に下部配線１４が配置されたビアＴＥＧ２０（２０４）のビアホール深さｂと下層に下部配線１４が配置されないビアＴＥＧ２０（２０２）のビアホール深さａとの比からオーバーエッチング率（量）を演算する。 （もっと読む）

【課題】 コンタクト抵抗を精度よく測定することが可能な測定方法を提供する。
【解決手段】 実施形態に係るテストデバイスは、コンタクト抵抗を測定するためのテストデバイスであって、拡散層上に形成され、互いに分離された第１のシリサイド層１０２、第２のシリサイド層１０４及び第３のシリサイド層２０２と、第１のシリサイド層に接続された第１の電極１０８と、第２のシリサイド層に接続された第２の電極１１０と、第１のシリサイド層に接続された第３の電極１１２と、第３のシリサイド層に接続された第４の電極１１４とを備え、第１の電極及び第２の電極によって第１のシリサイド層から第２のシリサイド層に定電流が流され、第３の電極及び第４の電極によって第１のシリサイド層と拡散層との間で電位差が測定される。 （もっと読む）

【課題】一つのＴＥＧで複数方向の位置ずれを検出できるようにする。
【解決手段】この半導体装置は、ＴＥＧ３００を有している。ＴＥＧ３００は、プラグ及び配線のいずれか一方である第１要素と、プラグ及び配線の他方である第２要素を有している。第２要素は、互いに異なる方向から第１要素に面しており、第１要素から離間している。本実施形態において、第１要素はプラグ３２０であり、第２要素は配線３３０である。プラグ３２０は、コンタクトであってもよいし、ビアであってもよい。またプラグ３２０は、配線３３０の上に位置していてもよいし、下に位置していてもよい。 （もっと読む）

【課題】ウエハの表面および裏面の両方からコンタクトする。
【解決手段】ウエハに形成された電子デバイスを試験する試験装置であって、ウエハが載置される弾性層と、弾性層上に設けられウエハの裏面に形成された電極パットに電気的に接続される複数の凸部とを有するステージと、ウエハをステージ上に固定する固定部材と、を備え、弾性層は、ウエハが固定部材により固定された場合に、複数の凸部のそれぞれを沈み込ませて、複数の凸部の周囲の面がウエハの裏面に接触する試験装置を提供する。 （もっと読む）

【課題】例えばクラック発生などに起因する大量生産段階での低歩留りという問題を防止できる半導体集積回路を提供する。
【解決手段】パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。また、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成される。さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。 （もっと読む）

【課題】層間絶縁膜に生じたボイドを高感度に検出する。
【解決手段】この半導体装置は、多層配線層（非図示、以下略）と、多層配線層中に形成された第一ＴＥＧパターン（非図示）を備える。第一ＴＥＧパターンは、互いに平行に延伸した複数の第一下層配線４０２と、層間絶縁膜（非図示）を貫通し、平面視で第一下層配線４０２間に位置する第一ビア６０２と、多層配線層の最上層（非図示）に形成され、第一ビア６０２に接続している第一端子７６２と、上記した同一の最上層に形成され、第一下層配線４０２に接続している第二端子７６４と、を備える。 （もっと読む）

【課題】ｐチャネル型電界効果トランジスタのＮＢＴＩをウエハ面内において漏れなく評価することにより、信頼性評価の充実を図り、信頼性の高いｐチャネル型電界効果トランジスタを提供する。
【解決手段】劣化過程、回復過程、および再劣化過程をストレス試験の１サイクルとし、１つのｐチャネル型電界効果トランジスタに対して上記１サイクルを複数回繰り返し行い、複数の劣化過程におけるしきい値電圧の劣化量または動作電流の劣化量を抽出して回復レス劣化評価を行い、複数の回復過程におけるしきい値電圧の劣化量および動作電流の劣化量を抽出して回復レス劣化評価を行う。 （もっと読む）

【課題】レジストパターンにおいて発生する欠陥であるレジスト倒れの発生頻度を正確に計測する、レジストパターンの評価方法を提供する。
【解決手段】レジストパターンの評価方法において、レジストパターン１内に、スペースを挟んで隣接する二つのパターン部分２を含む測定領域を設定し、測定領域内でＣＤ-ＳＥＭを用いた測定を行い、その二つのパターン部分２の二次電子像３を取得し、その二次電子像に含まれる、二つのパターン部分それぞれの二次電子像の分離の程度を評価して、レジストパターン中の欠陥の有無を評価するようにする。 （もっと読む）

【課題】保護ダイオードの有無に拘らず、素子特性を精度良く測定することの可能なテストエレメントグループおよびそれを備えた半導体装置を提供する。
【解決手段】テストエレメントグループ１０において、電界効果型トランジスタからなるｎ個の素子ＤＵＴ１〜ＤＵＴｎが規則的に配置されている。ドレイン線ＤＬおよびソース線ＳＬがそれぞれ、全ての素子ＤＵＴ１〜ＤＵＴｎに対して共通化されており、その一方で、ウェル線ＷＬが素子ＤＵＴ１〜ＤＵＴｎごとに１つずつ設けられている。選択対象の素子（選択素子ＤＵＴｘ）の素子特性を測定する際には、基板バイアス効果を利用して、非選択対象の素子（非選択素子ＤＵＴｙ）に流れるオフリーク電流を小さくする。 （もっと読む）

【課題】 インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。
【解決手段】 多段接続された複数の論理ゲートからなるゲートチェーンと、モニタ信号線ＭＯＮと、ゲートチェーンにおける各論理ゲートの出力ノードとモニタ信号線ＭＯＮとの間に各々介挿され、当該モニタユニットＭＵａを指示する制御信号が与えられることにより、モニタ信号線ＭＯＮに当該出力ノードの電圧に依存した信号を発生させる複数のモニタユニットＭＵａと、ゲートチェーンにおける複数の論理ゲートの出力ノードを順次モニタ対象とし、モニタ対象とする論理ゲートの出力ノードに接続されたモニタユニットを指示する制御信号を発生するモニタユニット選択手段を有する。 （もっと読む）

【課題】シリコン以外の半導体で形成される半導体素子で使用可能なＴＥＧを有する半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ部２ａと、ＳＢＤ部２ａの電気特性を測定するためのＴＥＧ部３ａと、を備えた半導体装置１ａであって、ＳＢＤ部２ａは、ｎ型のＳｉＣドリフト層８と、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第１のショットキー電極１３と、を有し、ＴＥＧ部３ａは、ＳｉＣドリフト層８の表面９を含む箇所に形成されたｐ型のイオン注入層１８ａと、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第２のショットキー電極２１ａと、第２のショットキー電極２１ａと電気的に接続され、ＳｉＣドリフト層８とは接触しないようにイオン注入層１８ａ上に形成された電極パッド２２と、を有する （もっと読む）

【課題】ソース電極を共通とするトランジスタ対の、各ドレイン電極から出力される電圧の差を評価するトランジスタ対の特性評価装置であって、その特性差を高精度でかつ簡便に測定できる特性評価装置および特性評価方法を提供することを課題とする。
【解決手段】２つの可変抵抗を有し、各可変抵抗の一方の端部は共通に接続され、他端部はそれぞれ各ドレイン電極に接続するドレイン端子を有し、各ドレイン端子の出力を測定する測定装置を有することを特徴とする。 （もっと読む）

【課題】製造上のばらつきの影響がないパターン付き標準ウエハを実現する。
【解決手段】標準ウエハ４となるウエハ上にパターン幅２３０ｎｍで、一定のパターンピッチＸを有する複数のパターンからなるチップ１を形成する。そして、チップ１の隣のチップ２は、パターン幅を同一とし、パターンピッチにわずかな差（Δｄ）を持たせる（パターンピッチＸ＋Δｄ）。さらにその隣のチップ３のパターンピッチを２Δｄだけ差をもたせる（パターンピッチＸ＋２Δｄ）。以降、パターンピッチはＸ＋ｎΔｄとなっていく（ｎは３以上の自然数である）。パターンの幅自体に意識的にばらつきを持たせる必要はなく、パターンの幅はウエハ製造上の最適の条件で設定可能であり、パターンのピッチを一定値ずつ増加させることにより、装置を校正する上で必要する特性を創出する。 （もっと読む）

【課題】多層配線層の層間における剥離の有無を簡便な手法で検出できるようにする。
【解決手段】第１電極４１２は多層配線層２０に形成されている。第２電極４２２は、絶縁膜２２の一部を介して第１電極４１２と対向している。第１電極パッド４３０は第１電極４１２に接続している。第２電極パッド４３２は第２電極４２２に接続している。そして少なくとも２層以上の絶縁膜２２のそれぞれが、第１電極４１２及び第２電極４２２に挟まれている。そして第１電極４１２及び第２電極４２２により、センサ４０の少なくとも一部が形成されている。センサ４０は、多層配線層２０の層間における剥離の有無を検出するために用いられる。 （もっと読む）

【課題】 半導体基板上に形成された半導体集積回路の、特にプローブ検査時間を短縮することができる検査工程を提供する。
【解決手段】 検査対象となる半導体基板には、半導体集積回路本体を含む回路領域２ａと、それに隣接するスクライブエリアにＴＥＧ３ａが形成され、回路領域２ａには第１パッド電極５ａ、５ｂの列が、またＴＥＧ３ａには第２パッド電極６の列が設けられる。ここでＴＥＧ３ａに隣接している方の第１パッド電極５ａが第２のパッド電極６に対向しないように配置される。このような状態の第１パッド電極５ａ、５ｂおよび第２パッド電極６にプローブ針８ａ、８ｂ、９を接触させて半導体集積回路の検査とＴＥＧの測定とを同時に行う。 （もっと読む）