半導体装置およびその製造方法
【課題】シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置およびその製造方法を提供する。
【解決手段】SBD部2aと、SBD部2aの電気特性を測定するためのTEG部3aと、を備えた半導体装置1aであって、SBD部2aは、n型のSiCドリフト層8と、SiCドリフト層8上に、SiCドリフト層8の表面9と接触して形成された第1のショットキー電極13と、を有し、TEG部3aは、SiCドリフト層8の表面9を含む箇所に形成されたp型のイオン注入層18aと、SiCドリフト層8上に、SiCドリフト層8の表面9と接触して形成された第2のショットキー電極21aと、第2のショットキー電極21aと電気的に接続され、SiCドリフト層8とは接触しないようにイオン注入層18a上に形成された電極パッド22と、を有する
【解決手段】SBD部2aと、SBD部2aの電気特性を測定するためのTEG部3aと、を備えた半導体装置1aであって、SBD部2aは、n型のSiCドリフト層8と、SiCドリフト層8上に、SiCドリフト層8の表面9と接触して形成された第1のショットキー電極13と、を有し、TEG部3aは、SiCドリフト層8の表面9を含む箇所に形成されたp型のイオン注入層18aと、SiCドリフト層8上に、SiCドリフト層8の表面9と接触して形成された第2のショットキー電極21aと、第2のショットキー電極21aと電気的に接続され、SiCドリフト層8とは接触しないようにイオン注入層18a上に形成された電極パッド22と、を有する
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体素子の電気特性を測定するためのモニター用パターンを備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
電力用の半導体素子の良品、不良品の検査を行うために電気特性を測定するには、一般に数kV以上の高電圧、数十A以上の大電流での測定となる。このため、大電流を流すことができる電源に接続する必要があり、実装前のチップ状態で、またはチップに分割する前のウエハ状態でプローブ等を用いて電気特性を測定して良品、不良品の検査をすることは困難である。
【0003】
従来の半導体装置では、シリコンウエハ上に形成されたショットキーバリアダイオード(以下「SBD」という)の電極周辺の空きスペースに、SBDの電極よりも面積が小さい電極を有するモニター用パターンであるTEG(Test Element Group)を設けていた。TEGを用いてSBDの電気特性を測定する場合、SBDの電極とTEGの電極とで面積換算した電流値で測定すればよいため、より小さい電流での測定が可能である。(例えば、特許文献1参照)
【先行技術文献】
【特許文献】
【0004】
【特許文献1】実開昭62−166632号公報(第5〜7頁、第1図)
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを形成する技術がなかったという問題点があった。
【0006】
この発明は、上述のような問題を解決するためになされたもので、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
この発明に係る半導体装置は、半導体素子と、半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置であって、半導体素子は、第1導電型の半導体層と、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触して形成された第1の電極と、を有し、モニター用パターンは、第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触して形成された第2の電極と、第2の電極と電気的に接続され、第1導電型の半導体層とは接触しないように第2導電型の半導体層上に形成された電極パッドと、を有するものである。
【0008】
また、この発明に係る半導体装置の製造方法は、半導体素子と、半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置の製造方法であって、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触するように第1の電極を形成する工程を備え、モニター用パターンを形成するために、第1導電型の半導体層の表面を含む箇所に第2導電型の半導体層を形成する工程と、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触するように第2の電極を形成する工程と、第2の電極と電気的に接続された電極パッドを、第1導電型の半導体層とは接触しないように第2導電型の半導体層上に形成する工程と、を有するものである。
【発明の効果】
【0009】
この発明に係る半導体装置によれば、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置を得ることができる。
【0010】
また、この発明に係る半導体装置の製造方法によれば、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置を得ることができる。
【図面の簡単な説明】
【0011】
【図1】この発明の実施の形態1における半導体装置を示す上面図である。
【図2】この発明の実施の形態1における図1のA−A断面図である。
【図3】この発明の実施の形態1におけるTEG部を示す上面図である。
【図4】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図5】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図6】この発明の実施の形態1におけるイオン注入層を示す上面図である。
【図7】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図8】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図9】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図10】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図11】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図12】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図13】この発明の実施の形態2における半導体装置を示す断面図である。
【図14】この発明の実施の形態2におけるTEG部を示す上面図である。
【図15】この発明の実施の形態3における半導体装置を示す断面図である。
【図16】この発明の実施の形態3におけるイオン注入層を示す上面図である。
【図17】この発明の実施の形態4における半導体装置を示す上面図である。
【図18】この発明の実施の形態5における半導体装置を示す上面図である。
【発明を実施するための形態】
【0012】
実施の形態1.
まず、この発明の実施の形態1における半導体装置1aの構成を説明する。図1は、この発明の実施の形態1における半導体装置1aを示す上面図である。ここでは、半導体装置1aの一例として、炭化珪素(SiC)で形成したSBDについて説明する。
【0013】
図1において、半導体装置1aは、チップの中央部にSBD部2aが形成され、SBD部2aの周辺の空きスペースには、SBD部2aの電気特性を測定するためのモニター用パターンであるTEG部3aが形成されている。TEG部3aはSBD部2aの電気特性にできるだけ影響を与えない領域に形成されることが好ましく、図1では、TEG部3aがチップの端部に形成された場合を示している。
【0014】
図2は、この発明の実施の形態1における図1のA−A断面図である。図2では、TEG部3aの周辺を拡大して示しており、SBD部2aについては一部のみ示している。図2において、n型(第1導電型)のSiC基板6の一方の面7には、n型(第1導電型)のSiCドリフト層8が形成されている。
【0015】
まず、SiCドリフト層8のSBD部2aに相当する箇所に形成される構成について説明する。SiCドリフト層8の表面9を含む箇所には、p型(第2導電型)の第1のガードリング11がイオン注入によって形成され、第1のガードリング11の外側に隣接してp型(第2導電型)の第2のガードリング12がイオン注入によって形成されている。また、SiCドリフト層8上には、SiCドリフト層8の表面9と接触して第1のショットキー電極13が形成されている。第1のショットキー電極13と第1のガードリング11とは一部接しており、第1のガードリング11は、第1のショットキー電極13の周りを取り囲むようにリング状に設けられている。そして、第2のガードリング12は、第1のガードリング11の周りを取り囲むようにリング状に設けられている。第1のショットキー電極13上には、第1のショットキー電極13と接触してSBD部2aの外部出力電極16が形成されている。外部出力電極16の外周部から、第1のショットキー電極13の外周部、第1のガードリング11の表面、第2のガードリング12の表面、SiCドリフト層8の表面9の一部を覆うように、即ち、SBD部2aの外周部を覆うように保護膜17がリング状に形成されている。
【0016】
次に、SiCドリフト層8のTEG部3aに相当する箇所に形成される構成について説明する。SiCドリフト層8の表面9を含む箇所には、イオン注入によってp型(第2導電型)のイオン注入層18aが形成されている。イオン注入層18a上にはイオン注入層18aと接触して第2のショットキー電極21aが形成され、第2のショットキー電極21a上には、第2のショットキー電極21aと接触して電極パッド22が形成されている。尚、電極パッド22は、SiCドリフト層8とは接触しないように形成されている。
【0017】
ここで、イオン注入層18aについて説明する。図3は、この発明の実施の形態1におけるTEG部3aを示す上面図である。図2および図3に示すように、イオン注入層18aは開口部23を有している。第2のショットキー電極21aは、開口部23を塞ぐようにイオン注入層18aと接触して形成され、この開口部23でSiCドリフト層8の表面9と接触している。
【0018】
そして、図2に示すように、SiC基板6の他方の面26にはオーミック電極27が形成され、オーミック電極27の表面には裏面電極28が形成されている。
【0019】
次に、この発明の実施の形態1における半導体装置1aの製造方法について説明する。図4〜図5および図7〜図12は、この発明の実施の形態1における半導体装置1aの製造方法の一部を示す断面図である。図6は、この発明の実施の形態1におけるイオン注入層18aを示す上面図である。
【0020】
まず、4Hのポリタイプを有する高濃度のn型(第1導電型)のSiC基板6を準備する。そして、図4に示すように、SiC基板6の一方の面7に、CVD(Chemical Vapor Deposition)法により、低濃度のn型(第1導電型)のSiCドリフト層8をエピタキシャル成長して形成する。
【0021】
次に、図5に示すように、SiCドリフト層8の表面9を含む箇所にp型(第2導電型)の不純物をイオン注入することによって、p型(第2導電型)の第1のガードリング11とp型(第2導電型)のイオン注入層18aを形成する。第1のガードリング11は、後の工程で第1のショットキー電極13が形成される予定である箇所の周りを取り囲むようにリング状に形成される。イオン注入層18aは、図5および図6に示すように、開口部23を有するように形成される。
【0022】
第1のガードリング11とイオン注入層18aは同じイオン注入条件で形成され、一度のイオン注入工程で同時に形成される。イオン注入は、SiCドリフト層8の表面9にレジストによってマスクを形成し、SiCドリフト層8の表面9側からp型(第2導電型)の不純物を注入することにより行う。イオン注入後、レジストは除去される。イオン注入するp型(第2導電型)の不純物としては、例えばアルミニウムやホウ素、ガリウムを用いる。
【0023】
次に、図7に示すように、SiCドリフト層8の表面9を含む箇所にp型(第2導電型)の不純物をイオン注入することによって、第1のガードリング11の外側に隣接してp型(第2導電型)の第2のガードリング12を形成する。第2のガードリング12は、第1のガードリング11の周りを取り囲むようにリング状に形成される。第1のガードリング11と第2のガードリング12とは、イオン注入条件が異なり、第1のガードリング11よりも第2のガードリング12の方が不純物のイオン注入量を少なく設定される。
【0024】
ここで、イオン注入は、SiCドリフト層8の表面9にレジストによってマスクを形成し、SiCドリフト層8の表面9側からp型(第2導電型)の不純物を注入することにより行う。イオン注入後、レジストは除去される。イオン注入するp型(第2導電型)の不純物としては、例えばアルミニウムやホウ素、ガリウムを用いる。
【0025】
次に、SiC基板6を1500℃以上の、例えば1700℃程度でアニール処理する。このアニール処理により、第1のガードリング11およびイオン注入層18aを形成する工程と第2のガードリング12を形成する工程でイオン注入されたアルミニウム等の不純物イオンが電気的に活性化される。
【0026】
次に、図8に示すように、SiC基板6の他方の面26側を研削し、SiC基板6を所望の厚さにする。
【0027】
次に、図9に示すように、SiC基板6の他方の面26にオーミック電極27を形成する。このオーミック電極27は、例えばスパッタ法によりニッケルを100nm程度の膜厚で成膜し、さらに、例えばランプアニール法により1000℃程度でアニール処理することによりニッケルシリサイドを形成することによって形成される。
【0028】
次に、第1のショットキー電極13および第2のショットキー電極21aとなる例えばチタンやモリブデン、ニッケルなどの金属をスパッタ法により、SiCドリフト層8の表面9側から全面に成膜する。そして、レジストによってマスクを形成して、例えば成膜した金属がチタンの場合はフッ酸を希釈した溶液でエッチングすることにより、第1のショットキー電極13および第2のショットキー電極21aを形成する。第1のショットキー電極13と第2のショットキー電極21aは、この工程により同時に形成される。第1のショットキー電極13および第2のショットキー電極21aを形成した後の断面図を図10に示す。
【0029】
図10に示すように、第1のショットキー電極13は、SiCドリフト層8の表面9と接触し、その外周部が第1のガードリング11の表面と一部接触するようにパターニングされる。これにより、第1のショットキー電極13は、第1のガードリング11によって周りを取り囲まれるようになる。第2のショットキー電極21aは、イオン注入層18aの外側にはみ出さないようにパターニングされる。つまり、第2のショットキー電極21aは、イオン注入層18aの開口部23を上から塞ぐようにイオン注入層18aと接触し、SiCドリフト層8とは開口部23だけで接触するようになっている。
【0030】
次に、例えばアルミニウムなどの金属をスパッタ法により、第1のショットキー電極13および第2のショットキー電極21aの表面側から全面に成膜する。そして、レジストによってマスクを形成して、例えばリン酸を含む溶液でエッチングすることにより、外部出力電極16および電極パッド22を形成する。外部出力電極16と電極パッド22は、この工程により同時に形成される。外部出力電極16および電極パッド22を形成した後の断面図を図11に示す。
【0031】
図11に示すように、外部出力電極16は、第1のショットキー電極13上に第1のショットキー電極13と接触して形成される。また、電極パッド22は、第2のショットキー電極21a上に第2のショットキー電極21aと接触して形成され、SiCドリフト層8とは接触しないようになっている。
【0032】
次に、外部出力電極16および電極パッド22の表面側の全面に、例えばポリイミド膜をスピンコートにより塗布する。そして、レジストによってマスクを形成し、ポリイミド膜をエッチングする。その後、300〜400℃程度で熱処理することにより、保護膜17を形成する。保護膜17を形成した後の断面図を図12に示す。
【0033】
図12に示すように、保護膜17は、外部出力電極16の外周部から、第1のショットキー電極13の外周部、第1のガードリング11の表面、第2のガードリング12の表面、SiCドリフト層8の表面9の一部を覆うようにリング状にパターニングされる。
【0034】
次に、オーミック電極27の表面に、裏面電極28として例えばチタン、ニッケル、モリブデン、銅、金などの金属の単層膜またはこれらの積層膜を、例えばスパッタ法や蒸着で形成する。以上で、図2に示すこの発明の実施の形態1における半導体装置1aであるSiCで形成したSBDが完成する。
【0035】
TEG部3aを備えた半導体装置1aが完成すると、次は、SBD部2aの電気特性を、TEG部3aを用いて測定する。SBDの電気特性を示す重要なパラメータとして順方向電圧がある。これは、SBDの順方向に定格電流を流したときの順方向電圧が低いほど順方向の抵抗が低くなるからである。よって、ここでは、TEG部3aを用いて順方向電圧を測定する。
【0036】
まず、チップ状態の半導体装置1aをステージ上に載置し、自動でアライメントを行ってTEG部3aの電極パッド22にプローブを接続する。順方向電圧を正確に測定するために、ここでは、電流を流すプローブと電圧を測定するプローブの2本のプローブを電極パッド22に接続する。電極パッド22は、2本のプローブを接続するために充分な面積を有するものとする。
【0037】
次に、TEG部3aに順方向の電流を流し、このときの順方向電圧を測定する。TEG部3aに流す電流の大きさは、SBD部2aに形成されたSBDの定格電流密度とTEG部3aに形成されたSBDに流れる電流密度が同じになるように設定する。TEG部3aに形成されたSBDの面積は、第2のショットキー電極21aとSiCドリフト層8とが接触している面積、即ち、イオン注入層18aの開口部23の面積によって決まるので、定格電流密度と開口部23の面積から計算した電流値で測定を行う。
【0038】
次に、TEG部3aを用いて測定した順方向電圧の測定結果に基づいて半導体装置1aが良品か不良品かを判定する。例えば、順方向電圧の測定が正常に行えなかった場合や、測定で得られた順方向電圧の大きさに閾値を設定しておき、順方向電圧の値が閾値を超える場合に不良品と判定する。
【0039】
最後に、良品と判定された半導体装置1aだけを選別し、パッケージに実装する。
【0040】
この発明の実施の形態1では、以上のような構成としたことにより、SiCドリフト層8とイオン注入層18aとの間でpn接合が形成される。ポリタイプが4HのSiCのpn接合のビルトイン電位は2.4Vであるのに対し、TEG部3aの順方向電圧がビルトイン電位よりも低ければ、pn接合が形成された箇所には電流は流れず実効的に絶縁されているのと同じ効果がある。よって、SiCドリフト層8と接触しないようにイオン注入層18aの上に電極パッド22を形成すれば、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積と、電極パッド22の面積とを独立して変えることができる。これにより、プローブを接続するために充分な電極パッド22の面積を確保したままで、TEG部3aに形成されるSBDの面積を小さくすることができるため、プローブを用いて小さい電流で電気特性を測定することができる。つまり、シリコン以外の半導体で形成されるSBDにおいて使用可能なTEGを得ることができる。
【0041】
電気特性の測定時の電流が大きくなると、電極パッド22とプローブとの接触抵抗のばらつきにより測定誤差が大きくなり、プローブでの測定が困難になる。しかし、この発明の実施の形態1における半導体装置1aでは、TEG部3aによって小さい電流で測定が可能であるため、電極パッド22とプローブとの接触抵抗のばらつきによる測定誤差を抑えることができる。
【0042】
さらに、チップに分割した状態では、ウエハ状態でのアライメントと比べてアライメント精度が落ちるため、電極パッド22の面積をより大きくする必要があるが、この発明の実施の形態1の半導体装置1aによれば、TEG部3aに形成されるSBDの面積を大きくすることなく、電極パッド22の大きさをチップ状態でプローブを接続するために充分大きな面積とすることができる。
【0043】
また、SiCで半導体装置1aを形成したことにより、シリコンでは実現できない高速のスイッチングが可能で、スイッチング損失が小さいSBDを得ることができる。さらに、耐電圧性が高く、許容電流密度も高いため、より大電力用のSBDを作ることができる。
【0044】
SiCの特性を生かしてSBD部2aに形成されたSBDの定格電流密度をより大きく設計した場合でも、プローブを接続するために充分な電極パッド22の面積を確保したままで、TEG部3aに形成されるSBDの面積を小さくすることができるため、プローブを用いて小さい電流で電気特性を測定することができる。
【0045】
この発明の実施の形態1では、n型(第1導電型)のSiCドリフト層8の表面9を含む箇所にp型(第2導電型)のイオン注入層18aを形成し、pn接合によって実効的に絶縁されているのと同じ効果を得た。イオン注入層18aの代わりに、SiCドリフト層8上に二酸化珪素膜などの絶縁膜を形成することが考えられるが、熱酸化によって二酸化珪素膜を形成して絶縁膜として使用しようとしても、SiCはシリコンと比べて酸化速度が桁違いに遅いため、絶縁膜として使用できる膜厚の二酸化珪素膜を熱酸化によって形成するには時間がかかり過ぎ、生産性が高いとは言えない。これに対して、この発明の実施の形態1における半導体装置1aでは、イオン注入層18aを用いたことにより、製造に要する時間を短縮することができ、生産性が上がる。
【0046】
また、第2のショットキー電極21aがSiCドリフト層8上とイオン注入層18a上の両方に跨るように形成したことにより、イオン注入層18aによって第2のショットキー電極21aとSiCドリフト層8との接触面積を制限することができる。つまり、イオン注入層18aを形成する面積を変えることで、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積を調整できる。これにより、TEG部3aに形成されるSBDの面積を調整する制御性が高くなる。
【0047】
さらに、イオン注入層18aが開口部23を有し、この開口部23で第2のショットキー電極21aとSiCドリフト層8とが接触するようにしたことにより、開口部23の面積を調整することで、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積を調整できる。これにより、TEG部3aに形成されるSBDの面積を調整する制御性がさらに高くなる。
【0048】
イオン注入の制御性は高いため、イオン注入層18aを形成してSiCドリフト層8との間でpn接合を形成したことにより、第2のショットキー電極21aとSiCドリフト層8との接触面積を高い精度で調整することができる。
【0049】
また、熱酸化ではなくCVD法によって絶縁膜を形成することによってイオン注入層18aの代わりとすることも考えられるが、この場合はCVD法によって絶縁膜を形成するための工程が必要となり、工程数が増える。これに対して、この発明の実施の形態1における半導体装置1aでは、イオン注入層18aを用い、このイオン注入層18aをSBD部2aの第1のガードリング11と同じイオン注入条件で形成することにより、第1のガードリング11とイオン注入層18aを1つの工程で同時に形成することができる。これにより、工程数を増やすことなくイオン注入層18aを形成することができ、CVD法によって絶縁膜を形成する場合よりも生産性が高い。
【0050】
また、電極パッド22がイオン注入層18a上、かつ、第2のショットキー電極21a上になるように形成したことにより、第2のショットキー電極21aと電極パッド22とが干渉しないため、電極パッド22の面積をより大きくすることができる。これにより、プローブのアライメント精度を低くすることができるため、アライメント用の装置のコストを下げることができる。
【0051】
また、SBD部2aの電気特性をTEG部3aを用いて測定し、この測定結果に基づいて良品か不良品かを判定し、良品と判定されたものを実装することにより、不良品を実装してしまって実装後に不良品が発覚することを防ぐことができる。例えば、インバータ回路などで複数個のSBDを使用する場合やSBDを並列に接続して使用する場合には、不良品が1つでも混在していると動作できなくなることがあり、実装した全てのチップが無駄になってしまう。この発明の実施の形態1における半導体装置1aでは、これを防ぐことができる。
【0052】
尚、この発明の実施の形態1では、イオン注入層18aが開口部23を有し、第2のショットキー電極21aとSiCドリフト層8とが開口部23だけで接触するようにした。しかし、開口部23に加えて開口部23以外の箇所で、例えば第2のショットキー電極21aがイオン注入層18aの外側にはみ出すようにしてSiCドリフト層8と接触していてもよい。
【0053】
また、この発明の実施の形態1では、第2のショットキー電極21aが、SiCドリフト層8上とイオン注入層18a上の両方に跨り、SiCドリフト層8とイオン注入層18aの両方の表面と接触するように形成した。しかし、例えばイオン注入層18aと第2のショットキー電極21aとの間に何らかの構造体を挟むことにより、第2のショットキー電極21aが、SiCドリフト層8上とイオン注入層18a上の両方に跨りつつも、イオン注入層18aとは接触せずにSiCドリフト層8のみと接触するように形成してもよい。
【0054】
さらに、第2のショットキー電極21aがSiCドリフト層8上とイオン注入層18a上の両方に跨らないように、即ち、第2のショットキー電極21aがSiCドリフト層8上のみにあるように形成してもよい。この場合は、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積は、第2のショットキー電極21aの面積によって決まる。
【0055】
この発明の実施の形態1では、電極パッド22を第2のショットキー電極21a上に第2のショットキー電極21aと接触するように形成した。しかし、電極パッド22はSiCドリフト層8に接触しないようにイオン注入層18a上に形成されていればよく、電極パッド22が第2のショットキー電極21aとイオン注入層18aの両方と接触するように形成してもよい。また、電極パッド22を、第2のショットキー電極21a上に形成せずにイオン注入層18aのみと直接接触するように形成してもよい。尚、電極パッド22と第2のショットキー電極21aとは、接触していなくても電気的に接続されていればよい。
【0056】
さらに、この発明の実施の形態1では、第2のショットキー電極21aと電気的に接続された電極パッド22を形成し、この電極パッド22にプローブを接続してSBD部2aの電気特性を測定した。しかし、電極パッド22を形成せずに第2のショットキー電極21aに直接プローブを接続してもよい。この場合は、第2のショットキー電極21aの大きさを、プローブを接続するために充分大きい面積とすることが望ましい。よって、第2のショットキー電極21aの面積を充分大きくしておき、イオン注入層18aによって第2のショットキー電極21aとSiCドリフト層8との接触面積を制限することにより、TEG部3aに形成されるSBDの面積を小さくしておくとよい。
【0057】
尚、この発明の実施の形態1では、イオン注入層18aをSBD部2aの第1のガードリング11と同じイオン注入条件で形成することとし、第1のガードリング11とイオン注入層18aを1つの工程で同時に形成した。しかし、イオン注入層18aを第2のガードリング12と同じイオン注入条件として、イオン注入層18aと第2のガードリング12を1つの工程で同時に形成してもよい。また、イオン注入層18aを第1のガードリング11および第2のガードリング12とは異なるイオン注入条件として、第1のガードリング11および第2のガードリング12とは別の工程で形成してもよい。
【0058】
この発明の実施の形態1では、n型(第1導電型)のSiCドリフト層8の表面9を含む箇所にイオン注入によってp型(第2導電型)のイオン注入層18aを形成して、pn接合を形成した。しかし、イオン注入層18aを形成する代わりに、SiCドリフト層8の表面9上にSiCドリフト層8と接触してp型(第2導電型)のSiC層を例えばCVD法やPVD法などによって形成してもよい。
【0059】
この発明の実施の形態1では、SiCで半導体装置1aを形成した。しかし、SiCの代わりに例えば窒化ガリウムなどの他の半導体で形成してもよい。
【0060】
また、この発明の実施の形態1では、n型を第1導電型、p型を第2導電型とした場合について説明した。しかし、p型を第1導電型、n型を第2導電型とした場合でも同様の効果が得られる。
【0061】
この発明の実施の形態1では、4Hのポリタイプを有するSiC基板6を用いた。しかし、ポリタイプとしては4H以外の例えば6Hや3Cなどでもよい。
【0062】
尚、この発明の実施の形態1では、第1のガードリング11の外側に隣接して第2のガードリング12を設けた。しかし、第1のガードリング11と第2のガードリング12とを接触しないように間隔を空けて設けてもよい。また、第2のガードリング12を形成せずに第1のガードリング11のみとしてもよいし、ガードリングを3個以上設けてもよい。さらに、第1のガードリング11よりも第2のガードリング12の方が不純物のイオン注入量を少なく設定したが、第2のガードリング12の方がイオン注入量を多くしてもよいし、第1のガードリング11と第2のガードリング12とでイオン注入条件を同じにしてもよい。
【0063】
この発明の実施の形態1では、第1のショットキー電極13と第2のショットキー電極21aとを同時に形成し、外部出力電極16と電極パッド22とを同時に形成した。しかし、これらをそれぞれ別々の工程で形成してもよい。
【0064】
また、この発明の実施の形態1では、第1のショットキー電極13と接触して外部出力電極16を形成した。しかし、外部出力電極16と第1のショットキー電極13とは、接触していなくても電気的に接続されていればよい。
【0065】
尚、この発明の実施の形態1では、半導体装置1aの一例としてSBDについて説明した。しかし、SBD以外であっても、半導体層上に電極を接触させて形成する半導体素子全般で使用するTEGにも同様の構成を適用できる。例えば、SiCドリフト層8の表面9に、第1のショットキー電極13の代わりに第1のポリシリコン層を形成したヘテロ接合ダイオードにおいても適用可能である。この場合、TEG部3aの第2のショットキー電極21aの代わりに第2のポリシリコン層を形成すればよい。尚、ポリシリコンは導電性を有するため、上述の第1および第2のポリシリコン層は、「電極」の概念に含まれるものである。また、素子の本体を構成するものであっても電極の機能を併せ持つものであれば「電極」の概念に含まれる。
【0066】
実施の形態2.
図13は、この発明の実施の形態2における半導体装置1bを示す断面図である。図14は、この発明の実施の形態2におけるTEG部3bを示す上面図である。図13において図2と、図14において図3と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、開口部23を有さないイオン注入層18bを形成し、第2のショットキー電極21bがイオン注入層18b上からイオン注入層18bの外側のSiCドリフト層8上へはみ出すように跨って形成し、この外側へはみ出した部位がSiCドリフト層8の表面9と接触するように形成した構成が相違している。
【0067】
この発明の実施の形態2では、以上のような構成としたことにより、第2のショットキー電極21bがイオン注入層18bの外側にはみ出した面積を変えることによって、第2のショットキー電極21bとSiCドリフト層8との接触面積、即ち、TEG部3bに形成されるSBDの面積を調整できる。また、イオン注入層18bの面積を調整しても、第2のショットキー電極21bとSiCドリフト層8との接触面積を調整できる。これにより、イオン注入層18bに開口部23を形成する必要がなくなる。
【0068】
尚、この発明の実施の形態2では、第2のショットキー電極21bがイオン注入層18b上から1箇所突出してSiCドリフト層8へはみ出すよう形成した。しかし、突出してはみ出すのは1箇所に限ることはなく、突出した部位を複数箇所設けてもよい。また、第2のショットキー電極21bの形状は、イオン注入層18b上からSiCドリフト層8へはみ出すような形状であれば、図14に示すような突出する形状でなくともよい。
【0069】
尚、この発明の実施の形態2では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0070】
実施の形態3.
図15は、この発明の実施の形態3における半導体装置1cを示す断面図である。図16は、この発明の実施の形態3におけるイオン注入層18aを示す上面図である。図15において図2と、図16において図6と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、第1のガードリング11の内側でSiCドリフト層8の表面9を含む箇所にp型(第2導電型)のSBD部イオン注入層31を形成し、イオン注入層18aの開口部23の内側でSiCドリフト層8の表面9を含む箇所にp型(第2導電型)のTEG部イオン注入層32を形成した構成が相違している。
【0071】
SBD部イオン注入層31は、例えば、幅が数μmから数十μm、長さが第1のガードリング11の内側の1辺の長さ程度の矩形で、間隔が数μmから数十μmで等間隔に配置されて形成される。このSBD部イオン注入層31を形成することにより、第1のショットキー電極13とSiCドリフト層8との界面の電界強度を弱めることができ、逆方向電流を少なくすることができる。
【0072】
TEG部イオン注入層32は、SBD部イオン注入層31と同じイオン注入条件で形成され、幅と間隔はSBD部イオン注入層31と同じであって、長さは開口部23の内側の1辺の長さ程度である。
【0073】
次に、SBD部イオン注入層31およびTEG部イオン注入層32を形成する工程について説明する。SBD部イオン注入層31とTEG部イオン注入層32は一度のイオン注入工程によって同時に形成される。この工程は、第1のガードリング11およびイオン注入層18aを形成する工程の直前または直後、もしくは第2のガードリング12を形成する工程の直後に行われる。
【0074】
SBD部イオン注入層31およびTEG部イオン注入層32は、SiCドリフト層8の表面9にレジストによってマスクを形成し、SiCドリフト層8の表面9側からp型(第2導電型)の不純物を注入することにより形成する。イオン注入後、レジストは除去される。イオン注入するp型(第2導電型)の不純物としては、例えばアルミニウムやホウ素、ガリウムを用いる。
【0075】
この発明の実施の形態3では、以上のような構成としたことにより、SBD部2cに形成されるSBDとTEG部3cに形成されるSBDとが同じ構成になる。これにより、SBD部イオン注入層31が形成されている場合であっても、TEG部3cで測定した順方向電圧とSBD部2cの順方向電圧の相関がよくなり、SBD部2cの順方向電圧をより正確に測定することができる。
【0076】
尚、この発明の実施の形態3では、SBD部イオン注入層31の形状を、長さが第1のガードリング11の内側の1辺の長さ程度の矩形とした。しかし、これに限ることはなく、長さがより短い矩形のものや円形のものを等間隔に並べて配置したり、矩形のものを網目状になるように配置したりしてもよい。
【0077】
尚、この発明の実施の形態3では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0078】
実施の形態4.
図17は、この発明の実施の形態4における半導体装置1dを示す上面図である。図17において図1と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、TEG部3aをチップのコーナー部に配置した構成が相違している。
【0079】
一般に、チップの端部よりもコーナー部の方がSBD部2aの電気特性に影響を与えにくい領域の面積が広いため、この発明の実施の形態4では、以上のような構成としたことにより、TEG部2aがSBD部2aの電気特性に影響をより与えにくい半導体装置1dを得ることができる。
【0080】
尚、この発明の実施の形態4では、チップのコーナー部にTEG部2aを設けたが、TEG部2aは、できるだけSBD部2aの電気特性に影響を与えない箇所を適宜選んで配置すればよい。また、TEG部2aを複数個設けてもよい。
【0081】
尚、この発明の実施の形態4では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0082】
実施の形態5.
図18は、この発明の実施の形態5における半導体装置1eを示す上面図である。図18において図1と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、複数のSBD部2aが形成されたウエハ状態の半導体装置1eがTEG部3aを有する構成とした点が相違している。
【0083】
TEG部3aは、ウエハをチップに分割するダイシングライン33上に形成されており、複数のSBD部2aに対して1つのTEG部3aが配置されている。この場合は、ウエハ状態でTEG部3aを用いてSBD部2aの電気特性を測定し、測定後にダイシングライン33でダイシングしてチップ状態へ分割する。
【0084】
この発明の実施の形態5では、以上のような構成としたことにより、チップへ分割する前のウエハ状態でSBD部2aの電気特性を測定することができる。
【0085】
また、ダイシングライン33上にTEG部3aを配置したことにより、ウエハ内のチップの有効面積を大きくすることができ、製造コストを下げることができる。
【0086】
尚、この発明の実施の形態5では、ダイシングライン33上にTEG3aを配置した。しかし、必ずしもダイシングライン33上にTEG部3aを配置しなければならない訳ではなく、TEG部3aはSBD部2aの電気特性に影響を与えにくく、かつ、SBD部2aの電気特性をできるだけ正確に測定可能である箇所に適宜配置すればよい。
【0087】
尚、この発明の実施の形態5では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0088】
以上、この発明の実施の形態1〜5について説明した。これらの、この発明の実施の形態1〜5で説明した構成は互いに組合せることができる。
【符号の説明】
【0089】
1a〜1e 半導体装置
2a、2c ショットキーバリアダイオード部
3a〜3c TEG部
8 n型の炭化珪素ドリフト層
9 炭化珪素ドリフト層の表面
11 p型の第1のガードリング
13 第1のショットキー電極
18a、18b p型のイオン注入層
21a、21b 第2のショットキー電極
22 電極パッド
23 イオン注入層の開口部
【技術分野】
【0001】
この発明は、半導体素子の電気特性を測定するためのモニター用パターンを備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
電力用の半導体素子の良品、不良品の検査を行うために電気特性を測定するには、一般に数kV以上の高電圧、数十A以上の大電流での測定となる。このため、大電流を流すことができる電源に接続する必要があり、実装前のチップ状態で、またはチップに分割する前のウエハ状態でプローブ等を用いて電気特性を測定して良品、不良品の検査をすることは困難である。
【0003】
従来の半導体装置では、シリコンウエハ上に形成されたショットキーバリアダイオード(以下「SBD」という)の電極周辺の空きスペースに、SBDの電極よりも面積が小さい電極を有するモニター用パターンであるTEG(Test Element Group)を設けていた。TEGを用いてSBDの電気特性を測定する場合、SBDの電極とTEGの電極とで面積換算した電流値で測定すればよいため、より小さい電流での測定が可能である。(例えば、特許文献1参照)
【先行技術文献】
【特許文献】
【0004】
【特許文献1】実開昭62−166632号公報(第5〜7頁、第1図)
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを形成する技術がなかったという問題点があった。
【0006】
この発明は、上述のような問題を解決するためになされたもので、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
この発明に係る半導体装置は、半導体素子と、半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置であって、半導体素子は、第1導電型の半導体層と、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触して形成された第1の電極と、を有し、モニター用パターンは、第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触して形成された第2の電極と、第2の電極と電気的に接続され、第1導電型の半導体層とは接触しないように第2導電型の半導体層上に形成された電極パッドと、を有するものである。
【0008】
また、この発明に係る半導体装置の製造方法は、半導体素子と、半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置の製造方法であって、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触するように第1の電極を形成する工程を備え、モニター用パターンを形成するために、第1導電型の半導体層の表面を含む箇所に第2導電型の半導体層を形成する工程と、第1導電型の半導体層上に、第1導電型の半導体層の表面と接触するように第2の電極を形成する工程と、第2の電極と電気的に接続された電極パッドを、第1導電型の半導体層とは接触しないように第2導電型の半導体層上に形成する工程と、を有するものである。
【発明の効果】
【0009】
この発明に係る半導体装置によれば、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置を得ることができる。
【0010】
また、この発明に係る半導体装置の製造方法によれば、シリコン以外の半導体で形成される半導体素子で使用可能なTEGを有する半導体装置を得ることができる。
【図面の簡単な説明】
【0011】
【図1】この発明の実施の形態1における半導体装置を示す上面図である。
【図2】この発明の実施の形態1における図1のA−A断面図である。
【図3】この発明の実施の形態1におけるTEG部を示す上面図である。
【図4】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図5】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図6】この発明の実施の形態1におけるイオン注入層を示す上面図である。
【図7】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図8】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図9】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図10】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図11】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図12】この発明の実施の形態1における半導体装置の製造方法の一部を示す断面図である。
【図13】この発明の実施の形態2における半導体装置を示す断面図である。
【図14】この発明の実施の形態2におけるTEG部を示す上面図である。
【図15】この発明の実施の形態3における半導体装置を示す断面図である。
【図16】この発明の実施の形態3におけるイオン注入層を示す上面図である。
【図17】この発明の実施の形態4における半導体装置を示す上面図である。
【図18】この発明の実施の形態5における半導体装置を示す上面図である。
【発明を実施するための形態】
【0012】
実施の形態1.
まず、この発明の実施の形態1における半導体装置1aの構成を説明する。図1は、この発明の実施の形態1における半導体装置1aを示す上面図である。ここでは、半導体装置1aの一例として、炭化珪素(SiC)で形成したSBDについて説明する。
【0013】
図1において、半導体装置1aは、チップの中央部にSBD部2aが形成され、SBD部2aの周辺の空きスペースには、SBD部2aの電気特性を測定するためのモニター用パターンであるTEG部3aが形成されている。TEG部3aはSBD部2aの電気特性にできるだけ影響を与えない領域に形成されることが好ましく、図1では、TEG部3aがチップの端部に形成された場合を示している。
【0014】
図2は、この発明の実施の形態1における図1のA−A断面図である。図2では、TEG部3aの周辺を拡大して示しており、SBD部2aについては一部のみ示している。図2において、n型(第1導電型)のSiC基板6の一方の面7には、n型(第1導電型)のSiCドリフト層8が形成されている。
【0015】
まず、SiCドリフト層8のSBD部2aに相当する箇所に形成される構成について説明する。SiCドリフト層8の表面9を含む箇所には、p型(第2導電型)の第1のガードリング11がイオン注入によって形成され、第1のガードリング11の外側に隣接してp型(第2導電型)の第2のガードリング12がイオン注入によって形成されている。また、SiCドリフト層8上には、SiCドリフト層8の表面9と接触して第1のショットキー電極13が形成されている。第1のショットキー電極13と第1のガードリング11とは一部接しており、第1のガードリング11は、第1のショットキー電極13の周りを取り囲むようにリング状に設けられている。そして、第2のガードリング12は、第1のガードリング11の周りを取り囲むようにリング状に設けられている。第1のショットキー電極13上には、第1のショットキー電極13と接触してSBD部2aの外部出力電極16が形成されている。外部出力電極16の外周部から、第1のショットキー電極13の外周部、第1のガードリング11の表面、第2のガードリング12の表面、SiCドリフト層8の表面9の一部を覆うように、即ち、SBD部2aの外周部を覆うように保護膜17がリング状に形成されている。
【0016】
次に、SiCドリフト層8のTEG部3aに相当する箇所に形成される構成について説明する。SiCドリフト層8の表面9を含む箇所には、イオン注入によってp型(第2導電型)のイオン注入層18aが形成されている。イオン注入層18a上にはイオン注入層18aと接触して第2のショットキー電極21aが形成され、第2のショットキー電極21a上には、第2のショットキー電極21aと接触して電極パッド22が形成されている。尚、電極パッド22は、SiCドリフト層8とは接触しないように形成されている。
【0017】
ここで、イオン注入層18aについて説明する。図3は、この発明の実施の形態1におけるTEG部3aを示す上面図である。図2および図3に示すように、イオン注入層18aは開口部23を有している。第2のショットキー電極21aは、開口部23を塞ぐようにイオン注入層18aと接触して形成され、この開口部23でSiCドリフト層8の表面9と接触している。
【0018】
そして、図2に示すように、SiC基板6の他方の面26にはオーミック電極27が形成され、オーミック電極27の表面には裏面電極28が形成されている。
【0019】
次に、この発明の実施の形態1における半導体装置1aの製造方法について説明する。図4〜図5および図7〜図12は、この発明の実施の形態1における半導体装置1aの製造方法の一部を示す断面図である。図6は、この発明の実施の形態1におけるイオン注入層18aを示す上面図である。
【0020】
まず、4Hのポリタイプを有する高濃度のn型(第1導電型)のSiC基板6を準備する。そして、図4に示すように、SiC基板6の一方の面7に、CVD(Chemical Vapor Deposition)法により、低濃度のn型(第1導電型)のSiCドリフト層8をエピタキシャル成長して形成する。
【0021】
次に、図5に示すように、SiCドリフト層8の表面9を含む箇所にp型(第2導電型)の不純物をイオン注入することによって、p型(第2導電型)の第1のガードリング11とp型(第2導電型)のイオン注入層18aを形成する。第1のガードリング11は、後の工程で第1のショットキー電極13が形成される予定である箇所の周りを取り囲むようにリング状に形成される。イオン注入層18aは、図5および図6に示すように、開口部23を有するように形成される。
【0022】
第1のガードリング11とイオン注入層18aは同じイオン注入条件で形成され、一度のイオン注入工程で同時に形成される。イオン注入は、SiCドリフト層8の表面9にレジストによってマスクを形成し、SiCドリフト層8の表面9側からp型(第2導電型)の不純物を注入することにより行う。イオン注入後、レジストは除去される。イオン注入するp型(第2導電型)の不純物としては、例えばアルミニウムやホウ素、ガリウムを用いる。
【0023】
次に、図7に示すように、SiCドリフト層8の表面9を含む箇所にp型(第2導電型)の不純物をイオン注入することによって、第1のガードリング11の外側に隣接してp型(第2導電型)の第2のガードリング12を形成する。第2のガードリング12は、第1のガードリング11の周りを取り囲むようにリング状に形成される。第1のガードリング11と第2のガードリング12とは、イオン注入条件が異なり、第1のガードリング11よりも第2のガードリング12の方が不純物のイオン注入量を少なく設定される。
【0024】
ここで、イオン注入は、SiCドリフト層8の表面9にレジストによってマスクを形成し、SiCドリフト層8の表面9側からp型(第2導電型)の不純物を注入することにより行う。イオン注入後、レジストは除去される。イオン注入するp型(第2導電型)の不純物としては、例えばアルミニウムやホウ素、ガリウムを用いる。
【0025】
次に、SiC基板6を1500℃以上の、例えば1700℃程度でアニール処理する。このアニール処理により、第1のガードリング11およびイオン注入層18aを形成する工程と第2のガードリング12を形成する工程でイオン注入されたアルミニウム等の不純物イオンが電気的に活性化される。
【0026】
次に、図8に示すように、SiC基板6の他方の面26側を研削し、SiC基板6を所望の厚さにする。
【0027】
次に、図9に示すように、SiC基板6の他方の面26にオーミック電極27を形成する。このオーミック電極27は、例えばスパッタ法によりニッケルを100nm程度の膜厚で成膜し、さらに、例えばランプアニール法により1000℃程度でアニール処理することによりニッケルシリサイドを形成することによって形成される。
【0028】
次に、第1のショットキー電極13および第2のショットキー電極21aとなる例えばチタンやモリブデン、ニッケルなどの金属をスパッタ法により、SiCドリフト層8の表面9側から全面に成膜する。そして、レジストによってマスクを形成して、例えば成膜した金属がチタンの場合はフッ酸を希釈した溶液でエッチングすることにより、第1のショットキー電極13および第2のショットキー電極21aを形成する。第1のショットキー電極13と第2のショットキー電極21aは、この工程により同時に形成される。第1のショットキー電極13および第2のショットキー電極21aを形成した後の断面図を図10に示す。
【0029】
図10に示すように、第1のショットキー電極13は、SiCドリフト層8の表面9と接触し、その外周部が第1のガードリング11の表面と一部接触するようにパターニングされる。これにより、第1のショットキー電極13は、第1のガードリング11によって周りを取り囲まれるようになる。第2のショットキー電極21aは、イオン注入層18aの外側にはみ出さないようにパターニングされる。つまり、第2のショットキー電極21aは、イオン注入層18aの開口部23を上から塞ぐようにイオン注入層18aと接触し、SiCドリフト層8とは開口部23だけで接触するようになっている。
【0030】
次に、例えばアルミニウムなどの金属をスパッタ法により、第1のショットキー電極13および第2のショットキー電極21aの表面側から全面に成膜する。そして、レジストによってマスクを形成して、例えばリン酸を含む溶液でエッチングすることにより、外部出力電極16および電極パッド22を形成する。外部出力電極16と電極パッド22は、この工程により同時に形成される。外部出力電極16および電極パッド22を形成した後の断面図を図11に示す。
【0031】
図11に示すように、外部出力電極16は、第1のショットキー電極13上に第1のショットキー電極13と接触して形成される。また、電極パッド22は、第2のショットキー電極21a上に第2のショットキー電極21aと接触して形成され、SiCドリフト層8とは接触しないようになっている。
【0032】
次に、外部出力電極16および電極パッド22の表面側の全面に、例えばポリイミド膜をスピンコートにより塗布する。そして、レジストによってマスクを形成し、ポリイミド膜をエッチングする。その後、300〜400℃程度で熱処理することにより、保護膜17を形成する。保護膜17を形成した後の断面図を図12に示す。
【0033】
図12に示すように、保護膜17は、外部出力電極16の外周部から、第1のショットキー電極13の外周部、第1のガードリング11の表面、第2のガードリング12の表面、SiCドリフト層8の表面9の一部を覆うようにリング状にパターニングされる。
【0034】
次に、オーミック電極27の表面に、裏面電極28として例えばチタン、ニッケル、モリブデン、銅、金などの金属の単層膜またはこれらの積層膜を、例えばスパッタ法や蒸着で形成する。以上で、図2に示すこの発明の実施の形態1における半導体装置1aであるSiCで形成したSBDが完成する。
【0035】
TEG部3aを備えた半導体装置1aが完成すると、次は、SBD部2aの電気特性を、TEG部3aを用いて測定する。SBDの電気特性を示す重要なパラメータとして順方向電圧がある。これは、SBDの順方向に定格電流を流したときの順方向電圧が低いほど順方向の抵抗が低くなるからである。よって、ここでは、TEG部3aを用いて順方向電圧を測定する。
【0036】
まず、チップ状態の半導体装置1aをステージ上に載置し、自動でアライメントを行ってTEG部3aの電極パッド22にプローブを接続する。順方向電圧を正確に測定するために、ここでは、電流を流すプローブと電圧を測定するプローブの2本のプローブを電極パッド22に接続する。電極パッド22は、2本のプローブを接続するために充分な面積を有するものとする。
【0037】
次に、TEG部3aに順方向の電流を流し、このときの順方向電圧を測定する。TEG部3aに流す電流の大きさは、SBD部2aに形成されたSBDの定格電流密度とTEG部3aに形成されたSBDに流れる電流密度が同じになるように設定する。TEG部3aに形成されたSBDの面積は、第2のショットキー電極21aとSiCドリフト層8とが接触している面積、即ち、イオン注入層18aの開口部23の面積によって決まるので、定格電流密度と開口部23の面積から計算した電流値で測定を行う。
【0038】
次に、TEG部3aを用いて測定した順方向電圧の測定結果に基づいて半導体装置1aが良品か不良品かを判定する。例えば、順方向電圧の測定が正常に行えなかった場合や、測定で得られた順方向電圧の大きさに閾値を設定しておき、順方向電圧の値が閾値を超える場合に不良品と判定する。
【0039】
最後に、良品と判定された半導体装置1aだけを選別し、パッケージに実装する。
【0040】
この発明の実施の形態1では、以上のような構成としたことにより、SiCドリフト層8とイオン注入層18aとの間でpn接合が形成される。ポリタイプが4HのSiCのpn接合のビルトイン電位は2.4Vであるのに対し、TEG部3aの順方向電圧がビルトイン電位よりも低ければ、pn接合が形成された箇所には電流は流れず実効的に絶縁されているのと同じ効果がある。よって、SiCドリフト層8と接触しないようにイオン注入層18aの上に電極パッド22を形成すれば、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積と、電極パッド22の面積とを独立して変えることができる。これにより、プローブを接続するために充分な電極パッド22の面積を確保したままで、TEG部3aに形成されるSBDの面積を小さくすることができるため、プローブを用いて小さい電流で電気特性を測定することができる。つまり、シリコン以外の半導体で形成されるSBDにおいて使用可能なTEGを得ることができる。
【0041】
電気特性の測定時の電流が大きくなると、電極パッド22とプローブとの接触抵抗のばらつきにより測定誤差が大きくなり、プローブでの測定が困難になる。しかし、この発明の実施の形態1における半導体装置1aでは、TEG部3aによって小さい電流で測定が可能であるため、電極パッド22とプローブとの接触抵抗のばらつきによる測定誤差を抑えることができる。
【0042】
さらに、チップに分割した状態では、ウエハ状態でのアライメントと比べてアライメント精度が落ちるため、電極パッド22の面積をより大きくする必要があるが、この発明の実施の形態1の半導体装置1aによれば、TEG部3aに形成されるSBDの面積を大きくすることなく、電極パッド22の大きさをチップ状態でプローブを接続するために充分大きな面積とすることができる。
【0043】
また、SiCで半導体装置1aを形成したことにより、シリコンでは実現できない高速のスイッチングが可能で、スイッチング損失が小さいSBDを得ることができる。さらに、耐電圧性が高く、許容電流密度も高いため、より大電力用のSBDを作ることができる。
【0044】
SiCの特性を生かしてSBD部2aに形成されたSBDの定格電流密度をより大きく設計した場合でも、プローブを接続するために充分な電極パッド22の面積を確保したままで、TEG部3aに形成されるSBDの面積を小さくすることができるため、プローブを用いて小さい電流で電気特性を測定することができる。
【0045】
この発明の実施の形態1では、n型(第1導電型)のSiCドリフト層8の表面9を含む箇所にp型(第2導電型)のイオン注入層18aを形成し、pn接合によって実効的に絶縁されているのと同じ効果を得た。イオン注入層18aの代わりに、SiCドリフト層8上に二酸化珪素膜などの絶縁膜を形成することが考えられるが、熱酸化によって二酸化珪素膜を形成して絶縁膜として使用しようとしても、SiCはシリコンと比べて酸化速度が桁違いに遅いため、絶縁膜として使用できる膜厚の二酸化珪素膜を熱酸化によって形成するには時間がかかり過ぎ、生産性が高いとは言えない。これに対して、この発明の実施の形態1における半導体装置1aでは、イオン注入層18aを用いたことにより、製造に要する時間を短縮することができ、生産性が上がる。
【0046】
また、第2のショットキー電極21aがSiCドリフト層8上とイオン注入層18a上の両方に跨るように形成したことにより、イオン注入層18aによって第2のショットキー電極21aとSiCドリフト層8との接触面積を制限することができる。つまり、イオン注入層18aを形成する面積を変えることで、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積を調整できる。これにより、TEG部3aに形成されるSBDの面積を調整する制御性が高くなる。
【0047】
さらに、イオン注入層18aが開口部23を有し、この開口部23で第2のショットキー電極21aとSiCドリフト層8とが接触するようにしたことにより、開口部23の面積を調整することで、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積を調整できる。これにより、TEG部3aに形成されるSBDの面積を調整する制御性がさらに高くなる。
【0048】
イオン注入の制御性は高いため、イオン注入層18aを形成してSiCドリフト層8との間でpn接合を形成したことにより、第2のショットキー電極21aとSiCドリフト層8との接触面積を高い精度で調整することができる。
【0049】
また、熱酸化ではなくCVD法によって絶縁膜を形成することによってイオン注入層18aの代わりとすることも考えられるが、この場合はCVD法によって絶縁膜を形成するための工程が必要となり、工程数が増える。これに対して、この発明の実施の形態1における半導体装置1aでは、イオン注入層18aを用い、このイオン注入層18aをSBD部2aの第1のガードリング11と同じイオン注入条件で形成することにより、第1のガードリング11とイオン注入層18aを1つの工程で同時に形成することができる。これにより、工程数を増やすことなくイオン注入層18aを形成することができ、CVD法によって絶縁膜を形成する場合よりも生産性が高い。
【0050】
また、電極パッド22がイオン注入層18a上、かつ、第2のショットキー電極21a上になるように形成したことにより、第2のショットキー電極21aと電極パッド22とが干渉しないため、電極パッド22の面積をより大きくすることができる。これにより、プローブのアライメント精度を低くすることができるため、アライメント用の装置のコストを下げることができる。
【0051】
また、SBD部2aの電気特性をTEG部3aを用いて測定し、この測定結果に基づいて良品か不良品かを判定し、良品と判定されたものを実装することにより、不良品を実装してしまって実装後に不良品が発覚することを防ぐことができる。例えば、インバータ回路などで複数個のSBDを使用する場合やSBDを並列に接続して使用する場合には、不良品が1つでも混在していると動作できなくなることがあり、実装した全てのチップが無駄になってしまう。この発明の実施の形態1における半導体装置1aでは、これを防ぐことができる。
【0052】
尚、この発明の実施の形態1では、イオン注入層18aが開口部23を有し、第2のショットキー電極21aとSiCドリフト層8とが開口部23だけで接触するようにした。しかし、開口部23に加えて開口部23以外の箇所で、例えば第2のショットキー電極21aがイオン注入層18aの外側にはみ出すようにしてSiCドリフト層8と接触していてもよい。
【0053】
また、この発明の実施の形態1では、第2のショットキー電極21aが、SiCドリフト層8上とイオン注入層18a上の両方に跨り、SiCドリフト層8とイオン注入層18aの両方の表面と接触するように形成した。しかし、例えばイオン注入層18aと第2のショットキー電極21aとの間に何らかの構造体を挟むことにより、第2のショットキー電極21aが、SiCドリフト層8上とイオン注入層18a上の両方に跨りつつも、イオン注入層18aとは接触せずにSiCドリフト層8のみと接触するように形成してもよい。
【0054】
さらに、第2のショットキー電極21aがSiCドリフト層8上とイオン注入層18a上の両方に跨らないように、即ち、第2のショットキー電極21aがSiCドリフト層8上のみにあるように形成してもよい。この場合は、第2のショットキー電極21aとSiCドリフト層8との接触面積、即ち、TEG部3aに形成されるSBDの面積は、第2のショットキー電極21aの面積によって決まる。
【0055】
この発明の実施の形態1では、電極パッド22を第2のショットキー電極21a上に第2のショットキー電極21aと接触するように形成した。しかし、電極パッド22はSiCドリフト層8に接触しないようにイオン注入層18a上に形成されていればよく、電極パッド22が第2のショットキー電極21aとイオン注入層18aの両方と接触するように形成してもよい。また、電極パッド22を、第2のショットキー電極21a上に形成せずにイオン注入層18aのみと直接接触するように形成してもよい。尚、電極パッド22と第2のショットキー電極21aとは、接触していなくても電気的に接続されていればよい。
【0056】
さらに、この発明の実施の形態1では、第2のショットキー電極21aと電気的に接続された電極パッド22を形成し、この電極パッド22にプローブを接続してSBD部2aの電気特性を測定した。しかし、電極パッド22を形成せずに第2のショットキー電極21aに直接プローブを接続してもよい。この場合は、第2のショットキー電極21aの大きさを、プローブを接続するために充分大きい面積とすることが望ましい。よって、第2のショットキー電極21aの面積を充分大きくしておき、イオン注入層18aによって第2のショットキー電極21aとSiCドリフト層8との接触面積を制限することにより、TEG部3aに形成されるSBDの面積を小さくしておくとよい。
【0057】
尚、この発明の実施の形態1では、イオン注入層18aをSBD部2aの第1のガードリング11と同じイオン注入条件で形成することとし、第1のガードリング11とイオン注入層18aを1つの工程で同時に形成した。しかし、イオン注入層18aを第2のガードリング12と同じイオン注入条件として、イオン注入層18aと第2のガードリング12を1つの工程で同時に形成してもよい。また、イオン注入層18aを第1のガードリング11および第2のガードリング12とは異なるイオン注入条件として、第1のガードリング11および第2のガードリング12とは別の工程で形成してもよい。
【0058】
この発明の実施の形態1では、n型(第1導電型)のSiCドリフト層8の表面9を含む箇所にイオン注入によってp型(第2導電型)のイオン注入層18aを形成して、pn接合を形成した。しかし、イオン注入層18aを形成する代わりに、SiCドリフト層8の表面9上にSiCドリフト層8と接触してp型(第2導電型)のSiC層を例えばCVD法やPVD法などによって形成してもよい。
【0059】
この発明の実施の形態1では、SiCで半導体装置1aを形成した。しかし、SiCの代わりに例えば窒化ガリウムなどの他の半導体で形成してもよい。
【0060】
また、この発明の実施の形態1では、n型を第1導電型、p型を第2導電型とした場合について説明した。しかし、p型を第1導電型、n型を第2導電型とした場合でも同様の効果が得られる。
【0061】
この発明の実施の形態1では、4Hのポリタイプを有するSiC基板6を用いた。しかし、ポリタイプとしては4H以外の例えば6Hや3Cなどでもよい。
【0062】
尚、この発明の実施の形態1では、第1のガードリング11の外側に隣接して第2のガードリング12を設けた。しかし、第1のガードリング11と第2のガードリング12とを接触しないように間隔を空けて設けてもよい。また、第2のガードリング12を形成せずに第1のガードリング11のみとしてもよいし、ガードリングを3個以上設けてもよい。さらに、第1のガードリング11よりも第2のガードリング12の方が不純物のイオン注入量を少なく設定したが、第2のガードリング12の方がイオン注入量を多くしてもよいし、第1のガードリング11と第2のガードリング12とでイオン注入条件を同じにしてもよい。
【0063】
この発明の実施の形態1では、第1のショットキー電極13と第2のショットキー電極21aとを同時に形成し、外部出力電極16と電極パッド22とを同時に形成した。しかし、これらをそれぞれ別々の工程で形成してもよい。
【0064】
また、この発明の実施の形態1では、第1のショットキー電極13と接触して外部出力電極16を形成した。しかし、外部出力電極16と第1のショットキー電極13とは、接触していなくても電気的に接続されていればよい。
【0065】
尚、この発明の実施の形態1では、半導体装置1aの一例としてSBDについて説明した。しかし、SBD以外であっても、半導体層上に電極を接触させて形成する半導体素子全般で使用するTEGにも同様の構成を適用できる。例えば、SiCドリフト層8の表面9に、第1のショットキー電極13の代わりに第1のポリシリコン層を形成したヘテロ接合ダイオードにおいても適用可能である。この場合、TEG部3aの第2のショットキー電極21aの代わりに第2のポリシリコン層を形成すればよい。尚、ポリシリコンは導電性を有するため、上述の第1および第2のポリシリコン層は、「電極」の概念に含まれるものである。また、素子の本体を構成するものであっても電極の機能を併せ持つものであれば「電極」の概念に含まれる。
【0066】
実施の形態2.
図13は、この発明の実施の形態2における半導体装置1bを示す断面図である。図14は、この発明の実施の形態2におけるTEG部3bを示す上面図である。図13において図2と、図14において図3と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、開口部23を有さないイオン注入層18bを形成し、第2のショットキー電極21bがイオン注入層18b上からイオン注入層18bの外側のSiCドリフト層8上へはみ出すように跨って形成し、この外側へはみ出した部位がSiCドリフト層8の表面9と接触するように形成した構成が相違している。
【0067】
この発明の実施の形態2では、以上のような構成としたことにより、第2のショットキー電極21bがイオン注入層18bの外側にはみ出した面積を変えることによって、第2のショットキー電極21bとSiCドリフト層8との接触面積、即ち、TEG部3bに形成されるSBDの面積を調整できる。また、イオン注入層18bの面積を調整しても、第2のショットキー電極21bとSiCドリフト層8との接触面積を調整できる。これにより、イオン注入層18bに開口部23を形成する必要がなくなる。
【0068】
尚、この発明の実施の形態2では、第2のショットキー電極21bがイオン注入層18b上から1箇所突出してSiCドリフト層8へはみ出すよう形成した。しかし、突出してはみ出すのは1箇所に限ることはなく、突出した部位を複数箇所設けてもよい。また、第2のショットキー電極21bの形状は、イオン注入層18b上からSiCドリフト層8へはみ出すような形状であれば、図14に示すような突出する形状でなくともよい。
【0069】
尚、この発明の実施の形態2では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0070】
実施の形態3.
図15は、この発明の実施の形態3における半導体装置1cを示す断面図である。図16は、この発明の実施の形態3におけるイオン注入層18aを示す上面図である。図15において図2と、図16において図6と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、第1のガードリング11の内側でSiCドリフト層8の表面9を含む箇所にp型(第2導電型)のSBD部イオン注入層31を形成し、イオン注入層18aの開口部23の内側でSiCドリフト層8の表面9を含む箇所にp型(第2導電型)のTEG部イオン注入層32を形成した構成が相違している。
【0071】
SBD部イオン注入層31は、例えば、幅が数μmから数十μm、長さが第1のガードリング11の内側の1辺の長さ程度の矩形で、間隔が数μmから数十μmで等間隔に配置されて形成される。このSBD部イオン注入層31を形成することにより、第1のショットキー電極13とSiCドリフト層8との界面の電界強度を弱めることができ、逆方向電流を少なくすることができる。
【0072】
TEG部イオン注入層32は、SBD部イオン注入層31と同じイオン注入条件で形成され、幅と間隔はSBD部イオン注入層31と同じであって、長さは開口部23の内側の1辺の長さ程度である。
【0073】
次に、SBD部イオン注入層31およびTEG部イオン注入層32を形成する工程について説明する。SBD部イオン注入層31とTEG部イオン注入層32は一度のイオン注入工程によって同時に形成される。この工程は、第1のガードリング11およびイオン注入層18aを形成する工程の直前または直後、もしくは第2のガードリング12を形成する工程の直後に行われる。
【0074】
SBD部イオン注入層31およびTEG部イオン注入層32は、SiCドリフト層8の表面9にレジストによってマスクを形成し、SiCドリフト層8の表面9側からp型(第2導電型)の不純物を注入することにより形成する。イオン注入後、レジストは除去される。イオン注入するp型(第2導電型)の不純物としては、例えばアルミニウムやホウ素、ガリウムを用いる。
【0075】
この発明の実施の形態3では、以上のような構成としたことにより、SBD部2cに形成されるSBDとTEG部3cに形成されるSBDとが同じ構成になる。これにより、SBD部イオン注入層31が形成されている場合であっても、TEG部3cで測定した順方向電圧とSBD部2cの順方向電圧の相関がよくなり、SBD部2cの順方向電圧をより正確に測定することができる。
【0076】
尚、この発明の実施の形態3では、SBD部イオン注入層31の形状を、長さが第1のガードリング11の内側の1辺の長さ程度の矩形とした。しかし、これに限ることはなく、長さがより短い矩形のものや円形のものを等間隔に並べて配置したり、矩形のものを網目状になるように配置したりしてもよい。
【0077】
尚、この発明の実施の形態3では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0078】
実施の形態4.
図17は、この発明の実施の形態4における半導体装置1dを示す上面図である。図17において図1と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、TEG部3aをチップのコーナー部に配置した構成が相違している。
【0079】
一般に、チップの端部よりもコーナー部の方がSBD部2aの電気特性に影響を与えにくい領域の面積が広いため、この発明の実施の形態4では、以上のような構成としたことにより、TEG部2aがSBD部2aの電気特性に影響をより与えにくい半導体装置1dを得ることができる。
【0080】
尚、この発明の実施の形態4では、チップのコーナー部にTEG部2aを設けたが、TEG部2aは、できるだけSBD部2aの電気特性に影響を与えない箇所を適宜選んで配置すればよい。また、TEG部2aを複数個設けてもよい。
【0081】
尚、この発明の実施の形態4では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0082】
実施の形態5.
図18は、この発明の実施の形態5における半導体装置1eを示す上面図である。図18において図1と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。この発明の実施の形態1とは、複数のSBD部2aが形成されたウエハ状態の半導体装置1eがTEG部3aを有する構成とした点が相違している。
【0083】
TEG部3aは、ウエハをチップに分割するダイシングライン33上に形成されており、複数のSBD部2aに対して1つのTEG部3aが配置されている。この場合は、ウエハ状態でTEG部3aを用いてSBD部2aの電気特性を測定し、測定後にダイシングライン33でダイシングしてチップ状態へ分割する。
【0084】
この発明の実施の形態5では、以上のような構成としたことにより、チップへ分割する前のウエハ状態でSBD部2aの電気特性を測定することができる。
【0085】
また、ダイシングライン33上にTEG部3aを配置したことにより、ウエハ内のチップの有効面積を大きくすることができ、製造コストを下げることができる。
【0086】
尚、この発明の実施の形態5では、ダイシングライン33上にTEG3aを配置した。しかし、必ずしもダイシングライン33上にTEG部3aを配置しなければならない訳ではなく、TEG部3aはSBD部2aの電気特性に影響を与えにくく、かつ、SBD部2aの電気特性をできるだけ正確に測定可能である箇所に適宜配置すればよい。
【0087】
尚、この発明の実施の形態5では、この発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【0088】
以上、この発明の実施の形態1〜5について説明した。これらの、この発明の実施の形態1〜5で説明した構成は互いに組合せることができる。
【符号の説明】
【0089】
1a〜1e 半導体装置
2a、2c ショットキーバリアダイオード部
3a〜3c TEG部
8 n型の炭化珪素ドリフト層
9 炭化珪素ドリフト層の表面
11 p型の第1のガードリング
13 第1のショットキー電極
18a、18b p型のイオン注入層
21a、21b 第2のショットキー電極
22 電極パッド
23 イオン注入層の開口部
【特許請求の範囲】
【請求項1】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置であって、
前記半導体素子は、
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、を有し、
前記モニター用パターンは、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第2の電極と、
前記第2の電極と電気的に接続され、前記第1導電型の半導体層とは接触しないように前記第2導電型の半導体層上に形成された電極パッドと、
を有する半導体装置。
【請求項2】
第2の電極は、第2導電型の半導体層上にも形成されたことを特徴とする請求項1記載の半導体装置。
【請求項3】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置であって、
前記半導体素子は、
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、を有し、
前記モニター用パターンは、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上および前記第2導電型の半導体層上に形成され、前記第1導電型の半導体層の表面と接触する第2の電極と、
を有する半導体装置。
【請求項4】
第1導電型の半導体層および第2導電型の半導体層は、炭化珪素で形成されたことを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体装置。
【請求項5】
第2導電型の半導体層は、開口部を有し、
第2の電極は、前記開口部で第1導電型の半導体層と接触することを特徴とする請求項2ないし請求項4のいずれか1項に記載の半導体装置。
【請求項6】
第2導電型の半導体層は、第1導電型の半導体層に形成されたイオン注入層であることを特徴とする請求項1ないし請求項5のいずれか1項に記載の半導体装置。
【請求項7】
第1の電極の周りを取り囲むように、第1導電型の半導体層の表面を含む箇所にイオン注入によって形成された第2導電型のガードリングを備え、
第2導電型の半導体層は、前記ガードリングと同じイオン注入条件でイオン注入されて形成されることを特徴とする請求項6記載の半導体装置。
【請求項8】
電極パッドは、第2の電極上に形成されたことを特徴とする請求項2記載の半導体装置。
【請求項9】
半導体素子は、ショットキーバリアダイオードであって、
第1の電極および第2の電極は、ショットキー電極であることを特徴とする請求項1ないし請求項8のいずれか1項に記載の半導体装置。
【請求項10】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置の製造方法であって、
第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触するように第1の電極を形成する工程を備え、
前記モニター用パターンを形成するために、
前記第1導電型の半導体層の表面を含む箇所に第2導電型の半導体層を形成する工程と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触するように第2の電極を形成する工程と、
前記第2の電極と電気的に接続された電極パッドを、前記第1導電型の半導体層とは接触しないように前記第2導電型の半導体層上に形成する工程と、
を有する半導体装置の製造方法。
【請求項11】
第2の電極を形成する工程では、第2導電型の半導体層上にも前記第2の電極を形成することを特徴とする請求項10記載の半導体装置の製造方法。
【請求項12】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置の製造方法であって、
第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触するように第1の電極を形成する工程を備え、
前記モニター用パターンを形成するために、
前記第1導電型の半導体層の表面を含む箇所に第2導電型の半導体層を形成する工程と、
前記第1導電型の半導体層上および前記第2導電型の半導体層上に位置し、前記第1導電型の半導体層の表面と接触するように第2の電極を形成する工程と、
を有する半導体装置の製造方法。
【請求項13】
第1導電型の半導体層および第2導電型の半導体層を炭化珪素で形成することを特徴とする請求項10ないし請求項12のいずれか1項に記載の半導体装置の製造方法。
【請求項14】
第2導電型の半導体層を形成する工程では、開口部を有するように前記第2導電型の半導体層を形成し、
第2の電極を形成する工程では、前記開口部で第1導電型の半導体層と接触するように前記第2の電極を形成することを特徴とする請求項11ないし請求項13のいずれか1項に記載の半導体装置の製造方法。
【請求項15】
第2導電型の半導体層を形成する工程では、第1導電型の半導体層にイオン注入層を形成することによって前記第2導電型の半導体層を形成することを特徴とする請求項10ないし請求項14のいずれか1項に記載の半導体装置の製造方法。
【請求項16】
第1の電極が形成される箇所の周りを取り囲むように、第1導電型の半導体層の表面を含む箇所にイオン注入によって第2導電型のガードリングを形成する工程を備え、
第2導電型の半導体層を形成する工程では、前記ガードリングと同じイオン注入条件でイオン注入して前記第2導電型の半導体層を形成し、
前記ガードリングを形成する工程と前記第2導電型の半導体層を形成する工程を同時に行うことを特徴とする請求項15記載の半導体装置の製造方法。
【請求項17】
電極パッドを形成する工程では、第2の電極上に前記電極パッドを形成することを特徴とする請求項11記載の半導体装置の製造方法。
【請求項18】
半導体素子は、ショットキーバリアダイオードであって、
第1の電極を形成する工程および第2の電極形成する工程では、それぞれショットキー電極を形成することを特徴とする請求項10ないし請求項17のいずれか1項に記載の半導体装置の製造方法。
【請求項19】
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、
を備えた半導体素子の電気特性を、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第2の電極と、
前記第2の電極と電気的に接続され、前記第1導電型の半導体層とは接触しないように前記第2導電型の半導体層上に形成された電極パッドと、
を有するモニター用パターンを用いて測定する工程と、
前記半導体素子の電気特性を前記モニター用パターンを用いて測定する工程で得られた測定結果に基づいて良品か不良品かを判定する工程と、
良品か不良品かを判定する工程で良品と判定されたものを実装する工程と、
を備えた半導体装置の製造方法。
【請求項20】
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、
を備えた半導体素子の電気特性を、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上および前記第2導電型の半導体層上に形成され、前記第1導電型の半導体層の表面と接触する第2の電極と、
を有するモニター用パターンを用いて測定する工程と、
前記半導体素子の電気特性を前記モニター用パターンを用いて測定する工程で得られた測定結果に基づいて良品か不良品かを判定する工程と、
良品か不良品かを判定する工程で良品と判定されたものを実装する工程と、
を備えた半導体装置の製造方法。
【請求項1】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置であって、
前記半導体素子は、
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、を有し、
前記モニター用パターンは、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第2の電極と、
前記第2の電極と電気的に接続され、前記第1導電型の半導体層とは接触しないように前記第2導電型の半導体層上に形成された電極パッドと、
を有する半導体装置。
【請求項2】
第2の電極は、第2導電型の半導体層上にも形成されたことを特徴とする請求項1記載の半導体装置。
【請求項3】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置であって、
前記半導体素子は、
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、を有し、
前記モニター用パターンは、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上および前記第2導電型の半導体層上に形成され、前記第1導電型の半導体層の表面と接触する第2の電極と、
を有する半導体装置。
【請求項4】
第1導電型の半導体層および第2導電型の半導体層は、炭化珪素で形成されたことを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体装置。
【請求項5】
第2導電型の半導体層は、開口部を有し、
第2の電極は、前記開口部で第1導電型の半導体層と接触することを特徴とする請求項2ないし請求項4のいずれか1項に記載の半導体装置。
【請求項6】
第2導電型の半導体層は、第1導電型の半導体層に形成されたイオン注入層であることを特徴とする請求項1ないし請求項5のいずれか1項に記載の半導体装置。
【請求項7】
第1の電極の周りを取り囲むように、第1導電型の半導体層の表面を含む箇所にイオン注入によって形成された第2導電型のガードリングを備え、
第2導電型の半導体層は、前記ガードリングと同じイオン注入条件でイオン注入されて形成されることを特徴とする請求項6記載の半導体装置。
【請求項8】
電極パッドは、第2の電極上に形成されたことを特徴とする請求項2記載の半導体装置。
【請求項9】
半導体素子は、ショットキーバリアダイオードであって、
第1の電極および第2の電極は、ショットキー電極であることを特徴とする請求項1ないし請求項8のいずれか1項に記載の半導体装置。
【請求項10】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置の製造方法であって、
第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触するように第1の電極を形成する工程を備え、
前記モニター用パターンを形成するために、
前記第1導電型の半導体層の表面を含む箇所に第2導電型の半導体層を形成する工程と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触するように第2の電極を形成する工程と、
前記第2の電極と電気的に接続された電極パッドを、前記第1導電型の半導体層とは接触しないように前記第2導電型の半導体層上に形成する工程と、
を有する半導体装置の製造方法。
【請求項11】
第2の電極を形成する工程では、第2導電型の半導体層上にも前記第2の電極を形成することを特徴とする請求項10記載の半導体装置の製造方法。
【請求項12】
半導体素子と、
前記半導体素子の電気特性を測定するためのモニター用パターンと、を備えた半導体装置の製造方法であって、
第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触するように第1の電極を形成する工程を備え、
前記モニター用パターンを形成するために、
前記第1導電型の半導体層の表面を含む箇所に第2導電型の半導体層を形成する工程と、
前記第1導電型の半導体層上および前記第2導電型の半導体層上に位置し、前記第1導電型の半導体層の表面と接触するように第2の電極を形成する工程と、
を有する半導体装置の製造方法。
【請求項13】
第1導電型の半導体層および第2導電型の半導体層を炭化珪素で形成することを特徴とする請求項10ないし請求項12のいずれか1項に記載の半導体装置の製造方法。
【請求項14】
第2導電型の半導体層を形成する工程では、開口部を有するように前記第2導電型の半導体層を形成し、
第2の電極を形成する工程では、前記開口部で第1導電型の半導体層と接触するように前記第2の電極を形成することを特徴とする請求項11ないし請求項13のいずれか1項に記載の半導体装置の製造方法。
【請求項15】
第2導電型の半導体層を形成する工程では、第1導電型の半導体層にイオン注入層を形成することによって前記第2導電型の半導体層を形成することを特徴とする請求項10ないし請求項14のいずれか1項に記載の半導体装置の製造方法。
【請求項16】
第1の電極が形成される箇所の周りを取り囲むように、第1導電型の半導体層の表面を含む箇所にイオン注入によって第2導電型のガードリングを形成する工程を備え、
第2導電型の半導体層を形成する工程では、前記ガードリングと同じイオン注入条件でイオン注入して前記第2導電型の半導体層を形成し、
前記ガードリングを形成する工程と前記第2導電型の半導体層を形成する工程を同時に行うことを特徴とする請求項15記載の半導体装置の製造方法。
【請求項17】
電極パッドを形成する工程では、第2の電極上に前記電極パッドを形成することを特徴とする請求項11記載の半導体装置の製造方法。
【請求項18】
半導体素子は、ショットキーバリアダイオードであって、
第1の電極を形成する工程および第2の電極形成する工程では、それぞれショットキー電極を形成することを特徴とする請求項10ないし請求項17のいずれか1項に記載の半導体装置の製造方法。
【請求項19】
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、
を備えた半導体素子の電気特性を、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第2の電極と、
前記第2の電極と電気的に接続され、前記第1導電型の半導体層とは接触しないように前記第2導電型の半導体層上に形成された電極パッドと、
を有するモニター用パターンを用いて測定する工程と、
前記半導体素子の電気特性を前記モニター用パターンを用いて測定する工程で得られた測定結果に基づいて良品か不良品かを判定する工程と、
良品か不良品かを判定する工程で良品と判定されたものを実装する工程と、
を備えた半導体装置の製造方法。
【請求項20】
第1導電型の半導体層と、
前記第1導電型の半導体層上に、前記第1導電型の半導体層の表面と接触して形成された第1の電極と、
を備えた半導体素子の電気特性を、
前記第1導電型の半導体層の表面を含む箇所に形成された第2導電型の半導体層と、
前記第1導電型の半導体層上および前記第2導電型の半導体層上に形成され、前記第1導電型の半導体層の表面と接触する第2の電極と、
を有するモニター用パターンを用いて測定する工程と、
前記半導体素子の電気特性を前記モニター用パターンを用いて測定する工程で得られた測定結果に基づいて良品か不良品かを判定する工程と、
良品か不良品かを判定する工程で良品と判定されたものを実装する工程と、
を備えた半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2012−69567(P2012−69567A)
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2010−210846(P2010−210846)
【出願日】平成22年9月21日(2010.9.21)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成22年9月21日(2010.9.21)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]