【課題】ダイシングの際にクラック発生を抑制できる半導体装置を提供する。
【解決手段】半導体基板の上に形成された複数の配線層と、前記複数の配線層の間に配置されたビア層と、前記複数の配線層に形成された導電膜と、前記ビア層の上下の前記配線層の前記導電膜と接続するビアプラグＶ５とを有し、スクライブ領域３１は、チップ領域の外周であって前記半導体基板の縁に接して位置し、前記スクライブ領域３１は前記縁に接するパッド領域３３を有し、前記パッド領域３３は、前記複数の配線層の各々に、平面視において相互に重なって配置され、前記複数の配線層は、第１の配線層と第２の配線層を有し、前記第１の配線層の前記導電膜は、前記パッド領域３３の全面に形成された第１の導電パターン５５を有し、前記第２の配線層の前記導電膜は、前記パッド領域の一部に形成された第２の導電パターン５０を有する。 （もっと読む）

【課題】複数のタイミングで半導体チップの電気特性を高精度に評価することができ、スクライブ領域の総メタル量を低減することが可能な半導体ウエハを提供する。
【解決手段】半導体ウエハ１は、複数の配線層が積層され、平面視において複数の半導体チップ領域Ｃと、複数の半導体チップ領域Ｃを分離するスクライブ領域Ｓとを有し、スクライブ領域Ｓに配置された電気特性評価用のモニタ素子１０と、スクライブ領域Ｓに配置され、モニタ素子１０と接続され、複数の配線層のうちいずれかの配線層に形成された第１の電極パッド２０と、半導体チップ領域Ｃに配置され、第１の電極パッド２０と接続され、第１の電極パッド２０が形成された配線層よりも上層に形成された第２の電極パッド４０を備えている。 （もっと読む）

【課題】チッピング検出用配線が他の部材で覆われている状態であっても、ダイシングによって電子部品を形成した後に、チッピング検出用配線の導通状態を検出するための電圧を印加できる基板を提供する。
【解決手段】電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が配されている。また、基体４１の他方の主面４１ｂには、第二チッピング検出用配線４４が配されている。第一チッピング検出用配線４２は貫通配線４３ａを介して第二チッピング検出用配線４４に電気的に接続される。 （もっと読む）

【課題】ＬＳＩチップの製造コストを低減することが可能な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板に形成され、第１の電源配線を含む第１の電源配線層を備える複数のＬＳＩ領域と、前記半導体基板に形成された第１の電源端子と、前記ＬＳＩ領域の間のダイシングライン領域に、前記ＬＳＩ領域と前記ダイシングライン領域とを区画するダイシングラインに沿って形成され、前記第１の電源配線と前記第１の電源端子とを電気的に接続する第２の電源配線を含む第２の電源配線層と、を備える。少なくとも前記ＬＳＩ領域において、前記第１の電源配線と前記第２の電源配線との境界にバリアメタル膜が形成されている。 （もっと読む）

【課題】本発明は、ＴＥＧを備えた半導体装置において、１枚の半導体基板から取得可能な半導体チップの数を増加させることの可能な半導体装置を提供することを課題とする。
【解決手段】第１のスクライブ領域１１の幅Ｗ_１をＴＥＧ用パッド２１〜２４の幅Ｗ_３よりも広くして、第１のスクライブ領域１１にＴＥＧ１８及びＴＥＧ用パッド２１〜２４を配置すると共に、第１のスクライブ領域１１と交差する第２のスクライブ領域１２の幅Ｗ_２をＴＥＧ用パッド２１〜２４の幅Ｗ_３よりも狭くする。 （もっと読む）

【課題】電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴとを備えている。半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦを有し、かつ半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。 （もっと読む）

【課題】製品用半導体ウェーハについて配線不良を検出することが可能で、かつ、製品となる各半導体素子について配線不良を検出することが可能な、半導体素子における配線不良検出方法を提供する。
【解決手段】半導体ウェーハ１０に複数の半導体素子１００を製造する際に、素子形成領域Ｒ１の外周部に形成する接地配線１１２よりもさらに外周側に当該接地配線１１２よりも細い不良検出用配線１２２を各半導体素子１００に形成するとともに、不良検出用配線１２２に接続された測定用端子１２４を素子形成領域Ｒ１の周囲のスクライブ領域Ｒ２に形成しておき、当該測定用端子１２４を用いて配線不良を検出することを特徴とする半導体素子における配線不良検出方法。 （もっと読む）

【課題】電子部品の貫通電極において、基板の両面から貫通電極に接触することが必要であることに起因して高度な検査技術が必要である貫通電極の検査を容易にすることができる、マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器を提供する。
【解決手段】電子部品の製造方法は、マザー基板に区画形成された電子部品の製造方法であって、基板の第１面における複数の区画領域に回路を形成する回路形成工程と、区画領域にて、第１面と第１面の反対面である第２面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、互いに異なる区画領域に位置する貫通電極を第１面にて連結配線で電気的に接続する連結配線形成工程と、第２面にて、連結配線形成工程で電気的に接続された複数の貫通電極に検査プローブを電気的に接続させることによって、貫通電極の機能を検査する機能検査工程と、を有する。 （もっと読む）

【課題】プローブ検査においても、理想の電源環境を提供する。
【解決手段】試験装置は、ウエハ上に形成されたＤＵＴ１を試験する。電源補償回路２０は、制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２に応じて制御されるソーススイッチＳＷ１、シンクスイッチＳＷ２を含み、それぞれがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成し、補償パルス電流Ｉ_ＳＲＣをメイン電源とは別経路からＤＵＴ１の電源端子Ｐ１に注入し、またはメイン電源からＤＵＴ１へ流れる電源電流から、補償パルス電流Ｉ_ＳＩＮＫをＤＵＴ１とは別経路に引きこむ。電源補償回路２０のうち、ソーススイッチＳＷ１、シンクスイッチＳＷ２を含む一部は、ウエハＷ上に形成される。ウエハには、ウエハ上に形成される電源補償回路２０の一部に信号を印加するためのパッドＰ５〜Ｐ７が設けられる。 （もっと読む）

【課題】外部ループバックテストが容易な半導体装置を提供する。
【解決手段】主面に形成された格子状のダイシングライン１４、１５と、ダイシングライン１４、１５で囲まれた矩形状格子に形成され、信号出力パッド２４有する送信回路２２と、信号入力パッド２５を有する受信回路２３と、送信回路２２および受信回路２３に入出力されるデータを処理する内部回路２１とを有する複数の集積回路１２と、ダイシングライン１４、１５上に形成され、信号出力パッド２４と信号入力パッド２５間を電気的に接続する信号配線２６とを具備する。 （もっと読む）

【課題】ダイシングブレードの寿命を延ばすことができるとともに、半導体装置のエッジ部へのダメージを低減できる半導体装置を提供する。
【解決手段】機能素子領域２においては、第３層間絶縁膜２７表面とパッシベーション膜３３との間には、下配線２５に接続される上配線２９およびキャップメタル層３２が形成されている。下配線２５はＣｕ以外の配線材料からなり、上配線２９はＣｕからなる。このキャップメタル層３２におけるパッシベーション膜３３のパッド開口３４から露出した部分が第１パッド６である。一方、スクライブ領域３においては、第３層間絶縁膜２７表面とパッシベーション膜３３との間には、下配線２５に接続されるキャップメタル層３２が形成されている。このキャップメタル層３２におけるパッシベーション膜３３のパッド開口４４から露出した部分が第２パッド１０である。 （もっと読む）

【課題】半導体チップを切り出す際に生じるばりによる半導体装置の歩留まりの低下及び信頼性の低下を防止し且つ半導体チップの取り数を向上させることができるようにする。
【解決手段】上面に複数のボンディングパッド１４と複数の検査用パッドのパッド断片１９とが形成された平面方形状の半導体チップにおいて、複数のパッド断片１９は半導体チップの４辺のうちの対向する２辺に沿って形成されている。複数のボンディングパッド１４は異なる２辺に沿って形成されている。 （もっと読む）

【課題】検査に用いるプローブの耐久性を向上できる半導体装置を提供する。
【解決手段】ウエハーのスクライブ線１５０上に配置された第１チェック素子１を具備する。第１チェック素子１は、第１配線絶縁膜５と、第１配線絶縁膜５の第１開口部に配置された第１チェック素子パッド１０とを備える。第１チェック素子パッド１０は、導電性の第１パッドメタル部１２と、矩形の平面形状を有する絶縁性の第１ダミー部１３とを含む。第１ダミー部１３の平面形状は、スクライブ線１５０の長手方向と垂直な２つの第１長辺と、第１チェック素子パッド１０の外周部近傍に配置される２つの第１短辺とを含む。 （もっと読む）

【課題】テストパッドの数を減らすことができ、かつウェハ状態で各トランジスタを個別にテストすることができる半導体ウェハを得る。
【解決手段】半導体ウェハ１内に複数の半導体装置２が行列状に配置されている。複数の半導体装置２を分離するためのダイシングライン３が設けられている。各半導体装置２は、複数のトランジスタ４を含む。複数のトランジスタ４のコレクタ（第１端子）に、それぞれ個別に複数のテストパッド５（第１テストパッド）が接続されている。複数のトランジスタ４のエミッタ（第２端子）に接地電極１１が共通に接続されている。複数のトランジスタ４のベース（制御端子）に、ダイシングライン３内を通る配線６を介して、共通にテストパッド７（第２テストパッド）が接続されている。 （もっと読む）

【課題】針傷を防止し、有効チップ数の減少を抑える半導体装置を提供すること。
【解決手段】対象チップ２−１は、ウェハ１に設けられている。隣接チップ２−２は、ウェハ１に設けられ、対象チップ２−１に隣接する。ボンディングパッド３は、対象チップ２−１の表面に設けられている。スクライブ領域４は、ウェハ１の対象チップ２−１と隣接チップ２−２との間に設けられ、ウェハ１の検査後にダイシングされる。貫通ビア５は、対象チップ２−１又は隣接チップ２−２に設けられている。表面配線６は、ボンディングパッド３からスクライブ領域４を介して対象チップ２−１又は隣接チップ２−２の表面の貫通ビア５に接続されている。検査用パッド７は、対象チップ２−１又は隣接チップ２−２の裏面に設けられている。裏面配線８は、対象チップ２−１又は隣接チップ２−２の裏面の貫通ビア５から検査用パッド７に接続されている。 （もっと読む）

【課題】チップサイズパッケージのように半導体基板上に再配線と外部接続端子とを形成するパッケージにおいて、再配線を短く形成して、回路ブロック間のアイソレーションを高めるように半導体基板の中央部にＰＡＤを配置する場合にも、ウエハ検査プローブが相互に接触することがないように対策する。
【解決手段】半導体装置を構成する半導体基板２を縦方向及び横方向に２分割して、半導体基板２を合計４つの四角形状の領域である回路領域ａ １０１、回路領域ｂ １０２、回路領域ｃ １０３、回路領域ｄ １０４に区分する。前記４つに区分された回路領域では、各々、外周に沿って複数個のＰＡＤ２００が配置される。 （もっと読む）

【課題】半導体装置の組み立てにおいて再配線形成後にも電気的特性検査を実施する。
【解決手段】再配線形成後のダイシング工程において、レーザーダイシングとブレードダイシングを行うことで、半導体ウェハのダイシング領域１ｃ上に形成された再配線９ｅ等の厚いメタル層であっても前記メタル層を残すことなくきれいに切断を行うことができるようになり、その結果、再配線形成後にもダイシング領域１ｃ上に配置されたテスト用電極パッド９ｓを用いて半導体ウェハや再配線９ｅ等の電気的特性検査を行うことができる。 （もっと読む）

【課題】多層配線層の検査工程を含む半導体装置の製造技術において、検査の迅速性を損なうことなく、半導体装置の製造歩留まりを向上させる。
【解決手段】半導体ウェハの主面上に中間配線層（工程ｓ０３，ｓ０５）、ビア層（工程ｓ０４，ｓ０６）、最上配線層（工程ｓ０７）を形成する。中間配線層を形成した後の電位コントラスト観察工程ｖｃ０１，ｖｃ０２と、最上配線層を形成した後の電気的検査工程ｅｃ０１とを有する。中間配線層は、平面積が大きい第１配線パターンと、面積が小さく、浮遊状態となる第２配線パターンとを有する。最上配線層は、第１配線パターンに導通する第１最上配線パターンと、第２配線パターンに導通する第２最上配線パターンとを有する。電気的検査では、第１最上配線パターンと第２最上配線パターンとの間に電位差を与えて導通状態を検査する。 （もっと読む）

【課題】電極パッドに対してプローブピンを確実に接触させ、半導体ウェハに備えられる半導体チップ全てを漏れなく確実に検査可能な半導体ウェハの検査方法及び検査装置を提供する。
【解決手段】半導体ウェハ５０に、予め、少なくとも１以上のダミーパッド５３を設け、プローブカード３は、ダミーパッド５３に対応する配列でダミープローブピン３３を備えており、電極パッド５２が複数並べられてなるパッド列５７の配列方向に対して交差する一方向側から、電極パッド５２にプローブピン３２を接触させるとともに、前記一方向と反対側の方向から、ダミーパッド５３にダミープローブピン３３を接触させ、ダミープローブピン３３は、プローブピン３２よりも少ない本数とされ、且つ、ダミープローブピン３３のダミーパッド５３への接触荷重Ｆ２を、プローブピン３２の各々の電極パッド５２への接触荷重Ｆ１よりも大きな荷重として検査を行なう。 （もっと読む）

【課題】半導体ウェハ上における同層のショット間の位置の合わせずれ量を高精度で測定及び検出できるようにする。
【解決手段】半導体装置は、ウェハ状の半導体基板における、第１の露光でパターニングされる少なくとも１つのチップ領域１の周縁部に、第２の露光によって二重露光されてなり、第１の露光及び第２の露光における縦方向又は横方向の互いの位置の合わせずれ量を電気的に測定する検査用評価素子５ａｂを有している。検査用評価素子５ａｂは、第１の露光によって形成される第１の配線パターン５ａと、第２の露光によって形成される第２の配線パターン５ｂとから形成されている。 （もっと読む）