半導体装置および半導体装置の製造方法
【課題】電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴとを備えている。半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦを有し、かつ半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。
【解決手段】半導体装置は、半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴとを備えている。半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦを有し、かつ半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、電極パッド部を備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程においては半導体装置の電気特性を評価するために電気特性が測定される。半導体装置の電気特性測定時には、半導体装置の電極パッド部と測定装置のプローブ針とが電気的に接続され、半導体装置の電気特性が測定される。
【０００３】
半導体装置の１つとしての半導体ウエハにおいては、通常、電極パッド部は半導体装置の素子形成領域およびダイシングライン領域の両方に設けられている。つまり、素子形成領域には半導体素子が形成されており、半導体素子用の電極パッド部が設けられている。一方、ダイシングライン領域にはＴＥＧ（Test Element Group）が形成されており、ＴＥＧ用の電極パッド部が設けられている。この半導体ウエハのダイシングライン領域をダイシングすることで半導体装置の１つとしての半導体チップが製造される。
【０００４】
たとえば、特開２００７−１７３７５２号公報（特許文献１）には、半導体チップの出来具合を検査するためのプロセスモニタがスクライブライン（ダイシングライン領域）に配置された半導体ウエハが開示されている。このプロセスモニタにはプロセスモニタ用半導体素子の電気的特性を評価するためのプロセスモニタ用電極パッドが設けられている。
【０００５】
上述の半導体装置の電気特性測定時には、電極パッド部の表面にプローブ針を押し付けると同時にスクラブすることで電極パッド部の表面上の酸化膜および有機物などの被膜を破壊して金属新生表面とプローブ針との電気的接触が得られる。
【０００６】
電極パッド部の表面にプローブ針を押し付ける技術として、たとえば以下の技術が開示されている。特開平９−２６０４４４号公報（特許文献２）には、測定針（プローブ針）が立てられるパッド（電極パッド部）を凹形状とした半導体装置が開示されている。この半導体装置は、測定針（プローブ針）をパッド（電極パッド部）の凹部に入れてパッド（電極パッド部）に圧接させることにより針ずれを防止するためのものである。
【０００７】
また、特開平９−２１３７５９号公報（特許文献３）には、電極パッドに形成された十字状の溝部にプローブカードの針（プローブ針）の先端部が挿入されるとともに針（プローブ針）が電極パッドに向かって押し当てられる半導体装置が開示されている。この半導体装置は、電極パッドの表面における針の横方向のずれを溝部の段差部において阻止することで針の先端部が保護膜の側壁部を傷つけることをなくすためのものである。
【０００８】
また、特開平４−１５２６３４号公報（特許文献４）には、半導体チップの表面に形成される電極パッドがすりばち状に形成された半導体集積回路装置が開示されている。この半導体集積回路装置は、電極パッドがすりばち状に形成されることにより、プローブ針に加わる針圧による針先の移動を制限することで、電極パッドにプローブ針を確実に接触させるためのものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１７３７５２号公報
【特許文献２】特開平９−２６０４４４号公報
【特許文献３】特開平９−２１３７５９号公報
【特許文献４】特開平４−１５２６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
電極パッド部とプローブ針との安定した電気的接触を得るためには、プローブ針のスクラブによって電極パッド部の金属新生表面を被膜から確実に露出させることが求められる。そのため、プローブ針のスクラブ量を大きくすることが求められる。
【００１１】
これに対して、上記の特許文献２〜４の技術は、電極パッド部上におけるプローブ針の針先の移動を制限するものである。このため、プローブ針のスクラブによって電極パッド部の金属新生表面を被膜から確実に露出させることができない。
【００１２】
また、単にプローブ針のスクラブ量を大きくすると、プローブ針の先端は電極パッド部の表面を一方向に移動するためスクラブ量に合わせて電極パッド部の面積も大きくなる。このように電極パッド部の面積が大きくなると、電極パッド部が設けられた素子形成領域の幅およびダイシングライン領域の幅も大きくなる。これにより、半導体ウエハからの半導体チップの取得数が減少する。
【００１３】
本発明は上記課題を鑑みてなされたものであり、電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一実施例による半導体装置は、主表面を有し、かつ主表面に素子形成領域と、素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された電極パッド部とを備えている。電極パッド部は、外部と電気的に接続するための表面を有し、かつ電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を表面に有している。
【発明の効果】
【００１５】
本実施例による半導体装置によれば、電極パッド部は、外部と電気的に接続するための表面に電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を有している。このため、溝部に沿ってプローブ針の先端を移動させることで、同じ電極パッド部の辺に沿って移動させる場合よりプローブ針のスクラブ量を大きくすることができる。したがって、溝部の表面の被膜から金属新生面を確実に露出させることができる。これにより、プローブ針のスクラブ量を大きくすることで電極パッド部の安定した電気的接触を確保できる。さらに溝部に沿って斜めにプローブ針の先端を移動させることで同じプローブ針のスクラブ量において一方向に移動させる場合より電極パッド部の面積を小さくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における半導体装置の概略平面図である。
【図２】図１のＰ１部を示す概略拡大平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿う概略断面図である。
【図４】図２のＰ２部を示す概略拡大平面図である。
【図５】比較例１の半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図６】比較例２の半導体装置のＴＥＧ用電極パッド部の概略拡大平面図であって、図４に対応する位置の概略拡大平面図である。
【図７】本発明の実施の形態２における半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図８】本発明の実施の形態２における半導体装置の概略拡大平面図ある。
【図９】本発明の実施の形態２における半導体装置の製造方法の一の工程を示す概略断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造方法の図９の次工程を示す概略断面図である。
【図１１】本発明の実施の形態２における半導体装置の製造方法の図１０の次工程を示す概略断面図である。
【図１２】本発明の実施の形態２における半導体装置の製造方法の図１１の次工程を示す概略断面図である。
【図１３】本発明の実施の形態３における半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図１４】本発明の実施の形態３における半導体装置の概略拡大平面図ある。
【図１５】本発明の実施の形態４における半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図１６】本発明の実施の形態４における半導体装置の概略拡大平面図ある。
【図１７】本発明の実施の形態４における半導体装置の製造方法の一の工程を示す概略断面図である。
【図１８】本発明の実施の形態４における半導体装置の製造方法の図１７の次工程を示す概略断面図である。
【図１９】本発明の実施の形態４における半導体装置の製造方法の図１８の次工程を示す概略断面図である。
【図２０】本発明の実施の形態４における半導体装置の製造方法の図１９の次工程を示す概略断面図である。
【図２１】本発明の実施の形態４における半導体装置の製造方法の図２０の次工程を示す概略断面図である。
【図２２】本発明の実施の形態４における半導体装置の製造方法の図２１の次工程を示す概略断面図である。
【図２３】図１に示す本発明の実施の形態の半導体ウエハをダイシングすることにより得られた半導体チップの構成を示す部分平面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に本発明の実施の形態１における半導体装置の構成について説明する。
【００１８】
図１および図２を参照して、半導体装置の１つである半導体ウエハＳＷには、複数の素子形成領域ＥＦＲと、ダイシングライン領域ＤＬＲとが形成されている。半導体ウエハＳＷは素子形成領域ＥＦＲを複数有している。複数の素子形成領域ＥＦＲの各々は矩形の平面形状を有し、行列状に配置されている。複数の素子形成領域ＥＦＲの各々の周囲の領域がダイシングライン領域ＤＬＲとなっている。
【００１９】
主に図２を参照して、複数の素子形成領域ＥＦＲの各々には、複数の半導体チップ用電極パッド部ＰＳが形成されている。ダイシングライン領域ＤＬＲには、複数のＴＥＧ用電極パッド部ＰＴが形成されている。半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴが平面視において素子形成領域ＥＦＲ内およびダイシングライン領域ＤＬＲ内の少なくともいずれかに形成されていればよい。
【００２０】
複数の半導体チップ用電極パッド部ＰＳの各々は、同じ素子形成領域ＥＦＲ内に配置された半導体素子と電気的に接続されている。また複数のＴＥＧ用電極パッド部ＰＴの各々は、ダイシングライン領域ＤＬＲ内に形成されたＴＥＧと電気的に接続されている。
【００２１】
図２および図３を参照して、ダイシングライン領域ＤＬＲに形成されるＴＥＧ部ＴＥＧは、たとえば素子形成領域ＥＦＲに形成される半導体素子の電気特性を評価するためのものである。また半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴのそれぞれは、素子形成領域ＥＦＲ内の半導体素子ＥＲおよびＴＥＧ部ＴＥＧの電気特性を評価するためにプローブ針ＰＲを接続するために用いられる。
【００２２】
主に図３を参照して、半導体ウエハＳＷは、たとえばシリコンなどからなる半導体基板ＳＳを有している。半導体基板ＳＳは主表面ＭＳを有している。半導体ウエハＳＷは、半導体基板ＳＳの主表面ＭＳに素子形成領域ＥＦＲと、素子形成領域ＥＦＲの外側に配置されたダイシングライン領域ＤＬＲとを有している。
【００２３】
素子形成領域ＥＦＲ内における半導体基板ＳＳの主表面ＭＳには、たとえばＭＯＳ（Metal Oxide Semiconductor）トランジスタ、ダイオードなどを有する半導体素子ＥＲが形成されている。ダイシングライン領域ＤＬＲ内における半導体基板ＳＳの主表面ＭＳには、たとえばＭＯＳトランジスタ、ダイオードなどを有するＴＥＧ部ＴＥＧが形成されている。
【００２４】
素子形成領域ＥＦＲおよびダイシングライン領域ＤＬＲの各々における半導体基板ＳＳの主表面ＭＳ上には、層間絶縁膜ＩＬ１〜ＩＬ５、配線層Ｍ１、Ｍ２などを含む多層配線構造が形成されている。この多層配線構造において配線層Ｍ１，Ｍ２の各々は層間絶縁層ＩＬ２，ＩＬ４に設けられた配線溝内を充填するように形成されている。また上下の配線層Ｍ１とＭ２とはコンタクトＣ１によって適宜、電気的に接続されている。層間絶縁膜ＩＬ１〜ＩＬ５の各々は、たとえばシリコン酸化膜よりなっており、配線層Ｍ１、Ｍ２の各々はたとえば銅または銅合金よりなっている。
【００２５】
素子形成領域ＥＦＲにおいては、上記多層配線構造の最上層に位置する層間絶縁膜ＩＬ５の上面ＰＳＦ上に半導体チップ用電極パッド用導電層ＭＬが形成されている。またダイシングライン領域ＤＬＲにおいては、上記多層配線構造の最上層に位置する層間絶縁膜ＩＬ５の上面ＰＳＦ上にＴＥＧ用電極パッド用導電層ＭＬが形成されている。半導体チップ用電極パッド部ＰＳとＴＥＧ用電極パッド部ＰＴとの各々は、たとえばアルミニウムまたはアルミニウム合金よりなっている。
【００２６】
半導体チップ用電極パッド用導電層ＭＬおよびＴＥＧ用電極パッド用導電層ＭＬの一部を覆うように層間絶縁膜ＩＬ５上に、たとえば窒化シリコンからなるパッシベーション膜ＰＬが形成されている。このパッシベーション膜ＰＬには、半導体チップ用電極パッド用導電層ＭＬおよびＴＥＧ用電極パッド用導電層ＭＬの各々の一部を露出する開口部ＯＰが形成されている。このパッシベーション膜ＰＬの開口部ＯＰから外部に露出した半導体チップ用電極パッド用導電層ＭＬの表面部分ＯＳＦが半導体チップ用電極パッド部ＰＳを構成している。またパッシベーション膜ＰＬの開口部ＯＰから外部に露出したＴＥＧ用電極パッド用導電層ＭＬの表面部分ＯＳＦがＴＥＧ用電極パッド部ＰＴを構成している。
【００２７】
この半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の表面部分ＯＳＦは、外部と電気的に接続するために用いられる部分であって、たとえば電気特性を測定するためのプローブ針ＰＲを押し付けて電気的に接続するために用いられる部分である。このＴＥＧ用電極パッド部ＰＴおよび半導体チップ用電極パッド部ＰＳの各々の表面部分ＯＳＦには、溝部ＴＨＰが形成されている。
【００２８】
図４を参照して、ＴＥＧ用電極パッド部ＰＴの溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴの平面視における辺ＳＩＤに対して斜めに傾斜した方向に延びている。なお半導体チップ用電極パッド部ＰＳの溝部ＴＨＰも同様に、半導体チップ用電極パッド部ＰＳの平面視における辺ＳＩＤに対して斜めに傾斜した方向に延びている。
【００２９】
本実施の形態における電極パッド表面の溝部ＴＨＰは、たとえば以下のように形成されている。
【００３０】
半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の直下に位置する層間絶縁膜ＩＬ５の上面ＰＳＦには凹凸が形成されている。この凹凸は、層間絶縁膜ＩＬ５を厚み方向に貫通する溝を層間絶縁膜ＩＬ５に形成することにより構成されている。つまり層間絶縁膜ＩＬ５の上面ＰＳＦが凹凸の凸部となり、溝の底部が凹凸の凹部ＤＰとなっている。
【００３１】
この層間絶縁膜ＩＬ５の上面ＰＳＦの凹凸に沿って半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々が形成されている。これによって層間絶縁膜ＩＬ５の凹部ＤＰとなる溝の真上に、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の上面の溝部ＴＨＰが位置している。
【００３２】
つまり層間絶縁膜ＩＬ５の凹部ＤＰとなる溝に導電材料が埋め込まれることで、凹部ＤＰの上方に位置する半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の表面ＯＳＦに溝部ＴＨＰが形成されている。なお、溝部ＴＨＰは複数形成されているが、溝部ＴＨＰは複数に限らず単数であってもよい。
【００３３】
図３および図４を参照して、溝部ＴＨＰについてさらに詳しく説明する。なお、図４を参照してＴＥＧ用電極パッド部ＰＴについて説明するが、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの構成は同様であるため、半導体チップ用電極パッド部ＰＳも同様に構成されている。
【００３４】
ＴＥＧ用電極パッド部ＰＴは、ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向とはＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに沿う図４中Ｘ方向およびＹ方向以外の方向である。
【００３５】
溝部ＴＨＰの全長の幅ＴＨＰＤは、平面視において開口部ＯＰの幅ＯＰＤの９０％以上９５％以下であることが好ましい。これにより、開口部ＯＰの広い範囲で溝部ＴＨＰを形成でき、かつ開口部ＯＰの隅でプローブ針ＰＲの移動が妨げられることを防止できる。溝部ＴＨＰの深さおよび幅はプローブ針ＰＲを溝部ＴＨＰに沿ってガイド可能な深さおよび幅であればよい。
【００３６】
なお、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴはたとえば正方形の平面形状を有しているが、これに限らず長方形などの任意の形状にすることができる。
【００３７】
また、本実施の形態においては、すべての半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴは、平面視において同じ大きさとなっている。ここで半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの大きさとは半導体チップ用電極パッド用導電層ＭＬおよびＴＥＧ用電極パッド用導電層ＭＬが最上層のパッシベーション膜ＰＬから露出した部分の大きさ（平面占有面積）のことであって、同じ大きさとは平面形状と寸法とがほぼ同じであることを意味する。ただし、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴは、それぞれ平面視において異なる大きさを有していてもよい。
【００３８】
また、半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴは、境界線（素子形成領域ＥＦＲの外縁の１辺）ＢＤＬに沿って１列に配列されている。ここで１列とは、半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴの各々の中心が仮想の直線上に配置されているものだけでなく、中心が仮想の直線上からずれて配置されたものも含んでいる。
【００３９】
また、１列に配置された半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴの配置ピッチは同じであってよく、また異なっていてもよい。
【００４０】
次に、本実施の形態の半導体装置の電気特性が測定される様子について説明する。
図３および図４を参照して、ＴＥＧ用電極パッド部ＰＴにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合について説明する。なお、半導体チップ用電極パッド部ＰＳにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合も同様である。
【００４１】
半導体装置とプローブ針ＰＲとが図３中の上下方向に相対的に移動される。プローブ針ＰＲは図示しないプローブカードに固定されていてもよい。この場合、プローブカードに対して半導体装置が移動されてもよい。
【００４２】
半導体装置とプローブ針ＰＲとが相対的に移動されることにより、溝部ＴＨＰにプローブ針ＰＲの先端が挿入され、プローブ針ＰＲが溝部ＴＨＰの内壁に接触する。さらに半導体装置とプローブ針ＰＲとが図３中の上下方向に相対的に移動されるとプローブ針ＰＲの弾性によりプローブ針ＰＲが移動する。この際、プローブ針ＰＲが溝部ＴＨＰの内壁に接触した状態で、溝部ＴＨＰが延びた方向にプローブ針ＰＲが移動する。これによりプローブ針ＰＲによって溝部ＴＨＰの表面ＯＳＦがスクラブされる。このようにプローブ針ＰＲが溝部ＴＨＰに沿ってガイドされ、溝部ＴＨＰの表面ＯＳＦがスクラブされる。
【００４３】
本実施の形態では溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びているため、プローブ針ＰＲは図４中Ｘ方向およびＹ方向のいずれか一方ではなく、Ｘ方向成分とＹ方向成分とを有して図４中Ｘ方向およびＹ方向の両方に対して斜め方向に移動される。これにより、同じ面積内において図４中Ｘ方向またはＹ方向の一方のみに移動する場合と比べてプローブ針ＰＲの先端の移動距離を長くすることができる。
【００４４】
このため、プローブ針ＰＲのスクラブ量を大きくすることができる。したがって、プローブ針ＰＲのスクラブによって表面ＯＳＦの図示しない被膜（酸化膜）が十分に除去され得る。そのため、ＴＥＧ用電極パッド部ＰＴの表面ＯＳの被膜から金属新生表面が確実に露出され得る。これにより、電気特性が正確に測定され得る。
【００４５】
上記では半導体装置として半導体ウエハＳＷについて説明したが、半導体装置としては半導体チップであってもよい。図２を参照して、半導体ウエハＳＷをダイシングライン領域ＤＬＲに沿ってダイシングすることで半導体ウエハＳＷから複数の半導体チップＳＴが得られる。図２３を参照して、半導体チップＳＴは素子形成領域ＥＦＲを単数有している。ダイシングライン領域ＤＬＲにおいてＴＥＧ用電極パッド部ＰＴを避けてダイシングされた場合、半導体チップＳＴにＴＥＧ用電極パッド部ＰＴが残存する。
【００４６】
次に、本実施の形態の半導体装置の作用効果について比較例と比較して説明する。
以下ではＴＥＧ用電極パッド部ＰＴについて説明するが、半導体チップ用電極パッド部ＰＳも同様の構成を有しているため同様の作用効果を有している。
【００４７】
まず図５を参照して、比較例１の半導体装置の断面構造について説明する。比較例１の半導体装置ではＴＥＧ用電極パッド部ＰＴに溝部ＴＨＰ（図３）が形成されていない。比較例１では溝部ＴＨＰが形成されていないため、ＴＥＧ用電極パッド部ＰＴとプローブ針ＰＲとが接触すると、プローブ針ＰＲの先端は弾性によって図５中矢印方向（図４中Ｘ方向）に移動する。この場合、プローブ針ＰＲの先端は図５中矢印方向（図４中Ｘ方向）の一方向に移動するため、斜めに移動する場合と比べて移動距離を長くすることができない。そのため、プローブ針ＰＲのスクラブ量が小さくなる。
【００４８】
したがって、プローブ針ＰＲのスクラブによって表面ＯＳＦの図示しない被膜（酸化膜）が十分に除去されず、表面ＯＳの被膜から金属新生表面が十分に露出されないおそれがある。表面ＯＳの被膜から金属新生表面が十分に露出されない場合にはプローブ針ＰＲとＴＥＧ用電極パッド部ＰＡＴとの安定した電気的接触を確保することができない。
【００４９】
続いて図６を参照して、比較例２の半導体装置のＴＥＧ用電極パッド部ＰＡＴの構成について説明する。比較例２の半導体装置ではＴＥＧ用電極パッド部ＰＴに溝部ＴＨＰが形成されている。比較例２ではプローブ針ＰＲの先端が移動する方向に対して直交する方向に溝部ＴＨＰが形成されている。この場合には、プローブ針ＰＲの先端の移動は溝部ＴＨＰの内壁によって妨げられる。そのため、プローブ針ＰＲの先端の移動距離を長くすることができない。したがって、比較例１と同様にプローブ針ＰＲとＴＥＧ用電極パッド部ＰＴとの安定した電気的接触を確保することができない。
【００５０】
これに対して、図３および図４に示すように、本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦにＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを有している。このため、溝部ＴＨＰに沿ってプローブ針ＰＲの先端を移動させることで、同じＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに沿って移動させる場合よりプローブ針ＰＲのスクラブ量を大きくすることができる。
【００５１】
したがって、溝部ＴＨＰの表面ＯＳＦの被膜（酸化膜）から金属新生面を確実に露出させることができる。これにより、プローブ針ＰＲのスクラブ量を大きくすることでＴＥＧ用電極パッド部ＰＴの安定した電気的接触を確保できる。さらに溝部ＴＨＰに沿って斜めにプローブ針ＰＲの先端を移動させることで同じプローブ針ＰＲのスクラブ量において一方向に移動させる場合よりＴＥＧ用電極パッド部ＰＴの面積を小さくすることができる。
【００５２】
ＴＥＧ用電極パッド部ＰＴの面積を小さくすることができるため、ＴＥＧ用電極パッド部ＰＴが設けられたダイシングライン領域ＤＬＲの幅も小さくすることができる。ダイシングライン領域ＤＬＲの幅を小さくすることができるため半導体ウエハＳＷからの半導体チップＳＴの取得数を増加させることができる。
【００５３】
また、本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜（下層絶縁層）ＩＬ５の凹凸に沿って形成されることで凹凸の凹部ＤＰ上に溝部ＴＨＰが位置しているため、ＴＥＧ用電極パッド部ＰＴと配線層Ｍ２とを電気的に接続するＴＥＧ用電極パッド用導電層ＭＬを形成する際に溝部ＴＨＰを形成することができる。ＴＥＧ用電極パッド部ＰＴと配線層Ｍ２とを電気的に接続するＴＥＧ用電極パッド用導電層ＭＬと溝部ＴＨＰとを同時に形成することができるため、溝部ＴＨＰを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。
【００５４】
また、本実施の形態の半導体装置によれば、半導体装置は素子形成領域ＥＦＲを複数有する半導体ウエハＳＷであるため、半導体ウエハＳＷの状態で半導体装置の電気特性を評価する際に、安定した電気的接触を確保することができる。
【００５５】
また、本実施の形態の半導体装置によれば、半導体装置は素子形成領域ＥＦＲを単数有する半導体チップＳＴであるため、半導体チップＳＴの状態で半導体装置の電気特性を評価する際に、安定した電気的接触を確保することができる。
【００５６】
（実施の形態２）
本発明の実施の形態２の半導体装置は、実施の形態１の半導体装置と比較して、半導体チップ用電極パッド部、ＴＥＧ用電極パッド部および下層絶縁層の構成が主に異なっている。本実施の形態は、特に説明しない限り、上述した実施の形態１の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、ＴＥＧ用電極パッド部について説明するが、実施の形態１と同様に、半導体チップ用電極パッドも同様の構成を有している。
【００５７】
まず、図７および図８を参照して、本実施の形態の半導体装置の構成について説明する。図７は図８のＶＩＩ−ＶＩＩ線に沿う概略断面図である。なお図７および図８にはプローブ針ＰＲも図示されている。
【００５８】
本実施の形態の半導体装置は、実施の形態１の半導体装置と比較して、層間絶縁膜ＩＬ５とＴＥＧ用電極パッド用導電層ＭＬとの構成において異なっている。層間絶縁膜（下層絶縁層）ＩＬ５は、平坦な上面の部分ＰＳＦを有している。ＴＥＧ用電極パッド用導電層ＭＬのＴＥＧ用電極パッド部ＰＴとなる部分は、層間絶縁膜ＩＬ５の平坦な上面の部分ＰＳＦに接して形成されている。
【００５９】
ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦに形成された溝部ＴＨＤの底部ＢＰは、ＴＥＧ用電極パッド部ＰＴ内に位置している。溝部ＴＨＤの底部ＢＰは、層間絶縁膜ＩＬ５の上面の部分ＰＳＦよりＴＥＧ用電極パッド部ＰＴの表面ＯＳＦ側に位置している。つまり、溝部ＴＨＤは、ＴＥＧ用電極パッド部ＰＴを貫通していない。
【００６０】
次に、本実施の形態の半導体装置の製造方法について説明する。
図９を参照して、たとえばシリコンなどからなる半導体基板ＳＳの主表面ＭＳ上にＴＥＧ部ＴＥＧが形成される。ＴＥＧ部としてたとえばＭＯＳトランジスタが形成される。ＴＥＧ部ＴＥＧを覆うように主表面ＭＳ上にたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ１が形成される。層間絶縁膜ＩＬ１上にたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ２が形成される。なお、層間絶縁膜ＩＬ１と層間絶縁膜ＩＬ２との間には単数または複数の層間絶縁膜または配線層などが形成されてもよい。
【００６１】
層間絶縁膜ＩＬ２の上面に、通常の写真製版技術およびエッチング技術を用いて溝が形成される。この溝を埋め込むように層間絶縁膜ＩＬ２の上面上にたとえば銅または銅合金からなる導電材料が形成される。この後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により少なくとも層間絶縁膜ＩＬ２の上面が露出するまで導電材料が研磨除去されることにより溝内にのみ導電材料が残存されて、その導電材料から配線層Ｍ１が形成される。
【００６２】
層間絶縁膜ＩＬ２および配線層Ｍ１を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ３，ＩＬ４が形成される。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜ＩＬ３にはビアホールが形成され、層間絶縁膜ＩＬ４には配線溝が形成される。
【００６３】
このビアホールおよび配線溝を埋め込むように層間絶縁膜ＩＬ４の上面上にたとえば銅または銅合金からなる導電材料が形成される。この後、ＣＭＰ法により少なくとも層間絶縁膜ＩＬ４の上面が露出するまで導電材料が研磨除去されることによりビアホールおよび配線溝内にのみ導電材料が残存されて、その導電材料からビアホール内のコンタクトＣ１と配線溝内の配線層Ｍ２とが形成される。
【００６４】
層間絶縁膜ＩＬ４および配線層Ｍ２を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜（下層絶縁層）ＩＬ５が形成される。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜ＩＬ５の上面から配線層Ｍ２に達するビアホールが形成される。
【００６５】
図１０を参照して、そのビアホール内を埋め込むように層間絶縁膜ＩＬ５の上面上に、たとえばアルミニウムまたはアルミニウム合金からなるＴＥＧ用電極パッド用導電層ＭＬが形成される。図１１を参照して、通常の写真製版技術およびエッチング技術を用いてＴＥＧ用電極パッド用導電層ＭＬが所定の平面形状となるようにパターニングされる。
【００６６】
図１２を参照して、上記の平面形状となるようにパターニングする工程とは別工程で、通常の写真製版技術およびエッチング技術を用いてＴＥＧ用電極パッド部ＰＴの表面（ＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面）ＯＳＦに溝部ＴＨＰがパターニングされる。溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴを貫通しないようにパターニングされる。つまり、溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通する前にエッチングが終了される。これにより、溝部ＴＨＰの底部ＢＰがＴＥＧ用電極パッド部ＰＴ内に位置するように形成される。
【００６７】
また図８を参照して、溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びるようにパターニングされる。
【００６８】
ＴＥＧ用電極パッド用導電層ＭＬの上面の一部を覆うように層間絶縁膜ＩＬ５上にパッシベーション膜ＰＬが形成される。そして、ＴＥＧ用電極パッド用導電層ＭＬの上面の一部を露出するように開口部ＯＰが形成される。これにより、図７および図８に示される半導体装置が形成される。
【００６９】
なお、上記ではＴＥＧ用電極パッド部ＰＴの平面形状のパターニングの後に、溝部ＴＨＰをパターニングする場合について説明したが、これらのパターニングの順番は逆でもよい。つまり上記と同様の方法によって、溝部ＴＨＰをパターニングした後に、ＴＥＧ用電極パッド部ＰＴの平面形状をパターニングしてもよい。
【００７０】
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜（下層絶縁層）ＩＬ５の平坦な上面の部分ＰＳＦに接して形成されており、溝部ＴＨＰの底部ＢＰがＴＥＧ用電極パッド部ＰＴ内に位置している。層間絶縁膜ＩＬ５の上面の部分ＰＳＦが平坦であるため、溝部ＴＨＰを形成し易い。そのため溝部ＴＨＰを正確に形成することができる。また、溝部ＴＨＰの底部ＢＰがＴＥＧ用電極パッド部ＰＴ内に位置しているため、底部ＢＰでプローブ針ＰＲとＴＥＧ用電極パッド部ＰＴとの電気的接触を確実に得ることができる。
【００７１】
また、本実施の形態による半導体装置の製造方法によれば、溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びるようにパターニングされる。そのため、プローブ針ＰＲのスクラブ量を大きくすることでＴＥＧ用電極パッド部ＰＴの安定した電気的接触を確保できる。さらにＴＥＧ用電極パッド部ＰＴの面積を小さくすることができる。
【００７２】
ＴＥＧ用電極パッド部ＰＴの面積を小さくすることにより、ＴＥＧ用電極パッド部ＰＴが設けられたダイシングライン領域ＤＬＲの幅を小さくすることができる。これにより半導体ウエハＳＷからの半導体チップＳＴの取得数を増加させることができるため、生産性を向上することができる。
【００７３】
また、本実施の形態による半導体装置の製造方法によれば、ＴＥＧ用電極パッド用導電層ＭＬをＴＥＧ用電極パッド部ＰＴの平面形状となるようにパターニングする工程と、平面形状となるようにパターニングする工程とは別工程でＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦに溝部ＴＨＰをパターニングする工程とを備えている。ＴＥＧ用電極パッド部ＰＴの平面形状となるようにパターニングする工程と別工程で溝部ＴＨＰをパターニングする工程を備えているため、溝部ＴＨＰのパターニングの精度を良くすることができる。そのため、溝部ＴＨＰを精度良く形成することができる。
【００７４】
（実施の形態３）
本発明の実施の形態３の半導体装置は、実施の形態２の半導体装置と比較して、半導体チップ用電極パッドおよびＴＥＧ用電極パッド部の構成が主に異なっている。本実施の形態は、特に説明しない限り、上述した実施の形態２の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、ＴＥＧ用電極パッド部について説明するが、実施の形態２と同様に、半導体チップ用電極パッドも同様の構成を有している。
【００７５】
図１３および図１４を参照して、本実施の形態の半導体装置の構成について説明する。図１３は図１４のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。なお図１３および図１４にはプローブ針ＰＲも図示されている。
【００７６】
本実施の形態の半導体装置では、ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦに形成された溝部ＴＨＤがＴＥＧ用電極パッド部ＰＴを貫通して溝部ＴＨＰの底部ＢＰが層間絶縁膜ＩＬ５の上面ＰＳＦに達している。そのため、図１４に示すように、溝部ＴＨＰから層間絶縁膜ＩＬ５の上面ＰＳＦが露出されている。
【００７７】
本実施の形態では、溝部ＴＨＰは、通常の写真製版技術およびエッチング技術を用いて、ＴＥＧ用電極パッド部ＰＴを貫通するようにパターニングされることで形成される。
【００７８】
本実施の形態では、プローブ針ＰＲは溝部ＴＨＰの内壁の側面に接触する。プローブ針ＰＲを溝部ＴＨＰの内壁の側面に接触させてプローブ針ＰＲの先端を移動させることにより、溝部ＴＨＰの内壁の側面の表面ＯＳＦの被膜（酸化膜）から金属新生面を露出させることができる。
【００７９】
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜（下層絶縁層）ＩＬ５の平坦な上面の部分ＰＳＦに接して形成されており、溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通して溝部ＴＨＰの底部ＢＰが層間絶縁膜（下層絶縁層）ＩＬ５に達している。
【００８０】
層間絶縁膜ＩＬ５の上面の部分ＰＳＦが平坦であるため、溝部ＴＨＰを形成し易い。溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通して溝部ＴＨＰの底部ＢＰが層間絶縁膜ＩＬ５に達しているため、溝部ＴＨＰを容易に形成することができる。溝部ＴＨＰをドライエッチングにより形成する場合、エンドポイントを設定することでエッチングできる。そのためエッチングが容易である。
【００８１】
また、本実施の形態では、溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通しているため、ＴＥＧ用電極パッド部ＰＴの平面形状のパターニングと溝部ＴＨＰ形成のためのパターニングとを同一の工程で行うことができる。
【００８２】
また、ＴＥＧ用電極パッド部ＰＴと一緒に図示しない配線パターンを層間絶縁膜ＩＬ５上に形成する場合がある。この場合、本実施の形態では溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通しているため、溝部ＴＨＰと配線パターンとを一緒に形成することができる。そのため、生産性を向上することができる。
【００８３】
（実施の形態４）
本実施の形態は、特に説明しない限り、上述した実施の形態１および２の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
【００８４】
以下、ＴＥＧ用電極パッド部について説明するが、実施の形態１および２と同様に、本実施の形態の半導体チップ用電極パッド部もＴＥＧ用電極パッド部と同様の構成を有している。半導体チップ用電極パッド部またはＴＥＧ用電極パッド部が平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成されていればよい。
【００８５】
まず、図１５および図１６を参照して、本実施の形態の半導体装置の構成について説明する。図１５は図１６のＸＶ−ＸＶ線に沿う断面図である。なお図１５および図１６にはプローブ針ＰＲも図示されている。
【００８６】
本実施の形態では、実施の形態１および２の半導体装置と比較して、層間絶縁膜（中間絶縁層）ＩＬ４のＴＥＧ用電極パッド用導電層ＭＬの真下に形成された配線層（導電層）Ｍ２は、コンタクトＣ１上に形成された配線層Ｍ２より幅が大きくなるように形成されている。ＴＥＧ用電極パッド用導電層ＭＬの真下に形成された配線層Ｍ２は平面面積が大きいため、ＣＭＰプロセスにおけるディッシングにより上面ＭＵＳが削られやすい。そのため、図１５に示すように、ＴＥＧ用電極パッド用導電層ＭＬの真下に形成された配線層Ｍ２はすり鉢状の上面ＭＵＳを有している。
【００８７】
層間絶縁膜（下層絶縁層）ＩＬ５は配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成されている。そのため、層間絶縁膜ＩＬ５もすり鉢状の上面ＢＵＳを有している。層間絶縁膜ＩＬ５のすり鉢状の上面ＢＵＳに沿ってＴＥＧ用電極パッド用導電層ＭＬが形成されている。層間絶縁膜ＩＬ５のすり鉢状の上面ＢＵＳの上方において、ＴＥＧ用電極パッド用導電層ＭＬの一部が露出するようにパッシベーション膜ＰＬの開口部ＯＰが形成されている。
【００８８】
このように、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜ＩＬ５の上面ＢＵＳに沿って形成されることにより、層間絶縁膜ＩＬ４のすり鉢状の上面ＭＵＳの上に位置する表面ＯＳＦにすり鉢状の窪みＭＳＦが形成されている。
【００８９】
次に、本実施の形態の半導体装置の電気特性が測定される様子について説明する。
図１５および図１６を参照して、ＴＥＧ用電極パッド部ＰＴにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合について説明する。なお、半導体チップ用電極パッド部ＰＳにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合も同様である。
【００９０】
半導体装置とプローブ針ＰＲとが図１５中の上下方向に相対的に移動される。プローブ針ＰＲは図示しないプローブカードに固定されていてもよい。この場合、プローブカードに対して半導体装置が移動されてもよい。
【００９１】
半導体装置とプローブ針ＰＲとが相対的に移動されることにより、すり鉢状の窪みＭＳＦにプローブ針ＰＲの先端が挿入され、プローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに接触する。さらに半導体装置とプローブ針ＰＲとが図１５中の上下方向に相対的に移動されるとプローブ針ＰＲの弾性によりプローブ針ＰＲが移動する。
【００９２】
この際、プローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってすり鉢状の窪みＭＳＦの底に向かって移動する。これによりプローブ針ＰＲによってすり鉢状の窪みＭＳＦの表面ＯＳＦがスクラブされる。このようにプローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってガイドされ、すり鉢状の窪みＭＳＦの表面ＯＳＦがスクラブされる。
【００９３】
本実施の形態では、プローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってすり鉢状の窪みＭＳＦの底に向かって移動するため、プローブ針ＰＲはすり鉢状の窪みＭＳＦの深さ方向にも移動される。これにより、同じ面積において平面方向にのみ移動する場合と比べてプローブ針ＰＲの先端の移動距離を長くすることができる。このため、プローブ針ＰＲのスクラブ量が大きくすることができる。したがって、プローブ針ＰＲのスクラブによって表面ＯＳＦの図示しない被膜（酸化膜）が十分に除去され得る。そのため、ＴＥＧ用電極パッド部ＰＴの表面ＯＳの被膜から金属新生表面が確実に露出され得る。これにより、電気特性が正確に測定され得る。
【００９４】
次に本実施の形態の半導体装置の製造方法について説明する。
図１７を参照して、層間絶縁膜ＩＬ２および配線層Ｍ１を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ３および層間絶縁膜（中間絶縁層）ＩＬ４が形成される。本実施の形態では、層間絶縁膜ＩＬ２の図中中央の配線層Ｍ１は、その両側の配線層Ｍ１より幅が大きくなるように形成される。
【００９５】
図１８を参照して、通常の写真製版技術およびエッチング技術を用いて、層間絶縁膜ＩＬ４には配線溝（溝）ＴＨ１，ＴＨ２が形成され、層間絶縁膜ＩＬ３にはビアホール（溝）ＴＨ３が形成される。
【００９６】
図１９を参照して、このビアホールＴＨ３および配線溝ＴＨ１，ＴＨ２を埋め込むように層間絶縁膜ＩＬ４の上面ＩＵＳ上にたとえば銅または銅合金からなる導電材料が形成される。
【００９７】
図２０を参照して、この後、ＣＭＰ法により少なくとも層間絶縁膜ＩＬ４の上面ＩＵＳが露出するまで導電材料が研磨除去されることによりビアホールＴＨ３および配線溝ＴＨ１，ＴＨ２内にのみ導電材料が残存されて、その導電材料からビアホールＴＨ３内のコンタクトＣ１および配線溝ＴＨ１，ＴＨ２内の配線層（導電層）Ｍ２が形成される。層間絶縁膜ＩＬ４の図中中央に面積の大きな配線層Ｍ２が形成される。
【００９８】
このＣＭＰプロセスにおいて面積の大きな配線層Ｍ２にはディッシングが生じるため図中中央の面積の大きな配線層Ｍ２の上面ＭＵＳはすり鉢状に窪むように形成される。なお、コンタクトＣ１上に形成された配線層Ｍ２は面積が小さいため、ＣＭＰプロセスにおいてディッシングの影響は小さい。
【００９９】
図２１を参照して、層間絶縁膜ＩＬ４および配線層Ｍ２を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜（下層絶縁層）ＩＬ５が形成される。層間絶縁膜ＩＬ５は配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成される。そのため層間絶縁膜ＩＬ５もすり鉢状の上面ＢＵＳを有している。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜ＩＬ５の上面から配線層Ｍ２に達するビアホールが形成される。
【０１００】
図２２を参照して、そのビアホール内を埋め込むように層間絶縁膜ＩＬ５の上面ＰＳＦ上に、たとえばアルミニウムまたはアルミニウム合金からなるＴＥＧ用電極パッド用導電層ＭＬが形成される。通常の写真製版技術およびエッチング技術を用いてＴＥＧ用電極パッド用導電層ＭＬが所定の平面形状となるようにパターニングされる。
【０１０１】
ＴＥＧ用電極パッド用導電層ＭＬの上面の一部および層間絶縁膜ＩＬ５を覆うようにパッシベーション膜ＰＬが形成され、ＴＥＧ用電極パッド用導電層ＭＬの上面の一部に開口部ＯＰが形成される。これにより、図１５および図１６に示される半導体装置が形成される。
【０１０２】
上述のように、層間絶縁膜ＩＬ４の上面ＩＵＳに沿ってＴＥＧ用電極パッド部ＰＴを形成することにより、すり鉢状の上面ＭＵＳの上に位置するＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦにすり鉢状の窪みＭＳＦが形成される。
【０１０３】
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成された層間絶縁膜（下層絶縁層）ＩＬ５の上面ＢＵＳに沿って形成されることによりすり鉢状の上面ＭＵＳの上に位置する表面ＯＳＦにすり鉢状の窪みＭＳＦを有する。
【０１０４】
そのため、すり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってプローブ針ＰＲを移動させることですり鉢状の窪みＭＳＦの底に向かって移動させることができる。このため、プローブ針ＰＲはすり鉢状の窪みＭＳＦの深さ方向にも移動させることができる。これにより、同じ面積において平面方向にのみ移動する場合と比べてプローブ針ＰＲの先端の移動距離を長くすることができる。このため、プローブ針ＰＲのスクラブ量が大きくすることができる。
【０１０５】
したがって、すり鉢状の窪みＭＳＦの表面ＯＳＦの被膜（酸化膜）から金属新生表面を確実に露出されることができる。これにより、プローブ針ＰＲのスクラブ量を大きくすることでＴＥＧ用電極パッド部ＰＴの安定した電気的接触を確保できる。さらにすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってプローブ針ＰＲの先端を移動させることで同じプローブ針ＰＲのスクラブ量において平面方向のみに移動させる場合よりＴＥＧ用電極パッド部ＰＴの面積を小さくすることができる。
【０１０６】
ＴＥＧ用電極パッド部ＰＴの面積を小さくすることができるため、ＴＥＧ用電極パッド部ＰＴが設けられたダイシングライン領域ＤＬＲの幅も小さくすることができる。ダイシングライン領域ＤＬＲの幅を小さくすることができるため半導体ウエハＳＷからの半導体チップＳＴの取得数を増加させることができる。
【０１０７】
また、ＴＥＧ用電極パッド部ＰＴは配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成されることで、すり鉢状の上面ＭＵＳの上に位置する表面ＯＳＦにすり鉢状の窪みＭＳＦを有するため、ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦにすり鉢状の窪みＭＳＦを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。
【０１０８】
本実施の形態による半導体装置の製造方法によれば、化学的機械的研磨で配線層Ｍ２の上面ＭＵＳをすり鉢状にする工程と、すり鉢状の上面ＭＵＳに沿って層間絶縁膜（下層絶縁層）ＩＬ５を形成する工程と、層間絶縁膜（下層絶縁層）ＩＬ５の上面ＢＵＳに沿ってＴＥＧ用電極パッド部ＰＴを形成することによりすり鉢状の上面ＭＵＳの上に位置するＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦにすり鉢状の窪みＭＳＦを形成する工程とを備えている。
【０１０９】
このため、化学的機械的研磨ですり鉢状にされた配線層Ｍ２の上面ＭＵＳに沿って層間絶縁膜ＩＬ５およびＴＥＧ用電極パッド部ＰＴを形成することにより、ＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦに、すり鉢状の窪みＭＳＦを形成できる。したがって、ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦにすり鉢状の窪みＭＳＦを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。
【０１１０】
上記の各実施の形態は適宜組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【０１１１】
本発明は、電極パッド部を備えた半導体装置および半導体装置の製造方法に特に有利に適用され得る。
【符号の説明】
【０１１２】
ＢＤＬ 境界線、ＢＰ 底部、ＢＵＳ 下層絶縁層の上面、ＤＬＲ ダイシングライン領域、ＤＰ 凹部、ＥＦＲ 素子形成領域、ＩＬ１〜ＩＬ５ 層間絶縁膜、ＩＵＳ 層間絶縁膜の上面、ＭＬ 半導体チップ用電極パッド用導電層，ＴＥＧ用電極パッド用導電層、ＭＳ 主表面、ＭＳＦ すり鉢状の窪み、ＭＵＳ 配線層の上面、ＯＰ 開口部、ＯＰＤ 開口部の幅、ＯＳＦ 外部と電気的に接続するための表面、ＰＳ 半導体チップ用電極パッド部、ＰＳＦ 層間絶縁膜の上面、ＰＴ ＴＥＧ用電極パッド部、ＳＩＤ 辺、ＳＳ 半導体基板、ＳＴ 半導体チップ、ＳＷ 半導体ウエハ、ＴＨＰ 溝部、ＴＨＰＤ 溝部の幅、ＴＨ１〜ＴＨ３ 溝。
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、電極パッド部を備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程においては半導体装置の電気特性を評価するために電気特性が測定される。半導体装置の電気特性測定時には、半導体装置の電極パッド部と測定装置のプローブ針とが電気的に接続され、半導体装置の電気特性が測定される。
【０００３】
半導体装置の１つとしての半導体ウエハにおいては、通常、電極パッド部は半導体装置の素子形成領域およびダイシングライン領域の両方に設けられている。つまり、素子形成領域には半導体素子が形成されており、半導体素子用の電極パッド部が設けられている。一方、ダイシングライン領域にはＴＥＧ（Test Element Group）が形成されており、ＴＥＧ用の電極パッド部が設けられている。この半導体ウエハのダイシングライン領域をダイシングすることで半導体装置の１つとしての半導体チップが製造される。
【０００４】
たとえば、特開２００７−１７３７５２号公報（特許文献１）には、半導体チップの出来具合を検査するためのプロセスモニタがスクライブライン（ダイシングライン領域）に配置された半導体ウエハが開示されている。このプロセスモニタにはプロセスモニタ用半導体素子の電気的特性を評価するためのプロセスモニタ用電極パッドが設けられている。
【０００５】
上述の半導体装置の電気特性測定時には、電極パッド部の表面にプローブ針を押し付けると同時にスクラブすることで電極パッド部の表面上の酸化膜および有機物などの被膜を破壊して金属新生表面とプローブ針との電気的接触が得られる。
【０００６】
電極パッド部の表面にプローブ針を押し付ける技術として、たとえば以下の技術が開示されている。特開平９−２６０４４４号公報（特許文献２）には、測定針（プローブ針）が立てられるパッド（電極パッド部）を凹形状とした半導体装置が開示されている。この半導体装置は、測定針（プローブ針）をパッド（電極パッド部）の凹部に入れてパッド（電極パッド部）に圧接させることにより針ずれを防止するためのものである。
【０００７】
また、特開平９−２１３７５９号公報（特許文献３）には、電極パッドに形成された十字状の溝部にプローブカードの針（プローブ針）の先端部が挿入されるとともに針（プローブ針）が電極パッドに向かって押し当てられる半導体装置が開示されている。この半導体装置は、電極パッドの表面における針の横方向のずれを溝部の段差部において阻止することで針の先端部が保護膜の側壁部を傷つけることをなくすためのものである。
【０００８】
また、特開平４−１５２６３４号公報（特許文献４）には、半導体チップの表面に形成される電極パッドがすりばち状に形成された半導体集積回路装置が開示されている。この半導体集積回路装置は、電極パッドがすりばち状に形成されることにより、プローブ針に加わる針圧による針先の移動を制限することで、電極パッドにプローブ針を確実に接触させるためのものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１７３７５２号公報
【特許文献２】特開平９−２６０４４４号公報
【特許文献３】特開平９−２１３７５９号公報
【特許文献４】特開平４−１５２６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
電極パッド部とプローブ針との安定した電気的接触を得るためには、プローブ針のスクラブによって電極パッド部の金属新生表面を被膜から確実に露出させることが求められる。そのため、プローブ針のスクラブ量を大きくすることが求められる。
【００１１】
これに対して、上記の特許文献２〜４の技術は、電極パッド部上におけるプローブ針の針先の移動を制限するものである。このため、プローブ針のスクラブによって電極パッド部の金属新生表面を被膜から確実に露出させることができない。
【００１２】
また、単にプローブ針のスクラブ量を大きくすると、プローブ針の先端は電極パッド部の表面を一方向に移動するためスクラブ量に合わせて電極パッド部の面積も大きくなる。このように電極パッド部の面積が大きくなると、電極パッド部が設けられた素子形成領域の幅およびダイシングライン領域の幅も大きくなる。これにより、半導体ウエハからの半導体チップの取得数が減少する。
【００１３】
本発明は上記課題を鑑みてなされたものであり、電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一実施例による半導体装置は、主表面を有し、かつ主表面に素子形成領域と、素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された電極パッド部とを備えている。電極パッド部は、外部と電気的に接続するための表面を有し、かつ電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を表面に有している。
【発明の効果】
【００１５】
本実施例による半導体装置によれば、電極パッド部は、外部と電気的に接続するための表面に電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を有している。このため、溝部に沿ってプローブ針の先端を移動させることで、同じ電極パッド部の辺に沿って移動させる場合よりプローブ針のスクラブ量を大きくすることができる。したがって、溝部の表面の被膜から金属新生面を確実に露出させることができる。これにより、プローブ針のスクラブ量を大きくすることで電極パッド部の安定した電気的接触を確保できる。さらに溝部に沿って斜めにプローブ針の先端を移動させることで同じプローブ針のスクラブ量において一方向に移動させる場合より電極パッド部の面積を小さくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における半導体装置の概略平面図である。
【図２】図１のＰ１部を示す概略拡大平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿う概略断面図である。
【図４】図２のＰ２部を示す概略拡大平面図である。
【図５】比較例１の半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図６】比較例２の半導体装置のＴＥＧ用電極パッド部の概略拡大平面図であって、図４に対応する位置の概略拡大平面図である。
【図７】本発明の実施の形態２における半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図８】本発明の実施の形態２における半導体装置の概略拡大平面図ある。
【図９】本発明の実施の形態２における半導体装置の製造方法の一の工程を示す概略断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造方法の図９の次工程を示す概略断面図である。
【図１１】本発明の実施の形態２における半導体装置の製造方法の図１０の次工程を示す概略断面図である。
【図１２】本発明の実施の形態２における半導体装置の製造方法の図１１の次工程を示す概略断面図である。
【図１３】本発明の実施の形態３における半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図１４】本発明の実施の形態３における半導体装置の概略拡大平面図ある。
【図１５】本発明の実施の形態４における半導体装置の概略断面図であって、図３に対応する断面位置における概略断面図である。
【図１６】本発明の実施の形態４における半導体装置の概略拡大平面図ある。
【図１７】本発明の実施の形態４における半導体装置の製造方法の一の工程を示す概略断面図である。
【図１８】本発明の実施の形態４における半導体装置の製造方法の図１７の次工程を示す概略断面図である。
【図１９】本発明の実施の形態４における半導体装置の製造方法の図１８の次工程を示す概略断面図である。
【図２０】本発明の実施の形態４における半導体装置の製造方法の図１９の次工程を示す概略断面図である。
【図２１】本発明の実施の形態４における半導体装置の製造方法の図２０の次工程を示す概略断面図である。
【図２２】本発明の実施の形態４における半導体装置の製造方法の図２１の次工程を示す概略断面図である。
【図２３】図１に示す本発明の実施の形態の半導体ウエハをダイシングすることにより得られた半導体チップの構成を示す部分平面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に本発明の実施の形態１における半導体装置の構成について説明する。
【００１８】
図１および図２を参照して、半導体装置の１つである半導体ウエハＳＷには、複数の素子形成領域ＥＦＲと、ダイシングライン領域ＤＬＲとが形成されている。半導体ウエハＳＷは素子形成領域ＥＦＲを複数有している。複数の素子形成領域ＥＦＲの各々は矩形の平面形状を有し、行列状に配置されている。複数の素子形成領域ＥＦＲの各々の周囲の領域がダイシングライン領域ＤＬＲとなっている。
【００１９】
主に図２を参照して、複数の素子形成領域ＥＦＲの各々には、複数の半導体チップ用電極パッド部ＰＳが形成されている。ダイシングライン領域ＤＬＲには、複数のＴＥＧ用電極パッド部ＰＴが形成されている。半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴが平面視において素子形成領域ＥＦＲ内およびダイシングライン領域ＤＬＲ内の少なくともいずれかに形成されていればよい。
【００２０】
複数の半導体チップ用電極パッド部ＰＳの各々は、同じ素子形成領域ＥＦＲ内に配置された半導体素子と電気的に接続されている。また複数のＴＥＧ用電極パッド部ＰＴの各々は、ダイシングライン領域ＤＬＲ内に形成されたＴＥＧと電気的に接続されている。
【００２１】
図２および図３を参照して、ダイシングライン領域ＤＬＲに形成されるＴＥＧ部ＴＥＧは、たとえば素子形成領域ＥＦＲに形成される半導体素子の電気特性を評価するためのものである。また半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴのそれぞれは、素子形成領域ＥＦＲ内の半導体素子ＥＲおよびＴＥＧ部ＴＥＧの電気特性を評価するためにプローブ針ＰＲを接続するために用いられる。
【００２２】
主に図３を参照して、半導体ウエハＳＷは、たとえばシリコンなどからなる半導体基板ＳＳを有している。半導体基板ＳＳは主表面ＭＳを有している。半導体ウエハＳＷは、半導体基板ＳＳの主表面ＭＳに素子形成領域ＥＦＲと、素子形成領域ＥＦＲの外側に配置されたダイシングライン領域ＤＬＲとを有している。
【００２３】
素子形成領域ＥＦＲ内における半導体基板ＳＳの主表面ＭＳには、たとえばＭＯＳ（Metal Oxide Semiconductor）トランジスタ、ダイオードなどを有する半導体素子ＥＲが形成されている。ダイシングライン領域ＤＬＲ内における半導体基板ＳＳの主表面ＭＳには、たとえばＭＯＳトランジスタ、ダイオードなどを有するＴＥＧ部ＴＥＧが形成されている。
【００２４】
素子形成領域ＥＦＲおよびダイシングライン領域ＤＬＲの各々における半導体基板ＳＳの主表面ＭＳ上には、層間絶縁膜ＩＬ１〜ＩＬ５、配線層Ｍ１、Ｍ２などを含む多層配線構造が形成されている。この多層配線構造において配線層Ｍ１，Ｍ２の各々は層間絶縁層ＩＬ２，ＩＬ４に設けられた配線溝内を充填するように形成されている。また上下の配線層Ｍ１とＭ２とはコンタクトＣ１によって適宜、電気的に接続されている。層間絶縁膜ＩＬ１〜ＩＬ５の各々は、たとえばシリコン酸化膜よりなっており、配線層Ｍ１、Ｍ２の各々はたとえば銅または銅合金よりなっている。
【００２５】
素子形成領域ＥＦＲにおいては、上記多層配線構造の最上層に位置する層間絶縁膜ＩＬ５の上面ＰＳＦ上に半導体チップ用電極パッド用導電層ＭＬが形成されている。またダイシングライン領域ＤＬＲにおいては、上記多層配線構造の最上層に位置する層間絶縁膜ＩＬ５の上面ＰＳＦ上にＴＥＧ用電極パッド用導電層ＭＬが形成されている。半導体チップ用電極パッド部ＰＳとＴＥＧ用電極パッド部ＰＴとの各々は、たとえばアルミニウムまたはアルミニウム合金よりなっている。
【００２６】
半導体チップ用電極パッド用導電層ＭＬおよびＴＥＧ用電極パッド用導電層ＭＬの一部を覆うように層間絶縁膜ＩＬ５上に、たとえば窒化シリコンからなるパッシベーション膜ＰＬが形成されている。このパッシベーション膜ＰＬには、半導体チップ用電極パッド用導電層ＭＬおよびＴＥＧ用電極パッド用導電層ＭＬの各々の一部を露出する開口部ＯＰが形成されている。このパッシベーション膜ＰＬの開口部ＯＰから外部に露出した半導体チップ用電極パッド用導電層ＭＬの表面部分ＯＳＦが半導体チップ用電極パッド部ＰＳを構成している。またパッシベーション膜ＰＬの開口部ＯＰから外部に露出したＴＥＧ用電極パッド用導電層ＭＬの表面部分ＯＳＦがＴＥＧ用電極パッド部ＰＴを構成している。
【００２７】
この半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の表面部分ＯＳＦは、外部と電気的に接続するために用いられる部分であって、たとえば電気特性を測定するためのプローブ針ＰＲを押し付けて電気的に接続するために用いられる部分である。このＴＥＧ用電極パッド部ＰＴおよび半導体チップ用電極パッド部ＰＳの各々の表面部分ＯＳＦには、溝部ＴＨＰが形成されている。
【００２８】
図４を参照して、ＴＥＧ用電極パッド部ＰＴの溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴの平面視における辺ＳＩＤに対して斜めに傾斜した方向に延びている。なお半導体チップ用電極パッド部ＰＳの溝部ＴＨＰも同様に、半導体チップ用電極パッド部ＰＳの平面視における辺ＳＩＤに対して斜めに傾斜した方向に延びている。
【００２９】
本実施の形態における電極パッド表面の溝部ＴＨＰは、たとえば以下のように形成されている。
【００３０】
半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の直下に位置する層間絶縁膜ＩＬ５の上面ＰＳＦには凹凸が形成されている。この凹凸は、層間絶縁膜ＩＬ５を厚み方向に貫通する溝を層間絶縁膜ＩＬ５に形成することにより構成されている。つまり層間絶縁膜ＩＬ５の上面ＰＳＦが凹凸の凸部となり、溝の底部が凹凸の凹部ＤＰとなっている。
【００３１】
この層間絶縁膜ＩＬ５の上面ＰＳＦの凹凸に沿って半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々が形成されている。これによって層間絶縁膜ＩＬ５の凹部ＤＰとなる溝の真上に、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の上面の溝部ＴＨＰが位置している。
【００３２】
つまり層間絶縁膜ＩＬ５の凹部ＤＰとなる溝に導電材料が埋め込まれることで、凹部ＤＰの上方に位置する半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの各々の表面ＯＳＦに溝部ＴＨＰが形成されている。なお、溝部ＴＨＰは複数形成されているが、溝部ＴＨＰは複数に限らず単数であってもよい。
【００３３】
図３および図４を参照して、溝部ＴＨＰについてさらに詳しく説明する。なお、図４を参照してＴＥＧ用電極パッド部ＰＴについて説明するが、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの構成は同様であるため、半導体チップ用電極パッド部ＰＳも同様に構成されている。
【００３４】
ＴＥＧ用電極パッド部ＰＴは、ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向とはＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに沿う図４中Ｘ方向およびＹ方向以外の方向である。
【００３５】
溝部ＴＨＰの全長の幅ＴＨＰＤは、平面視において開口部ＯＰの幅ＯＰＤの９０％以上９５％以下であることが好ましい。これにより、開口部ＯＰの広い範囲で溝部ＴＨＰを形成でき、かつ開口部ＯＰの隅でプローブ針ＰＲの移動が妨げられることを防止できる。溝部ＴＨＰの深さおよび幅はプローブ針ＰＲを溝部ＴＨＰに沿ってガイド可能な深さおよび幅であればよい。
【００３６】
なお、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴはたとえば正方形の平面形状を有しているが、これに限らず長方形などの任意の形状にすることができる。
【００３７】
また、本実施の形態においては、すべての半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴは、平面視において同じ大きさとなっている。ここで半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴの大きさとは半導体チップ用電極パッド用導電層ＭＬおよびＴＥＧ用電極パッド用導電層ＭＬが最上層のパッシベーション膜ＰＬから露出した部分の大きさ（平面占有面積）のことであって、同じ大きさとは平面形状と寸法とがほぼ同じであることを意味する。ただし、半導体チップ用電極パッド部ＰＳおよびＴＥＧ用電極パッド部ＰＴは、それぞれ平面視において異なる大きさを有していてもよい。
【００３８】
また、半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴは、境界線（素子形成領域ＥＦＲの外縁の１辺）ＢＤＬに沿って１列に配列されている。ここで１列とは、半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴの各々の中心が仮想の直線上に配置されているものだけでなく、中心が仮想の直線上からずれて配置されたものも含んでいる。
【００３９】
また、１列に配置された半導体チップ用電極パッド部ＰＳまたはＴＥＧ用電極パッド部ＰＴの配置ピッチは同じであってよく、また異なっていてもよい。
【００４０】
次に、本実施の形態の半導体装置の電気特性が測定される様子について説明する。
図３および図４を参照して、ＴＥＧ用電極パッド部ＰＴにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合について説明する。なお、半導体チップ用電極パッド部ＰＳにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合も同様である。
【００４１】
半導体装置とプローブ針ＰＲとが図３中の上下方向に相対的に移動される。プローブ針ＰＲは図示しないプローブカードに固定されていてもよい。この場合、プローブカードに対して半導体装置が移動されてもよい。
【００４２】
半導体装置とプローブ針ＰＲとが相対的に移動されることにより、溝部ＴＨＰにプローブ針ＰＲの先端が挿入され、プローブ針ＰＲが溝部ＴＨＰの内壁に接触する。さらに半導体装置とプローブ針ＰＲとが図３中の上下方向に相対的に移動されるとプローブ針ＰＲの弾性によりプローブ針ＰＲが移動する。この際、プローブ針ＰＲが溝部ＴＨＰの内壁に接触した状態で、溝部ＴＨＰが延びた方向にプローブ針ＰＲが移動する。これによりプローブ針ＰＲによって溝部ＴＨＰの表面ＯＳＦがスクラブされる。このようにプローブ針ＰＲが溝部ＴＨＰに沿ってガイドされ、溝部ＴＨＰの表面ＯＳＦがスクラブされる。
【００４３】
本実施の形態では溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びているため、プローブ針ＰＲは図４中Ｘ方向およびＹ方向のいずれか一方ではなく、Ｘ方向成分とＹ方向成分とを有して図４中Ｘ方向およびＹ方向の両方に対して斜め方向に移動される。これにより、同じ面積内において図４中Ｘ方向またはＹ方向の一方のみに移動する場合と比べてプローブ針ＰＲの先端の移動距離を長くすることができる。
【００４４】
このため、プローブ針ＰＲのスクラブ量を大きくすることができる。したがって、プローブ針ＰＲのスクラブによって表面ＯＳＦの図示しない被膜（酸化膜）が十分に除去され得る。そのため、ＴＥＧ用電極パッド部ＰＴの表面ＯＳの被膜から金属新生表面が確実に露出され得る。これにより、電気特性が正確に測定され得る。
【００４５】
上記では半導体装置として半導体ウエハＳＷについて説明したが、半導体装置としては半導体チップであってもよい。図２を参照して、半導体ウエハＳＷをダイシングライン領域ＤＬＲに沿ってダイシングすることで半導体ウエハＳＷから複数の半導体チップＳＴが得られる。図２３を参照して、半導体チップＳＴは素子形成領域ＥＦＲを単数有している。ダイシングライン領域ＤＬＲにおいてＴＥＧ用電極パッド部ＰＴを避けてダイシングされた場合、半導体チップＳＴにＴＥＧ用電極パッド部ＰＴが残存する。
【００４６】
次に、本実施の形態の半導体装置の作用効果について比較例と比較して説明する。
以下ではＴＥＧ用電極パッド部ＰＴについて説明するが、半導体チップ用電極パッド部ＰＳも同様の構成を有しているため同様の作用効果を有している。
【００４７】
まず図５を参照して、比較例１の半導体装置の断面構造について説明する。比較例１の半導体装置ではＴＥＧ用電極パッド部ＰＴに溝部ＴＨＰ（図３）が形成されていない。比較例１では溝部ＴＨＰが形成されていないため、ＴＥＧ用電極パッド部ＰＴとプローブ針ＰＲとが接触すると、プローブ針ＰＲの先端は弾性によって図５中矢印方向（図４中Ｘ方向）に移動する。この場合、プローブ針ＰＲの先端は図５中矢印方向（図４中Ｘ方向）の一方向に移動するため、斜めに移動する場合と比べて移動距離を長くすることができない。そのため、プローブ針ＰＲのスクラブ量が小さくなる。
【００４８】
したがって、プローブ針ＰＲのスクラブによって表面ＯＳＦの図示しない被膜（酸化膜）が十分に除去されず、表面ＯＳの被膜から金属新生表面が十分に露出されないおそれがある。表面ＯＳの被膜から金属新生表面が十分に露出されない場合にはプローブ針ＰＲとＴＥＧ用電極パッド部ＰＡＴとの安定した電気的接触を確保することができない。
【００４９】
続いて図６を参照して、比較例２の半導体装置のＴＥＧ用電極パッド部ＰＡＴの構成について説明する。比較例２の半導体装置ではＴＥＧ用電極パッド部ＰＴに溝部ＴＨＰが形成されている。比較例２ではプローブ針ＰＲの先端が移動する方向に対して直交する方向に溝部ＴＨＰが形成されている。この場合には、プローブ針ＰＲの先端の移動は溝部ＴＨＰの内壁によって妨げられる。そのため、プローブ針ＰＲの先端の移動距離を長くすることができない。したがって、比較例１と同様にプローブ針ＰＲとＴＥＧ用電極パッド部ＰＴとの安定した電気的接触を確保することができない。
【００５０】
これに対して、図３および図４に示すように、本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦにＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを有している。このため、溝部ＴＨＰに沿ってプローブ針ＰＲの先端を移動させることで、同じＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに沿って移動させる場合よりプローブ針ＰＲのスクラブ量を大きくすることができる。
【００５１】
したがって、溝部ＴＨＰの表面ＯＳＦの被膜（酸化膜）から金属新生面を確実に露出させることができる。これにより、プローブ針ＰＲのスクラブ量を大きくすることでＴＥＧ用電極パッド部ＰＴの安定した電気的接触を確保できる。さらに溝部ＴＨＰに沿って斜めにプローブ針ＰＲの先端を移動させることで同じプローブ針ＰＲのスクラブ量において一方向に移動させる場合よりＴＥＧ用電極パッド部ＰＴの面積を小さくすることができる。
【００５２】
ＴＥＧ用電極パッド部ＰＴの面積を小さくすることができるため、ＴＥＧ用電極パッド部ＰＴが設けられたダイシングライン領域ＤＬＲの幅も小さくすることができる。ダイシングライン領域ＤＬＲの幅を小さくすることができるため半導体ウエハＳＷからの半導体チップＳＴの取得数を増加させることができる。
【００５３】
また、本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜（下層絶縁層）ＩＬ５の凹凸に沿って形成されることで凹凸の凹部ＤＰ上に溝部ＴＨＰが位置しているため、ＴＥＧ用電極パッド部ＰＴと配線層Ｍ２とを電気的に接続するＴＥＧ用電極パッド用導電層ＭＬを形成する際に溝部ＴＨＰを形成することができる。ＴＥＧ用電極パッド部ＰＴと配線層Ｍ２とを電気的に接続するＴＥＧ用電極パッド用導電層ＭＬと溝部ＴＨＰとを同時に形成することができるため、溝部ＴＨＰを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。
【００５４】
また、本実施の形態の半導体装置によれば、半導体装置は素子形成領域ＥＦＲを複数有する半導体ウエハＳＷであるため、半導体ウエハＳＷの状態で半導体装置の電気特性を評価する際に、安定した電気的接触を確保することができる。
【００５５】
また、本実施の形態の半導体装置によれば、半導体装置は素子形成領域ＥＦＲを単数有する半導体チップＳＴであるため、半導体チップＳＴの状態で半導体装置の電気特性を評価する際に、安定した電気的接触を確保することができる。
【００５６】
（実施の形態２）
本発明の実施の形態２の半導体装置は、実施の形態１の半導体装置と比較して、半導体チップ用電極パッド部、ＴＥＧ用電極パッド部および下層絶縁層の構成が主に異なっている。本実施の形態は、特に説明しない限り、上述した実施の形態１の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、ＴＥＧ用電極パッド部について説明するが、実施の形態１と同様に、半導体チップ用電極パッドも同様の構成を有している。
【００５７】
まず、図７および図８を参照して、本実施の形態の半導体装置の構成について説明する。図７は図８のＶＩＩ−ＶＩＩ線に沿う概略断面図である。なお図７および図８にはプローブ針ＰＲも図示されている。
【００５８】
本実施の形態の半導体装置は、実施の形態１の半導体装置と比較して、層間絶縁膜ＩＬ５とＴＥＧ用電極パッド用導電層ＭＬとの構成において異なっている。層間絶縁膜（下層絶縁層）ＩＬ５は、平坦な上面の部分ＰＳＦを有している。ＴＥＧ用電極パッド用導電層ＭＬのＴＥＧ用電極パッド部ＰＴとなる部分は、層間絶縁膜ＩＬ５の平坦な上面の部分ＰＳＦに接して形成されている。
【００５９】
ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦに形成された溝部ＴＨＤの底部ＢＰは、ＴＥＧ用電極パッド部ＰＴ内に位置している。溝部ＴＨＤの底部ＢＰは、層間絶縁膜ＩＬ５の上面の部分ＰＳＦよりＴＥＧ用電極パッド部ＰＴの表面ＯＳＦ側に位置している。つまり、溝部ＴＨＤは、ＴＥＧ用電極パッド部ＰＴを貫通していない。
【００６０】
次に、本実施の形態の半導体装置の製造方法について説明する。
図９を参照して、たとえばシリコンなどからなる半導体基板ＳＳの主表面ＭＳ上にＴＥＧ部ＴＥＧが形成される。ＴＥＧ部としてたとえばＭＯＳトランジスタが形成される。ＴＥＧ部ＴＥＧを覆うように主表面ＭＳ上にたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ１が形成される。層間絶縁膜ＩＬ１上にたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ２が形成される。なお、層間絶縁膜ＩＬ１と層間絶縁膜ＩＬ２との間には単数または複数の層間絶縁膜または配線層などが形成されてもよい。
【００６１】
層間絶縁膜ＩＬ２の上面に、通常の写真製版技術およびエッチング技術を用いて溝が形成される。この溝を埋め込むように層間絶縁膜ＩＬ２の上面上にたとえば銅または銅合金からなる導電材料が形成される。この後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により少なくとも層間絶縁膜ＩＬ２の上面が露出するまで導電材料が研磨除去されることにより溝内にのみ導電材料が残存されて、その導電材料から配線層Ｍ１が形成される。
【００６２】
層間絶縁膜ＩＬ２および配線層Ｍ１を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ３，ＩＬ４が形成される。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜ＩＬ３にはビアホールが形成され、層間絶縁膜ＩＬ４には配線溝が形成される。
【００６３】
このビアホールおよび配線溝を埋め込むように層間絶縁膜ＩＬ４の上面上にたとえば銅または銅合金からなる導電材料が形成される。この後、ＣＭＰ法により少なくとも層間絶縁膜ＩＬ４の上面が露出するまで導電材料が研磨除去されることによりビアホールおよび配線溝内にのみ導電材料が残存されて、その導電材料からビアホール内のコンタクトＣ１と配線溝内の配線層Ｍ２とが形成される。
【００６４】
層間絶縁膜ＩＬ４および配線層Ｍ２を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜（下層絶縁層）ＩＬ５が形成される。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜ＩＬ５の上面から配線層Ｍ２に達するビアホールが形成される。
【００６５】
図１０を参照して、そのビアホール内を埋め込むように層間絶縁膜ＩＬ５の上面上に、たとえばアルミニウムまたはアルミニウム合金からなるＴＥＧ用電極パッド用導電層ＭＬが形成される。図１１を参照して、通常の写真製版技術およびエッチング技術を用いてＴＥＧ用電極パッド用導電層ＭＬが所定の平面形状となるようにパターニングされる。
【００６６】
図１２を参照して、上記の平面形状となるようにパターニングする工程とは別工程で、通常の写真製版技術およびエッチング技術を用いてＴＥＧ用電極パッド部ＰＴの表面（ＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面）ＯＳＦに溝部ＴＨＰがパターニングされる。溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴを貫通しないようにパターニングされる。つまり、溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通する前にエッチングが終了される。これにより、溝部ＴＨＰの底部ＢＰがＴＥＧ用電極パッド部ＰＴ内に位置するように形成される。
【００６７】
また図８を参照して、溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びるようにパターニングされる。
【００６８】
ＴＥＧ用電極パッド用導電層ＭＬの上面の一部を覆うように層間絶縁膜ＩＬ５上にパッシベーション膜ＰＬが形成される。そして、ＴＥＧ用電極パッド用導電層ＭＬの上面の一部を露出するように開口部ＯＰが形成される。これにより、図７および図８に示される半導体装置が形成される。
【００６９】
なお、上記ではＴＥＧ用電極パッド部ＰＴの平面形状のパターニングの後に、溝部ＴＨＰをパターニングする場合について説明したが、これらのパターニングの順番は逆でもよい。つまり上記と同様の方法によって、溝部ＴＨＰをパターニングした後に、ＴＥＧ用電極パッド部ＰＴの平面形状をパターニングしてもよい。
【００７０】
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜（下層絶縁層）ＩＬ５の平坦な上面の部分ＰＳＦに接して形成されており、溝部ＴＨＰの底部ＢＰがＴＥＧ用電極パッド部ＰＴ内に位置している。層間絶縁膜ＩＬ５の上面の部分ＰＳＦが平坦であるため、溝部ＴＨＰを形成し易い。そのため溝部ＴＨＰを正確に形成することができる。また、溝部ＴＨＰの底部ＢＰがＴＥＧ用電極パッド部ＰＴ内に位置しているため、底部ＢＰでプローブ針ＰＲとＴＥＧ用電極パッド部ＰＴとの電気的接触を確実に得ることができる。
【００７１】
また、本実施の形態による半導体装置の製造方法によれば、溝部ＴＨＰは、ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びるようにパターニングされる。そのため、プローブ針ＰＲのスクラブ量を大きくすることでＴＥＧ用電極パッド部ＰＴの安定した電気的接触を確保できる。さらにＴＥＧ用電極パッド部ＰＴの面積を小さくすることができる。
【００７２】
ＴＥＧ用電極パッド部ＰＴの面積を小さくすることにより、ＴＥＧ用電極パッド部ＰＴが設けられたダイシングライン領域ＤＬＲの幅を小さくすることができる。これにより半導体ウエハＳＷからの半導体チップＳＴの取得数を増加させることができるため、生産性を向上することができる。
【００７３】
また、本実施の形態による半導体装置の製造方法によれば、ＴＥＧ用電極パッド用導電層ＭＬをＴＥＧ用電極パッド部ＰＴの平面形状となるようにパターニングする工程と、平面形状となるようにパターニングする工程とは別工程でＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦに溝部ＴＨＰをパターニングする工程とを備えている。ＴＥＧ用電極パッド部ＰＴの平面形状となるようにパターニングする工程と別工程で溝部ＴＨＰをパターニングする工程を備えているため、溝部ＴＨＰのパターニングの精度を良くすることができる。そのため、溝部ＴＨＰを精度良く形成することができる。
【００７４】
（実施の形態３）
本発明の実施の形態３の半導体装置は、実施の形態２の半導体装置と比較して、半導体チップ用電極パッドおよびＴＥＧ用電極パッド部の構成が主に異なっている。本実施の形態は、特に説明しない限り、上述した実施の形態２の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、ＴＥＧ用電極パッド部について説明するが、実施の形態２と同様に、半導体チップ用電極パッドも同様の構成を有している。
【００７５】
図１３および図１４を参照して、本実施の形態の半導体装置の構成について説明する。図１３は図１４のＸＩＩＩ−ＸＩＩＩ線に沿う概略断面図である。なお図１３および図１４にはプローブ針ＰＲも図示されている。
【００７６】
本実施の形態の半導体装置では、ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦに形成された溝部ＴＨＤがＴＥＧ用電極パッド部ＰＴを貫通して溝部ＴＨＰの底部ＢＰが層間絶縁膜ＩＬ５の上面ＰＳＦに達している。そのため、図１４に示すように、溝部ＴＨＰから層間絶縁膜ＩＬ５の上面ＰＳＦが露出されている。
【００７７】
本実施の形態では、溝部ＴＨＰは、通常の写真製版技術およびエッチング技術を用いて、ＴＥＧ用電極パッド部ＰＴを貫通するようにパターニングされることで形成される。
【００７８】
本実施の形態では、プローブ針ＰＲは溝部ＴＨＰの内壁の側面に接触する。プローブ針ＰＲを溝部ＴＨＰの内壁の側面に接触させてプローブ針ＰＲの先端を移動させることにより、溝部ＴＨＰの内壁の側面の表面ＯＳＦの被膜（酸化膜）から金属新生面を露出させることができる。
【００７９】
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜（下層絶縁層）ＩＬ５の平坦な上面の部分ＰＳＦに接して形成されており、溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通して溝部ＴＨＰの底部ＢＰが層間絶縁膜（下層絶縁層）ＩＬ５に達している。
【００８０】
層間絶縁膜ＩＬ５の上面の部分ＰＳＦが平坦であるため、溝部ＴＨＰを形成し易い。溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通して溝部ＴＨＰの底部ＢＰが層間絶縁膜ＩＬ５に達しているため、溝部ＴＨＰを容易に形成することができる。溝部ＴＨＰをドライエッチングにより形成する場合、エンドポイントを設定することでエッチングできる。そのためエッチングが容易である。
【００８１】
また、本実施の形態では、溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通しているため、ＴＥＧ用電極パッド部ＰＴの平面形状のパターニングと溝部ＴＨＰ形成のためのパターニングとを同一の工程で行うことができる。
【００８２】
また、ＴＥＧ用電極パッド部ＰＴと一緒に図示しない配線パターンを層間絶縁膜ＩＬ５上に形成する場合がある。この場合、本実施の形態では溝部ＴＨＰがＴＥＧ用電極パッド部ＰＴを貫通しているため、溝部ＴＨＰと配線パターンとを一緒に形成することができる。そのため、生産性を向上することができる。
【００８３】
（実施の形態４）
本実施の形態は、特に説明しない限り、上述した実施の形態１および２の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
【００８４】
以下、ＴＥＧ用電極パッド部について説明するが、実施の形態１および２と同様に、本実施の形態の半導体チップ用電極パッド部もＴＥＧ用電極パッド部と同様の構成を有している。半導体チップ用電極パッド部またはＴＥＧ用電極パッド部が平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成されていればよい。
【００８５】
まず、図１５および図１６を参照して、本実施の形態の半導体装置の構成について説明する。図１５は図１６のＸＶ−ＸＶ線に沿う断面図である。なお図１５および図１６にはプローブ針ＰＲも図示されている。
【００８６】
本実施の形態では、実施の形態１および２の半導体装置と比較して、層間絶縁膜（中間絶縁層）ＩＬ４のＴＥＧ用電極パッド用導電層ＭＬの真下に形成された配線層（導電層）Ｍ２は、コンタクトＣ１上に形成された配線層Ｍ２より幅が大きくなるように形成されている。ＴＥＧ用電極パッド用導電層ＭＬの真下に形成された配線層Ｍ２は平面面積が大きいため、ＣＭＰプロセスにおけるディッシングにより上面ＭＵＳが削られやすい。そのため、図１５に示すように、ＴＥＧ用電極パッド用導電層ＭＬの真下に形成された配線層Ｍ２はすり鉢状の上面ＭＵＳを有している。
【００８７】
層間絶縁膜（下層絶縁層）ＩＬ５は配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成されている。そのため、層間絶縁膜ＩＬ５もすり鉢状の上面ＢＵＳを有している。層間絶縁膜ＩＬ５のすり鉢状の上面ＢＵＳに沿ってＴＥＧ用電極パッド用導電層ＭＬが形成されている。層間絶縁膜ＩＬ５のすり鉢状の上面ＢＵＳの上方において、ＴＥＧ用電極パッド用導電層ＭＬの一部が露出するようにパッシベーション膜ＰＬの開口部ＯＰが形成されている。
【００８８】
このように、ＴＥＧ用電極パッド部ＰＴが層間絶縁膜ＩＬ５の上面ＢＵＳに沿って形成されることにより、層間絶縁膜ＩＬ４のすり鉢状の上面ＭＵＳの上に位置する表面ＯＳＦにすり鉢状の窪みＭＳＦが形成されている。
【００８９】
次に、本実施の形態の半導体装置の電気特性が測定される様子について説明する。
図１５および図１６を参照して、ＴＥＧ用電極パッド部ＰＴにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合について説明する。なお、半導体チップ用電極パッド部ＰＳにプローブ針ＰＲが接触され、半導体装置の電気特性が測定される場合も同様である。
【００９０】
半導体装置とプローブ針ＰＲとが図１５中の上下方向に相対的に移動される。プローブ針ＰＲは図示しないプローブカードに固定されていてもよい。この場合、プローブカードに対して半導体装置が移動されてもよい。
【００９１】
半導体装置とプローブ針ＰＲとが相対的に移動されることにより、すり鉢状の窪みＭＳＦにプローブ針ＰＲの先端が挿入され、プローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに接触する。さらに半導体装置とプローブ針ＰＲとが図１５中の上下方向に相対的に移動されるとプローブ針ＰＲの弾性によりプローブ針ＰＲが移動する。
【００９２】
この際、プローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってすり鉢状の窪みＭＳＦの底に向かって移動する。これによりプローブ針ＰＲによってすり鉢状の窪みＭＳＦの表面ＯＳＦがスクラブされる。このようにプローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってガイドされ、すり鉢状の窪みＭＳＦの表面ＯＳＦがスクラブされる。
【００９３】
本実施の形態では、プローブ針ＰＲがすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってすり鉢状の窪みＭＳＦの底に向かって移動するため、プローブ針ＰＲはすり鉢状の窪みＭＳＦの深さ方向にも移動される。これにより、同じ面積において平面方向にのみ移動する場合と比べてプローブ針ＰＲの先端の移動距離を長くすることができる。このため、プローブ針ＰＲのスクラブ量が大きくすることができる。したがって、プローブ針ＰＲのスクラブによって表面ＯＳＦの図示しない被膜（酸化膜）が十分に除去され得る。そのため、ＴＥＧ用電極パッド部ＰＴの表面ＯＳの被膜から金属新生表面が確実に露出され得る。これにより、電気特性が正確に測定され得る。
【００９４】
次に本実施の形態の半導体装置の製造方法について説明する。
図１７を参照して、層間絶縁膜ＩＬ２および配線層Ｍ１を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜ＩＬ３および層間絶縁膜（中間絶縁層）ＩＬ４が形成される。本実施の形態では、層間絶縁膜ＩＬ２の図中中央の配線層Ｍ１は、その両側の配線層Ｍ１より幅が大きくなるように形成される。
【００９５】
図１８を参照して、通常の写真製版技術およびエッチング技術を用いて、層間絶縁膜ＩＬ４には配線溝（溝）ＴＨ１，ＴＨ２が形成され、層間絶縁膜ＩＬ３にはビアホール（溝）ＴＨ３が形成される。
【００９６】
図１９を参照して、このビアホールＴＨ３および配線溝ＴＨ１，ＴＨ２を埋め込むように層間絶縁膜ＩＬ４の上面ＩＵＳ上にたとえば銅または銅合金からなる導電材料が形成される。
【００９７】
図２０を参照して、この後、ＣＭＰ法により少なくとも層間絶縁膜ＩＬ４の上面ＩＵＳが露出するまで導電材料が研磨除去されることによりビアホールＴＨ３および配線溝ＴＨ１，ＴＨ２内にのみ導電材料が残存されて、その導電材料からビアホールＴＨ３内のコンタクトＣ１および配線溝ＴＨ１，ＴＨ２内の配線層（導電層）Ｍ２が形成される。層間絶縁膜ＩＬ４の図中中央に面積の大きな配線層Ｍ２が形成される。
【００９８】
このＣＭＰプロセスにおいて面積の大きな配線層Ｍ２にはディッシングが生じるため図中中央の面積の大きな配線層Ｍ２の上面ＭＵＳはすり鉢状に窪むように形成される。なお、コンタクトＣ１上に形成された配線層Ｍ２は面積が小さいため、ＣＭＰプロセスにおいてディッシングの影響は小さい。
【００９９】
図２１を参照して、層間絶縁膜ＩＬ４および配線層Ｍ２を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜（下層絶縁層）ＩＬ５が形成される。層間絶縁膜ＩＬ５は配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成される。そのため層間絶縁膜ＩＬ５もすり鉢状の上面ＢＵＳを有している。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜ＩＬ５の上面から配線層Ｍ２に達するビアホールが形成される。
【０１００】
図２２を参照して、そのビアホール内を埋め込むように層間絶縁膜ＩＬ５の上面ＰＳＦ上に、たとえばアルミニウムまたはアルミニウム合金からなるＴＥＧ用電極パッド用導電層ＭＬが形成される。通常の写真製版技術およびエッチング技術を用いてＴＥＧ用電極パッド用導電層ＭＬが所定の平面形状となるようにパターニングされる。
【０１０１】
ＴＥＧ用電極パッド用導電層ＭＬの上面の一部および層間絶縁膜ＩＬ５を覆うようにパッシベーション膜ＰＬが形成され、ＴＥＧ用電極パッド用導電層ＭＬの上面の一部に開口部ＯＰが形成される。これにより、図１５および図１６に示される半導体装置が形成される。
【０１０２】
上述のように、層間絶縁膜ＩＬ４の上面ＩＵＳに沿ってＴＥＧ用電極パッド部ＰＴを形成することにより、すり鉢状の上面ＭＵＳの上に位置するＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦにすり鉢状の窪みＭＳＦが形成される。
【０１０３】
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態による半導体装置によれば、ＴＥＧ用電極パッド部ＰＴが配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成された層間絶縁膜（下層絶縁層）ＩＬ５の上面ＢＵＳに沿って形成されることによりすり鉢状の上面ＭＵＳの上に位置する表面ＯＳＦにすり鉢状の窪みＭＳＦを有する。
【０１０４】
そのため、すり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってプローブ針ＰＲを移動させることですり鉢状の窪みＭＳＦの底に向かって移動させることができる。このため、プローブ針ＰＲはすり鉢状の窪みＭＳＦの深さ方向にも移動させることができる。これにより、同じ面積において平面方向にのみ移動する場合と比べてプローブ針ＰＲの先端の移動距離を長くすることができる。このため、プローブ針ＰＲのスクラブ量が大きくすることができる。
【０１０５】
したがって、すり鉢状の窪みＭＳＦの表面ＯＳＦの被膜（酸化膜）から金属新生表面を確実に露出されることができる。これにより、プローブ針ＰＲのスクラブ量を大きくすることでＴＥＧ用電極パッド部ＰＴの安定した電気的接触を確保できる。さらにすり鉢状の窪みＭＳＦの表面ＯＳＦに沿ってプローブ針ＰＲの先端を移動させることで同じプローブ針ＰＲのスクラブ量において平面方向のみに移動させる場合よりＴＥＧ用電極パッド部ＰＴの面積を小さくすることができる。
【０１０６】
ＴＥＧ用電極パッド部ＰＴの面積を小さくすることができるため、ＴＥＧ用電極パッド部ＰＴが設けられたダイシングライン領域ＤＬＲの幅も小さくすることができる。ダイシングライン領域ＤＬＲの幅を小さくすることができるため半導体ウエハＳＷからの半導体チップＳＴの取得数を増加させることができる。
【０１０７】
また、ＴＥＧ用電極パッド部ＰＴは配線層Ｍ２のすり鉢状の上面ＭＵＳに沿って形成されることで、すり鉢状の上面ＭＵＳの上に位置する表面ＯＳＦにすり鉢状の窪みＭＳＦを有するため、ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦにすり鉢状の窪みＭＳＦを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。
【０１０８】
本実施の形態による半導体装置の製造方法によれば、化学的機械的研磨で配線層Ｍ２の上面ＭＵＳをすり鉢状にする工程と、すり鉢状の上面ＭＵＳに沿って層間絶縁膜（下層絶縁層）ＩＬ５を形成する工程と、層間絶縁膜（下層絶縁層）ＩＬ５の上面ＢＵＳに沿ってＴＥＧ用電極パッド部ＰＴを形成することによりすり鉢状の上面ＭＵＳの上に位置するＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦにすり鉢状の窪みＭＳＦを形成する工程とを備えている。
【０１０９】
このため、化学的機械的研磨ですり鉢状にされた配線層Ｍ２の上面ＭＵＳに沿って層間絶縁膜ＩＬ５およびＴＥＧ用電極パッド部ＰＴを形成することにより、ＴＥＧ用電極パッド部ＰＴの外部と電気的に接続するための表面ＯＳＦに、すり鉢状の窪みＭＳＦを形成できる。したがって、ＴＥＧ用電極パッド部ＰＴの表面ＯＳＦにすり鉢状の窪みＭＳＦを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。
【０１１０】
上記の各実施の形態は適宜組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【０１１１】
本発明は、電極パッド部を備えた半導体装置および半導体装置の製造方法に特に有利に適用され得る。
【符号の説明】
【０１１２】
ＢＤＬ 境界線、ＢＰ 底部、ＢＵＳ 下層絶縁層の上面、ＤＬＲ ダイシングライン領域、ＤＰ 凹部、ＥＦＲ 素子形成領域、ＩＬ１〜ＩＬ５ 層間絶縁膜、ＩＵＳ 層間絶縁膜の上面、ＭＬ 半導体チップ用電極パッド用導電層，ＴＥＧ用電極パッド用導電層、ＭＳ 主表面、ＭＳＦ すり鉢状の窪み、ＭＵＳ 配線層の上面、ＯＰ 開口部、ＯＰＤ 開口部の幅、ＯＳＦ 外部と電気的に接続するための表面、ＰＳ 半導体チップ用電極パッド部、ＰＳＦ 層間絶縁膜の上面、ＰＴ ＴＥＧ用電極パッド部、ＳＩＤ 辺、ＳＳ 半導体基板、ＳＴ 半導体チップ、ＳＷ 半導体ウエハ、ＴＨＰ 溝部、ＴＨＰＤ 溝部の幅、ＴＨ１〜ＴＨ３ 溝。
【特許請求の範囲】
【請求項１】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、
前記半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに形成された電極パッド部とを備え、
前記電極パッド部は、外部と電気的に接続するための表面を有し、かつ前記電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を前記表面に有している、半導体装置。
【請求項２】
前記主表面上に形成され、かつ前記電極パッド部の下に形成された下層絶縁層をさらに備え、
前記下層絶縁層は、前記電極パッド部側の上面に凹凸を有しており、
前記電極パッド部が前記凹凸に沿って形成されることで前記凹凸の凹部上に前記溝部が位置している、請求項１に記載の半導体装置。
【請求項３】
前記主表面上に形成され、かつ平坦な上面の部分を有する下層絶縁層をさらに備え、
前記電極パッド部が前記下層絶縁層の平坦な前記上面の部分に接して形成されており、
前記溝部の底部が前記電極パッド内に位置している、請求項１に記載の半導体装置。
【請求項４】
前記主表面上に形成され、かつ平坦な上面の部分を有する下層絶縁層をさらに備え、
前記電極パッド部が前記下層絶縁層の平坦な前記上面の部分に接して形成されており、
前記溝部が前記電極パッドを貫通して前記溝部の底部が前記下層絶縁層に達している、請求項１に記載の半導体装置。
【請求項５】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、
前記半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに形成された、すり鉢状の上面を有する導電層と、
前記導電層上に位置し、かつ前記すり鉢状の上面に沿って形成された下層絶縁層と、
外部と電気的に接続するための表面を有し、かつ前記下層絶縁層の上面に沿って形成されることにより前記すり鉢状の上面の上に位置する前記表面にすり鉢状の窪みを有する電極パッド部とを備えた、半導体装置。
【請求項６】
前記半導体装置は前記素子形成領域を複数有する半導体ウエハである、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記半導体装置は前記素子形成領域を単数有する半導体チップである、請求項１〜５のいずれかに記載の半導体装置。
【請求項８】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに電極パッドが形成される半導体装置の製造方法であって、
前記電極パッド用の導電層を形成する工程と、
前記導電層を前記電極パッドの平面形状となるようにパターニングする工程と、
前記平面形状となるようにパターニングする工程とは別工程で、前記電極パッドの外部と電気的に接続するための表面に溝部をパターニングする工程とを備えた、半導体装置の製造方法。
【請求項９】
前記溝部は、前記電極パッド部の辺に対して斜めに傾斜した方向に延びるようにパターニングされる、請求項８に記載の半導体装置の製造方法。
【請求項１０】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに電極パッドが形成される半導体装置の製造方法であって、
上面に溝を有する中間絶縁層を前記主表面上に形成する工程と、
前記溝内を埋め込むように前記中間絶縁層の前記上面上に導電層を形成する工程と、
化学的機械的研磨で前記中間絶縁層の前記上面が露出するまで前記導電層を除去することにより前記溝内に前記導電層を残存させるとともに、残存した前記導電層の上面をすり鉢状にする工程と、
前記すり鉢状の上面に沿って下層絶縁層を形成する工程と、
前記下層絶縁層の上面に沿って前記電極パッドを形成することにより前記すり鉢状の上面の上に位置する前記電極パッドの外部と電気的に接続するための表面にすり鉢状の窪みを形成する工程とを備えた、半導体装置の製造方法。
【請求項１】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、
前記半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに形成された電極パッド部とを備え、
前記電極パッド部は、外部と電気的に接続するための表面を有し、かつ前記電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を前記表面に有している、半導体装置。
【請求項２】
前記主表面上に形成され、かつ前記電極パッド部の下に形成された下層絶縁層をさらに備え、
前記下層絶縁層は、前記電極パッド部側の上面に凹凸を有しており、
前記電極パッド部が前記凹凸に沿って形成されることで前記凹凸の凹部上に前記溝部が位置している、請求項１に記載の半導体装置。
【請求項３】
前記主表面上に形成され、かつ平坦な上面の部分を有する下層絶縁層をさらに備え、
前記電極パッド部が前記下層絶縁層の平坦な前記上面の部分に接して形成されており、
前記溝部の底部が前記電極パッド内に位置している、請求項１に記載の半導体装置。
【請求項４】
前記主表面上に形成され、かつ平坦な上面の部分を有する下層絶縁層をさらに備え、
前記電極パッド部が前記下層絶縁層の平坦な前記上面の部分に接して形成されており、
前記溝部が前記電極パッドを貫通して前記溝部の底部が前記下層絶縁層に達している、請求項１に記載の半導体装置。
【請求項５】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、
前記半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに形成された、すり鉢状の上面を有する導電層と、
前記導電層上に位置し、かつ前記すり鉢状の上面に沿って形成された下層絶縁層と、
外部と電気的に接続するための表面を有し、かつ前記下層絶縁層の上面に沿って形成されることにより前記すり鉢状の上面の上に位置する前記表面にすり鉢状の窪みを有する電極パッド部とを備えた、半導体装置。
【請求項６】
前記半導体装置は前記素子形成領域を複数有する半導体ウエハである、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記半導体装置は前記素子形成領域を単数有する半導体チップである、請求項１〜５のいずれかに記載の半導体装置。
【請求項８】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに電極パッドが形成される半導体装置の製造方法であって、
前記電極パッド用の導電層を形成する工程と、
前記導電層を前記電極パッドの平面形状となるようにパターニングする工程と、
前記平面形状となるようにパターニングする工程とは別工程で、前記電極パッドの外部と電気的に接続するための表面に溝部をパターニングする工程とを備えた、半導体装置の製造方法。
【請求項９】
前記溝部は、前記電極パッド部の辺に対して斜めに傾斜した方向に延びるようにパターニングされる、請求項８に記載の半導体装置の製造方法。
【請求項１０】
主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに電極パッドが形成される半導体装置の製造方法であって、
上面に溝を有する中間絶縁層を前記主表面上に形成する工程と、
前記溝内を埋め込むように前記中間絶縁層の前記上面上に導電層を形成する工程と、
化学的機械的研磨で前記中間絶縁層の前記上面が露出するまで前記導電層を除去することにより前記溝内に前記導電層を残存させるとともに、残存した前記導電層の上面をすり鉢状にする工程と、
前記すり鉢状の上面に沿って下層絶縁層を形成する工程と、
前記下層絶縁層の上面に沿って前記電極パッドを形成することにより前記すり鉢状の上面の上に位置する前記電極パッドの外部と電気的に接続するための表面にすり鉢状の窪みを形成する工程とを備えた、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１２−１５６１８３（Ｐ２０１２−１５６１８３Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１１８６５（Ｐ２０１１−１１８６５）
【出願日】平成２３年１月２４日（２０１１．１．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２４日（２０１１．１．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]