【課題】
実施形態は、解析が簡便な半導体装置を提供する。
【解決手段】
本実施形態の半導体装置は、内部信号を伝送可能な第１配線１０１と、第１配線１０１
と電気的に接続された測定電極１００と、測定電極１００と隣接するように配置され、内
部信号を計測するときに接地電位ＶＳＳが印加され、内部信号を計測する以外のときに所
望の電圧が印加されたダミー電極１０２，１０３とを備える。
例えば、測定電極１００は、環状に形成されており、ダミー電極は、第１電極１０２と
第２電極１０３とを有し、第１電極１０２は、測定電極１００の内側に形成された空間に
隣接するように配置され、第２電極１０３は、測定電極１００の外側に隣接するように配
置される。 （もっと読む）

【課題】差動伝送方式を採用した半導体装置の試験で行われるＴＤＲタイミング測定の校正精度の低減を抑制すること。
【解決手段】複数のプローブ針を有し、プローブ針を半導体装置の電極パッドと接続させて所定の試験を行うためのプローブカードであって、互いに異なる電極パッドＰ１及びＰ２に接続するよう配置され、対となっている差動信号入力用の第１及び第２のプローブ針１ａ及び２ａと、互いに異なる電極パッドＰ１及びＰ２に接続するよう配置された第３及び第４のプローブ針１ｂ乃至２ｂ´と、第３及び第４のプローブ針１ｂ乃至２ｂ´各々と接続して、第３及び第４のプローブ針１ｂ乃至２ｂ´を導通させる配線３及び抵抗部材ＲＴと、を有し、第３及び第４のプローブ針１ｂ乃至２ｂ´、配線３及び抵抗部材ＲＴは電気的にフローティングな状態となっている。 （もっと読む）

【課題】半導体チップの小型化を維持して半導体装置の組み立てのワイヤボンディング性を向上させる。
【解決手段】プローブピンを接触させるプローブ接触面６ｄとワイヤ５を接続するワイヤ接続面６ｅとが形成され、さらにプローブ接触面６ｄは主面６ａに対して傾斜した面であり、かつワイヤ接続面６ｅはプローブ接触面６ｄと異なった角度の面である電極パッド６ｃを備えたメモリチップ６と、メモリチップ６が搭載されたタブ２ｃと、複数のインナリード２ａ及びアウタリード２ｂと、メモリチップ６の電極パッド６ｃのワイヤ接続面６ｅとインナリード２ａとを接続する複数のワイヤ５とを有している。 （もっと読む）

【課題】複数のタイミングで半導体チップの電気特性を高精度に評価することができ、スクライブ領域の総メタル量を低減することが可能な半導体ウエハを提供する。
【解決手段】半導体ウエハ１は、複数の配線層が積層され、平面視において複数の半導体チップ領域Ｃと、複数の半導体チップ領域Ｃを分離するスクライブ領域Ｓとを有し、スクライブ領域Ｓに配置された電気特性評価用のモニタ素子１０と、スクライブ領域Ｓに配置され、モニタ素子１０と接続され、複数の配線層のうちいずれかの配線層に形成された第１の電極パッド２０と、半導体チップ領域Ｃに配置され、第１の電極パッド２０と接続され、第１の電極パッド２０が形成された配線層よりも上層に形成された第２の電極パッド４０を備えている。 （もっと読む）

【課題】半導体装置の小型化、特に、狭ピッチ化に対する技術を提供する。
【解決手段】半導体チップ１Ｃ上に設けられたパッド２と、プローブ領域１０Ａおよび接続領域１０Ｂのパッド２上に開口部１１を有し、半導体チップ１Ｃ上に設けられたパッシベーション膜３と、接続領域１０Ｂのパッド２上に開口部１２を有し、パッド２上およびパッシベーション膜３上に設けられたパッシベーション膜５と、パッド２と電気的に接続され、接続領域１０Ｂ上およびパッシベーション膜５上に設けられた再配線７とを備える。接続領域１０Ｂより半導体チップ１Ｃの外周部側に設けられたプローブ領域１０Ａのパッド２にプローブ痕１００が存在し、接続領域１０Ｂから半導体チップ１Ｃの中央部側に延びて再配線７が存在している。 （もっと読む）

【課題】兼用パッドのサイズを専用パッドよりも大きくするとともに、半導体装置のサイズ増大を抑制する。
【解決手段】半導体装置は、第１の方向に延伸された第１のエッジＥ１と、第１の方向と実質的に直交する第２の方向に延伸された第２のエッジＥ２とを含む半導体チップ１０と、半導体チップ上に形成され、互いに第２の方向に沿った長さが実質的に等しい複数の第１グループパッドＧＰ１と、半導体チップ上に形成され、第２の方向に沿った長さが、複数の第１グループパッドの第２の方向に沿った長さよりも長い、第２グループパッドＧＰ２と、を備える。複数の第１グループパッドと第２グループパッドとは、第２グループパッドと第２のエッジとの間に複数の第１グループパッドのいずれをも含まずに、第１の方向に沿って一列に並んで配置されている。 （もっと読む）

【課題】電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴとを備えている。半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦを有し、かつ半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。 （もっと読む）

【課題】本発明は、積み重ねられた半導体装置間の電気的接続信頼性を向上可能な半導体装置及び積層型半導体装置を提供することを課題とする。
【解決手段】表面５８ａ及び裏面５８ｂを有する半導体チップ３８を貫通する第１の貫通電極４８と、半導体チップ３８の表面側に位置する第１の貫通電極４８の一端に接続される第１の表面電極５３と、半導体チップ３８の裏面側に位置する第１の貫通電極４８の一端に接続される第１の裏面電極５５と、半導体チップ３８を貫通する第２の貫通電極４９と、半導体チップ３８の裏面側に位置する第２の貫通電極４９の一端に接続される第２の裏面電極５６と、を備え、半導体チップ３８の表面側に位置する第２の貫通電極４９の一端には電極を設けない。 （もっと読む）

【課題】 表面側から特性試験が行える縦型の半導体装置を提供する。
【解決手段】 半導体装置１０では、半導体基板１１は第１の面と、第１の面に対向する第２の面を有している。半導体素子１２は半導体基板１１のダイシングライン１４、１５で囲まれた矩形状格子に形成されるとともに、第１の面に形成された第１電極２６と、第２の面に形成された第２電極２８とを有している。電流は第１電極２６と第２電極２８の間に流れる。貫通電極１６は半導体基板１１のダイシングライン１４、１５で囲まれていない領域に形成されるとともに、一端が第１の面上に延在し、他端が第２電極２８と電気的に接続されている。 （もっと読む）

【課題】 チップパッケージの信頼性及び構造安定性を提供する。
【解決手段】 第１表面と第２表面を有する基板、前記基板の前記第１表面上に位置された導電パッド構造、前記基板の前記第１表面と前記導電パッド構造上に位置され、前記導電パッド構造の一部を露出する開口を有する誘電体層、及び前記誘電体層上に位置され、前記開口内に充填されるキャップ層を含むチップパッケージ。 （もっと読む）

【課題】半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにする。
【解決手段】半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子と、半導体基板１上に形成され、回路素子と電気的に接続されたパッド（接続パッド４）と、を有している。パッドは、平面視において、導体が存在する実体パターン４１と、前記導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。 （もっと読む）

【課題】電子部品の貫通電極において、基板の両面から貫通電極に接触することが必要であることに起因して高度な検査技術が必要である貫通電極の検査を容易にすることができる、マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器を提供する。
【解決手段】電子部品の製造方法は、マザー基板に区画形成された電子部品の製造方法であって、基板の第１面における複数の区画領域に回路を形成する回路形成工程と、区画領域にて、第１面と第１面の反対面である第２面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、互いに異なる区画領域に位置する貫通電極を第１面にて連結配線で電気的に接続する連結配線形成工程と、第２面にて、連結配線形成工程で電気的に接続された複数の貫通電極に検査プローブを電気的に接続させることによって、貫通電極の機能を検査する機能検査工程と、を有する。 （もっと読む）

【課題】プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】この半導体装置は、回路が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッド２００と、を備える。また、このような半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、有する。 （もっと読む）

【課題】プローブの先端が電極パッドから外れてしまうことによる測定不良を十分に抑制する。
【解決手段】半導体装置（例えば、半導体ウェハ２００）は、複数層の配線層と、相互に隣り合う配線層の間に介在する層間絶縁膜と、を含む多層配線層９０を有する。更に、多層配線層９０上に形成された無機絶縁膜（例えば、酸化膜４と酸化窒化膜５との積層膜）と、無機絶縁膜上に形成された有機絶縁膜６とを有する。更に、多層配線層９０の複数層の配線層のうち、最上層でない配線層（例えば、最下層の配線層）に形成された電極パッド４０と、有機絶縁膜６、無機絶縁膜、及び、多層配線層９０において、電極パッド４０上に位置する部位に形成された開口４１と、を有する。 （もっと読む）

【課題】チップ面積の増加を抑制しつつ、ウェハ状態でのスクリーニング時に電源電圧低下（ＩＲドロップ）を抑えることができる半導体装置を提供する。
【解決手段】本発明の一形態に係る半導体装置５０は、半導体チップ１００と、半導体チップ１００上面の中央部のチップ中央領域１２０に形成された複数の外部接続用パッド１０２及び複数の検査用パッド１０４と、複数の外部接続用パッド１０２上に形成されたバンプ１０５とを備える。 （もっと読む）

【課題】ボンディングワイヤが接続されたボンディングパッドを一面に有する半導体基板において、ワイヤの接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにする。
【解決手段】半導体基板１の内部にてボンディングパッド１０の下部には、当該半導体基板１の特性を検査するための検査用配線４０が設けられており、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。 （もっと読む）

【課題】検査に用いるプローブの耐久性を向上できる半導体装置を提供する。
【解決手段】ウエハーのスクライブ線１５０上に配置された第１チェック素子１を具備する。第１チェック素子１は、第１配線絶縁膜５と、第１配線絶縁膜５の第１開口部に配置された第１チェック素子パッド１０とを備える。第１チェック素子パッド１０は、導電性の第１パッドメタル部１２と、矩形の平面形状を有する絶縁性の第１ダミー部１３とを含む。第１ダミー部１３の平面形状は、スクライブ線１５０の長手方向と垂直な２つの第１長辺と、第１チェック素子パッド１０の外周部近傍に配置される２つの第１短辺とを含む。 （もっと読む）

【課題】等ピッチに並んだ特性評価素子の境界の視認性が向上し、作業ミスの防止や、マニュアルプロービングによる測定において素子の位置の判断や、配置座標を用いた自動プロービングでのプロービングについて、正確に、かつ手間や時間を掛けない方法を提供する。
【解決手段】１つのスクライブＴＥＧはＭＯＳＦＥＴであれば評価素子３と４個の電極端子４a、４ｂ、４ｃ、４ｄ及び評価素子と電極端子を電気的に接続する配線５により構成されている。抵抗体であれば評価素子と２個の電極端子及び評価素子３と電極端子を電気的に接続する配線５により構成されている。電極端子は異なる大きさで、等ピッチに並んでいる。スクライブ領域２には評価素子と電極端子及びスクライブＴＥＧの評価素子と電極端子を接続する配線が存在する領域を避けるようにして配線層毎に配線ダミーが配置されている。 （もっと読む）

【課題】隣接した半導体素子領域（ＩＣ領域）を同時に検査しても、検査用のプローブが外部電極から食み出し難くい、半導体素子、半導体ウエハ、及び半導体装置の製造方法を提供する。
【解決手段】外周に沿って配置された複数の外部電極２８を有する、矩形の半導体素子３８であって、前記外部電極の対向する二辺が、前記半導体素子の一の対角線３４に垂直な方向３６を向いている半導体素子。 （もっと読む）

【課題】ワイヤボンド接続の信頼性を低下させることなくダイをプローブ検査でき、小さいボンドパッドおよびボンドパッド間の微細なピッチ間隔でダイについての確実なプローブ検査が行える技術の提供。
【解決手段】ボンドパッド３６が、実質的に重なりのないプローブ３７領域およびワイヤボンド３８領域を有する。ボンドパッド３６は最終金属層パッド１６に接続されている。ボンドパッド３６はアルミニウム製であり、最終金属層パッド１６は銅製である。プローブ３７領域をワイヤボンド３８領域から分離することで、最終金属層パッド１６がプローブ検査によって損傷を受けることが防止され、より信頼性の高いワイヤボンドが可能となる。 （もっと読む）