半導体装置、半導体装置の検査方法、及び、半導体装置の製造方法
【課題】半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにする。
【解決手段】半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子と、半導体基板１上に形成され、回路素子と電気的に接続されたパッド（接続パッド４）と、を有している。パッドは、平面視において、導体が存在する実体パターン４１と、前記導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。
【解決手段】半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子と、半導体基板１上に形成され、回路素子と電気的に接続されたパッド（接続パッド４）と、を有している。パッドは、平面視において、導体が存在する実体パターン４１と、前記導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の検査方法、及び、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の電気的特性検査は、プローブカードなどの探針（プローブ針）の先端を、半導体基板上に形成されたパッドに接触させて行う。
この検査を行うことにより、パッドの上面には、針跡が付く。そして、この針跡の有無によって、半導体装置に対して検査が行われたかどうかの確認が行われる。
【０００３】
しかし、パッドに付く針跡は非常に小さいため、外観検査による針跡の有無の確認は容易ではない。パッドはＡｌ或いはＡｕにより構成される。特許文献１には、パッドがＡｕにより構成されている場合、パッドの表面がやわらかく探針が接触しても針跡が付きにくいため、針跡の確認が非常に困難である旨の記載がある。
【０００４】
このような問題に鑑み、特許文献１の技術では、パッドの上面に着色された導電性の薄膜を形成し、探針が接触すると当該薄膜が部分的に削られるようにしている。特許文献１には、このような構成とすることにより、針跡を容易に視認できるようになる旨の記載がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−０７４３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、パッドの上面に着色された導電性の薄膜を形成する必要があるため、半導体装置の製造工程が増え、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が増加するとともにコストアップとなる。
【０００７】
このように、半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにすることは困難だった。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置を提供する。
【０００９】
この半導体装置によれば、パッドは、平面視において、導体が存在する実体パターンと、導体が存在しない開口パターンと、を含む所定のパターン形状に形成されているので、パッドに検査装置の探針を接触させることにより、実体パターンの導体の形状が変形する。すなわち、パッドのパターン形状が変形する（崩れる）。よって、パッドの針跡を容易に確認できる。
また、例えば、パッドの上面に着色された導電性の薄膜を形成するなどの余分な工程が必要ないため、半導体装置の製造工程の増大を抑制することができる。
つまり、半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにすることができる。
【００１０】
また、本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置を提供する。
【００１１】
また、本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法を提供する。
【００１２】
また、本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法を提供する。
【００１３】
また、本発明は、半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子と電気的に接続されたパッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法を提供する。
【００１４】
また、本発明は、半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子とは電気的に接続されていないパッドを形成する工程と、
前記半導体基板上に、前記パッドとは別に、前記回路素子と電気的に接続された第２パッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１５】
本発明によれば、半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにすることができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る半導体装置のパッドの構成を示す図である。
【図２】第１の実施形態に係る半導体装置の電気的特性検査を行う様子を示す模式図である。
【図３】第１の実施形態に係る半導体装置のパッドが変形した状態を示す図である。
【図４】第２の実施形態に係る半導体装置のパッドの構成を示す平面図である。
【図５】第４の実施形態に係る半導体装置の構成を示す図である。
【図６】比較例に係る半導体装置のパッドの針跡を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１８】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置の接続パッド（パッド）４の構成を示す図である。このうち図１（ａ）は平面図、図１（ｂ）は正面図（或いは側面図）、図１（ｃ）は図１（ａ）のＡ−Ａ線に沿った断面図、図１（ｄ）は図１（ａ）のＢ−Ｂ線に沿った断面図である。なお、図１（ａ）においては、接続パッド４の実体パターン４１の位置を分かりやすくするために、実体パターン４１にハッチングを入れている。
図２は第１の実施形態に係る半導体装置の電気的特性検査を行う様子を示す模式図である。図２において、半導体装置は平面図で表され、検査装置（全体図示略）の探針２は斜視図で表されている。
図３は第１の実施形態に係る半導体装置の接続パッド４が変形した状態を示す図である。このうち図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿った断面図である。
【００１９】
本実施形態に係る半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子３と、半導体基板１上に形成され、回路素子３と電気的に接続された接続パッド４と、を有し、接続パッド４は、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。換言すれば、接続パッド４には、当該接続パッド４の外形線を最短距離で囲む曲線（例えば、矩形）の内側に、開口パターン４２が形成されている。この半導体装置は、例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）或いはＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の集積回路である。以下、詳細に説明する。
【００２０】
図２に示すように、本実施形態に係る半導体装置は、半導体基板１と、半導体基板１上に形成された複数の回路素子３と、半導体基板１上に形成された複数の接続パッド４と、を有している。各接続パッド４は、それぞれ対応する回路素子３と電気的に接続されている。各接続パッド４は、回路素子３の周囲に配置されている。各接続パッド４の実体パターン４１は、例えば、Ａｌ、Ａｕ或いはその他の金属により構成されている。
【００２１】
図１に示すように、接続パッド４は、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。つまり、接続パッド４は、実体パターン４１と開口パターン４２とでコントラストが強いパターンとなっている。
なお、このような所定のパターン形状の接続パッド４は、特定の接続パッド４だけであっても良い。所定のパターン形状を有する接続パッド４を何れの接続パッド４とするかは、半導体装置への要求性能、設計思想に応じて任意に設定することができる。例えば、半導体装置が動作している時の電流密度による制約などにより、特定の接続パッド４は所定のパターン形状にはしないようにしても良い。また、所定のパターン形状の接続パッド４をなるべく少なくしたい場合でも、半導体装置の全面に針跡がついていること（針のあたり具合に偏りがないことを）を確認するには、例えば、半導体装置の４隅の接続パッド４を所定のパターン形状にすることが望ましい。
図２の例では、３つの接続パッド４だけが、所定のパターン形状に形成され、その他の接続パッド４は、平面視矩形状に形成され、開口パターン４２を有していない。
【００２２】
接続パッド４の実体パターン４１は、そのすべての箇所が回路素子３と電気的に接続していることが好ましいため、開口パターン４２によって実体パターン４１が複数部分に分断されてはいない（接続パッド４に孤立した実体パターン４１が存在しない）ことが好ましい。
開口パターン４２は、例えば、一筆書き形状となっている。接続パッド４の開口パターン４２は、例えば、クランク状に蛇行している。接続パッド４は、例えば、平面視における外形形状が矩形状であり、開口パターン４２以外の部分が実体パターン４１となっている。本実施形態の場合、実体パターン４１は、接続パッド４の平面視における外形線を最短距離で囲む曲線（つまり、本実施形態では矩形）に沿った枠状部４３を含む。また、開口パターン４２は、例えば、規則的に、クランク状に蛇行しており、このため、実体パターン４１も規則的なパターンとなっている。
【００２３】
次に、第１の実施形態に係る半導体装置の検査方法を説明する。
【００２４】
この検査方法は、上述した構成の本実施形態に係る半導体装置の接続パッド４に検査装置の探針２を接触させて、接続パッド４を変形させるとともに、半導体装置の電気的特性検査を行う工程を有する。以下、詳細に説明する。
【００２５】
半導体装置の電気的特性検査に用いられる検査装置は、プローブカード或いはソケットなどの検査用治具を有している。図２に示すように、これらの検査用治具は、探針（プローブ針）２を有している。具体的には、検査用治具は、複数の探針２を有し、これら探針２は、半導体装置の各接続パッド４と対応する位置にそれぞれ配置されている。検査の際には、各探針２が、それぞれ対応する接続パッド４に対して接触する。
【００２６】
ここで、接続パッド４は、上述したようなパターン形状に形成されているため、接続パッド４の実体パターン４１に探針２の先端を接触させることにより、実体パターン４１を容易に変形させることができる。探針２は、例えば数十μｍの距離だけ接続パッド４上をオーバードライブする（接続パッド４上を擦るように接触する）ため、実体パターン４１が容易に変形する。
このため、図３に示すように、接続パッド４のパターン形状が崩れる。
具体的には、例えば、接続パッド４は、当初の規則的なパターンの一部分が崩れることにより、不規則なパターンとなる。或いは、接続パッド４は、当初の規則的なパターンの一部分が崩れることにより、規則的なパターンの部分と、不規則なパターンの部分と、が混在する形状となる。
【００２７】
そして、接続パッド４の形状が当初のパターン形状から変形したことを外観検査によって確認することにより、容易に、接続パッド４に探針２が接触したと判定することができる。つまり、接続パッド４の変形箇所を、針跡２０として容易に確認することができる。
【００２８】
ここで、半導体装置の外観検査は、例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像部を有する外観検査装置を用いて行うことができる。外観検査装置の撮像部（ＣＣＤ）は、例えば、半導体装置を上方から撮像する。このＣＣＤは入射された光をフォトダイオードで受光し、電気信号に変換することにより、映像を生成することができる。外観検査装置は、あらかじめ記憶した半導体装置のパターン形状と、外観検査時に得られた個々の半導体装置のパターン形状との比較を行い、半導体装置におけるキズや欠けの有無を判別することができる。パターン形状を認識する際に必要となるもののひとつが、そのパターン形状のエッジ部の検出である。例えば、ＣＣＤにより検出された光の強弱をデジタル数値化し、その数値が急峻に変化する点をエッジ部と認識し検出することができる。
本実施形態の場合、接続パッド４は、上記のようにコントラストが強いパターン形状であるため、エッジ検出によるパターン認識を容易に行うことができる。
【００２９】
また、外観検査を行っても接続パッド４の針跡２０を確認できなかった半導体装置は、電気的特性検査が未検査の半導体装置とみなすことができ、例えば、そのような半導体装置を後工程へ流出させないようにすることができる。
なお、昨今は高機能な外観検査装置が開発されているが、本実施形態の半導体装置については、上記のように接続パッド４の針跡２０を容易に確認できることから、安価で低機能の外観検査装置を用いた場合でも、未検査の半導体装置を容易に検出することができる。
【００３０】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００３１】
この製造方法は、半導体基板１上に回路素子３を形成する工程と、半導体基板１上に、回路素子３と電気的に接続された接続パッド（パッド）４を形成する工程と、半導体装置の電気的特性検査を行う工程と、を有し、接続パッド４を形成する工程では、接続パッド４を、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成し、電気的特性検査を行う工程では、接続パッド４に検査装置の探針２を接触させて、接続パッド４を変形させるとともに、半導体装置の電気的特性検査を行う。以下、詳細に説明する。
【００３２】
先ず、半導体基板１上にトランジスタ等の回路素子３を形成する。また、半導体基板１上に回路素子３と電気的に接続された接続パッド４を形成する。これにより、検査前の段階の半導体装置が得られる。
【００３３】
ここで、接続パッド４は、例えば、導体を半導体基板１上の全面に形成した後、導体上に所定パターンの開口を有するマスクを形成し、このマスクを介してエッチングを行うことによって、所定のパターン形状に形成することができる。
或いは、接続パッド４は、所定のパターン形状の溝を半導体基板１の表層に形成し、この溝内に導体を埋め込み、溝からはみ出た余剰の導体をＣＭＰなどにより除去することによって、所定のパターン形状に形成することができる。
このため、本実施形態の接続パッド４は、後述する比較例の接続パッド１０４と同じ工程数で形成することができる。
【００３４】
次に、このようにして得られた半導体装置の電気的特性検査を、上述したような、本実施形態に係る検査法方法の要領で行う。この結果、半導体装置の接続パッド４の実体パターン４１が変形することで、接続パッド４に針跡２０が形成される。
【００３５】
その後、半導体装置は、後工程に流されて、例えば、接続パッド４に対するワイヤボンディング等が行われたり、半導体装置のパッケージングが行われたりすることにより、最終製品の半導体装置が製造される。
【００３６】
ここで、最終製品の半導体装置においては、上記のような電気的特性検査を行った結果として、接続パッド４に針跡２０が形成されている。
【００３７】
次に、比較例について説明する。図６は比較例に係る半導体装置の接続パッド１０４の針跡１２０を示す図であり、このうち図６（ａ）は接続パッド１０４の平面図、図６（ｂ）は接続パッド１０４に探針２が接触した後の接続パッド１０４の側断面図である。
【００３８】
比較例に係る半導体装置の接続パッド１０４は、全体が平坦な一般的な形状である。この場合、接続パッド１０４に探針２が接触しても、図６に示すように、わずかな凹凸しか有しない低コントラストな針跡１２０が形成されるだけである。このため、ＣＣＤによる光の検出結果をデジタル数値化しても、なだらかなデジタル数値変化しか現れず、針跡１２０を検出することは困難である。また、同様の理由から、顕微鏡を用いた針跡１２０の確認も困難である。
更に、上面が高精度に平坦な接続パッド１０４を形成することは難しく、通常、接続パッド１０４の上面にはわずかな凹凸が存在するため、そのような凹凸の中から、低コントラストな針跡１２０を抽出することは、尚更難しい。
【００３９】
これに対し、以上のような第１の実施形態によれば、以下の効果が得られる。
接続パッド４は、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。このため、接続パッド４に探針２を接触させることにより、実体パターン４１の導体の形状が変形する。すなわち、接続パッド４のパターン形状が変形する（崩れる）。よって、接続パッド４の針跡を容易に確認できる。
また、例えば、パッドの上面に着色された導電性の薄膜を形成するなどの余分な工程が必要ないため、半導体装置の製造工程の増大を抑制することができる。
つまり、半導体装置の製造工程の増大を抑制しつつ、接続パッド４の針跡を容易に確認できるようにすることができる。
【００４０】
〔第２の実施形態〕
図４は第２の実施形態に係る半導体装置の接続パッド４の構成を示す平面図である。このうち図４（ａ）は探針２が接触される前の接続パッド４の形状を示し、図４（ｂ）は探針２が接触されることにより針跡２０が形成された接続パッド４の形状を示す。
【００４１】
第２の実施形態に係る半導体装置は、以下に説明する点でのみ上記の第１の実施形態に係る半導体装置と相違し、その他の点では第１の実施形態と同様である。なお、第２の実施形態の場合も、半導体装置の検査方法及び製造方法は、上記の第１の実施形態と同様である。
【００４２】
上記の第１の実施形態では、開口パターン４２がクランク状に蛇行し、且つ、開口パターン４２が一筆書き形状である例を説明したが、第２の実施形態の場合、図４に示すように、開口パターン４２は、放射状に形成され、また、開口パターン４２は一筆書き形状ではない。開口パターン４２の中心は、接続パッド４の中央に位置していることが好ましい。本実施形態の場合、外形が矩形状の接続パッド４の開口パターン４２以外の部分は実体パターン４１である。このため、本実施形態でも、実体パターン４１は、接続パッド４の平面視における外形線を最短距離で囲む曲線に沿った枠状部４３を含む。
【００４３】
以上のような第２の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
各探針２のオーバードライブの方向は一様でなく、各探針２の傾斜方向に依存するため、開口パターン４２を放射状とすることにより、オーバードライブの方向がどのような方向であっても、より確実に接続パッド４に針跡２０が形成されるようにすることができる。よって、オーバードライブの方向にかかわらず、より確実に、針跡２０を検出することができる。なお、図４（ｂ）は、オーバードライブの方向が図４（ａ）の矢印Ｄ方向であった場合に形成される針跡２０を示している。
【００４４】
〔第３の実施形態〕
上記の第１及び第２の実施形態では、回路素子３と電気的に接続されている接続パッド４が、実体パターン４１と開口パターン４２とを含む所定のパターン形状に形成されている例を説明した。
これに対し、第３の実施形態では、回路素子３と電気的に接続されてはいないパッド、すなわち針跡確認用パッド（図示略）が、上記の第１及び第２の実施形態における接続パッド４と同様の形状に形成されている。すなわち、針跡確認用パッドは、実体パターン及び開口パターンを含む。
第３の実施形態の場合、針跡確認用パッドの他に、回路素子３と電気的に接続されている接続パッド（第２パッド）４を有する。この接続パッド４は、例えば、上記の変形例（図６）の接続パッド１０４と同様に、全体が平坦に形成されていても良い。
【００４５】
すなわち、本実施形態に係る半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子３と、半導体基板１上に形成され、回路素子３とは電気的に接続されていない針跡確認用パッド（パッド）と、針跡確認用パッドとは別に半導体基板１上に形成され、回路素子３と電気的に接続された接続パッド（第２パッド）４と、を有し、針跡確認用パッドは、平面視において、当該針跡確認用パッドの構成材料が存在する実体パターン（実体パターン４１と同様の形状の部分）と、当該構成材料が存在しない開口パターン（開口パターン４２と同様の形状の部分）と、を含む所定のパターン形状に形成されている。換言すれば、針跡確認用パッドには、当該針跡確認用パッドの外形線を最短距離で囲む曲線（例えば、矩形）の内側に、開口パターンが形成されている。
【００４６】
このように、本実施形態に係る半導体装置は、電気的特性検査のために探針２が接触される接続パッド４の他に、ダミーパッドである針跡確認用パッドを有している。この針跡確認用パッドに探針２が接触されることで、針跡確認用パッドには、上記の第１の実施形態で説明した針跡２０と同様の針跡（図示略）が形成される。
【００４７】
なお、本実施形態の場合も、実体パターンは、第１及び第２の実施形態と同様に導体により構成されていることが好ましく、これにより、容易に実体パターンを変形させることができる。ただし、本実施形態の場合、針跡確認用パッドは、探針２が接触されることによって、針跡（針跡２０と同様の変形部分）が形成されれば良く、必ずしも、針跡確認用パッドと探針２とが電気的に接続されなくても良い。このため、針跡確認用パッドの実体パターンは、無機膜或いは有機膜等の絶縁体により構成されていても良い。
【００４８】
また、本実施形態に係る半導体装置の検査方法は、上述した構成の本実施形態に係る半導体装置の針跡確認用パッドに検査装置の第１探針（何れか探針２）を接触させて針跡確認用パッドを変形させるとともに、接続パッド４に検査装置の第２探針（何れか他の探針２）を接触させて半導体装置の電気的特性検査を行う工程を有する。
【００４９】
このような検査を行うことにより、針跡確認用パッドに針跡が形成される。このため、検査後の外観検査によって、針跡確認用パッドに針跡が形成されているかどうかを確認することによって、半導体装置の検査が行われたか否かを判別することができる。
【００５０】
また、本実施形態に係る半導体装置の製造方法は、半導体基板１上に回路素子３を形成する工程と、半導体基板１上に、回路素子３と電気的に接続されていない針跡確認用パッド（パッド）を形成する工程と、半導体基板１上に、針跡確認用パッドとは別に、回路素子３と電気的に接続された接続パッド（第２パッド）４を形成する工程と、半導体装置の電気的特性検査を行う工程と、を有し、針跡確認用パッドを形成する工程では、針跡確認用パッド４を、平面視において、針跡確認用パッドの構成材料が存在する実体パターンと、この構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成し、電気的特性検査を行う工程では、針跡確認用パッドに検査装置の探針（第１探針）２を接触させて、針跡確認用パッドを変形させるとともに、接続パッド４に検査装置の他の探針（第２探針）２を接触させて半導体装置の電気的特性検査を行う。
【００５１】
本実施形態の場合、最終製品の半導体装置においては、上記のような電気的特性検査を行った結果として、針跡確認用パッドに針跡が形成されている。
【００５２】
以上のような第３の実施形態によれば、針跡確認用パッドは、平面視において、当該針跡確認用パッドの構成材料が存在する実体パターンと、当該構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されている。このため、針跡確認用パッドに探針２を接触させることにより、実体パターンの形状が変形する。すなわち、針跡確認用パッドのパターン形状が変形する（崩れる）。よって、針跡確認用パッドの針跡を容易に確認できる。
また、例えば、パッドの上面に着色された導電性の薄膜を形成するなどの余分な工程が必要ないため、半導体装置の製造工程の増大を抑制することができる。
なお、針跡確認用パッドを導体により構成する場合は、接続パッド４を形成するのと同一の工程にて針跡確認用パッドを形成することができる。また、針跡確認用パッドを無機膜等の絶縁体により形成する場合、半導体装置の表層に絶縁体を形成する工程において、針跡確認用パッドも併せて形成することにより、半導体装置の製造工程の増大を抑制することができる。
つまり、半導体装置の製造工程の増大を抑制しつつ、針跡確認用パッドの針跡を容易に確認できるようにすることができる。
【００５３】
なお、第３の実施形態の場合も、上記の第１及び第２の実施形態と同様に、接続パッド４が実体パターン４１と開口パターン４２とを有していても良い。
【００５４】
〔第４の実施形態〕
図５は第４の実施形態に係る半導体装置の構成を示す図であり、このうち図５（ａ）は平面図、図５（ｂ）は断面図である。
【００５５】
第４の実施形態では、上記の第１乃至第３の実施形態に係る半導体装置の構成に加えて、半導体基板１上及び接続パッド４上、或いは、半導体基板１上及び針跡確認用パッド上に、絶縁膜（例えば窒化膜）５を形成する。この絶縁膜５によって、半導体装置の表面を保護することができるので、半導体装置の信頼性を向上させることができる。この絶縁膜５には、開口５ａが形成され、この開口５ａを介して、接続パッド４、或いは、針跡確認用パッドが露出している。この開口５ａは、実体パターン４１と開口パターン４２との境界部を露出させている。これにより、本実施形態でも、上記の各実施形態と同様に、パターンの変形の有無の確認による針跡の確認が可能である。
【００５６】
なお、上記の各実施形態では、半導体装置が複数の回路素子３を有し、且つ、複数の接続パッド４を有している例を説明したが、半導体装置が有する回路素子３及び接続パッド４の数が、それぞれ単数（１つのみ）であっても良い。
【００５７】
また、上記の各実施形態では、開口パターン４２がクランク状に蛇行している例や、放射状に形成されている例を説明したが、開口パターン４２はその他の形状であっても良い。例えば、開口パターン４２を螺旋状に形成しても、任意の方向にオーバードライブさせたときに、容易に針跡２０が形成されるようにすることができる。
【符号の説明】
【００５８】
１ 半導体基板
２ 探針
３ 回路素子
４ 接続パッド
５ 絶縁膜
５ａ 開口
２０ 針跡
４１ 実体パターン
４２ 開口パターン
４３ 枠状部
１０４ 接続パッド
１２０ 針跡
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の検査方法、及び、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の電気的特性検査は、プローブカードなどの探針（プローブ針）の先端を、半導体基板上に形成されたパッドに接触させて行う。
この検査を行うことにより、パッドの上面には、針跡が付く。そして、この針跡の有無によって、半導体装置に対して検査が行われたかどうかの確認が行われる。
【０００３】
しかし、パッドに付く針跡は非常に小さいため、外観検査による針跡の有無の確認は容易ではない。パッドはＡｌ或いはＡｕにより構成される。特許文献１には、パッドがＡｕにより構成されている場合、パッドの表面がやわらかく探針が接触しても針跡が付きにくいため、針跡の確認が非常に困難である旨の記載がある。
【０００４】
このような問題に鑑み、特許文献１の技術では、パッドの上面に着色された導電性の薄膜を形成し、探針が接触すると当該薄膜が部分的に削られるようにしている。特許文献１には、このような構成とすることにより、針跡を容易に視認できるようになる旨の記載がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−０７４３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、パッドの上面に着色された導電性の薄膜を形成する必要があるため、半導体装置の製造工程が増え、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が増加するとともにコストアップとなる。
【０００７】
このように、半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにすることは困難だった。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置を提供する。
【０００９】
この半導体装置によれば、パッドは、平面視において、導体が存在する実体パターンと、導体が存在しない開口パターンと、を含む所定のパターン形状に形成されているので、パッドに検査装置の探針を接触させることにより、実体パターンの導体の形状が変形する。すなわち、パッドのパターン形状が変形する（崩れる）。よって、パッドの針跡を容易に確認できる。
また、例えば、パッドの上面に着色された導電性の薄膜を形成するなどの余分な工程が必要ないため、半導体装置の製造工程の増大を抑制することができる。
つまり、半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにすることができる。
【００１０】
また、本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置を提供する。
【００１１】
また、本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法を提供する。
【００１２】
また、本発明は、半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法を提供する。
【００１３】
また、本発明は、半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子と電気的に接続されたパッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法を提供する。
【００１４】
また、本発明は、半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子とは電気的に接続されていないパッドを形成する工程と、
前記半導体基板上に、前記パッドとは別に、前記回路素子と電気的に接続された第２パッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１５】
本発明によれば、半導体装置の製造工程の増大を抑制しつつ、パッドの針跡を容易に確認できるようにすることができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る半導体装置のパッドの構成を示す図である。
【図２】第１の実施形態に係る半導体装置の電気的特性検査を行う様子を示す模式図である。
【図３】第１の実施形態に係る半導体装置のパッドが変形した状態を示す図である。
【図４】第２の実施形態に係る半導体装置のパッドの構成を示す平面図である。
【図５】第４の実施形態に係る半導体装置の構成を示す図である。
【図６】比較例に係る半導体装置のパッドの針跡を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１８】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置の接続パッド（パッド）４の構成を示す図である。このうち図１（ａ）は平面図、図１（ｂ）は正面図（或いは側面図）、図１（ｃ）は図１（ａ）のＡ−Ａ線に沿った断面図、図１（ｄ）は図１（ａ）のＢ−Ｂ線に沿った断面図である。なお、図１（ａ）においては、接続パッド４の実体パターン４１の位置を分かりやすくするために、実体パターン４１にハッチングを入れている。
図２は第１の実施形態に係る半導体装置の電気的特性検査を行う様子を示す模式図である。図２において、半導体装置は平面図で表され、検査装置（全体図示略）の探針２は斜視図で表されている。
図３は第１の実施形態に係る半導体装置の接続パッド４が変形した状態を示す図である。このうち図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿った断面図である。
【００１９】
本実施形態に係る半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子３と、半導体基板１上に形成され、回路素子３と電気的に接続された接続パッド４と、を有し、接続パッド４は、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。換言すれば、接続パッド４には、当該接続パッド４の外形線を最短距離で囲む曲線（例えば、矩形）の内側に、開口パターン４２が形成されている。この半導体装置は、例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）或いはＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の集積回路である。以下、詳細に説明する。
【００２０】
図２に示すように、本実施形態に係る半導体装置は、半導体基板１と、半導体基板１上に形成された複数の回路素子３と、半導体基板１上に形成された複数の接続パッド４と、を有している。各接続パッド４は、それぞれ対応する回路素子３と電気的に接続されている。各接続パッド４は、回路素子３の周囲に配置されている。各接続パッド４の実体パターン４１は、例えば、Ａｌ、Ａｕ或いはその他の金属により構成されている。
【００２１】
図１に示すように、接続パッド４は、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。つまり、接続パッド４は、実体パターン４１と開口パターン４２とでコントラストが強いパターンとなっている。
なお、このような所定のパターン形状の接続パッド４は、特定の接続パッド４だけであっても良い。所定のパターン形状を有する接続パッド４を何れの接続パッド４とするかは、半導体装置への要求性能、設計思想に応じて任意に設定することができる。例えば、半導体装置が動作している時の電流密度による制約などにより、特定の接続パッド４は所定のパターン形状にはしないようにしても良い。また、所定のパターン形状の接続パッド４をなるべく少なくしたい場合でも、半導体装置の全面に針跡がついていること（針のあたり具合に偏りがないことを）を確認するには、例えば、半導体装置の４隅の接続パッド４を所定のパターン形状にすることが望ましい。
図２の例では、３つの接続パッド４だけが、所定のパターン形状に形成され、その他の接続パッド４は、平面視矩形状に形成され、開口パターン４２を有していない。
【００２２】
接続パッド４の実体パターン４１は、そのすべての箇所が回路素子３と電気的に接続していることが好ましいため、開口パターン４２によって実体パターン４１が複数部分に分断されてはいない（接続パッド４に孤立した実体パターン４１が存在しない）ことが好ましい。
開口パターン４２は、例えば、一筆書き形状となっている。接続パッド４の開口パターン４２は、例えば、クランク状に蛇行している。接続パッド４は、例えば、平面視における外形形状が矩形状であり、開口パターン４２以外の部分が実体パターン４１となっている。本実施形態の場合、実体パターン４１は、接続パッド４の平面視における外形線を最短距離で囲む曲線（つまり、本実施形態では矩形）に沿った枠状部４３を含む。また、開口パターン４２は、例えば、規則的に、クランク状に蛇行しており、このため、実体パターン４１も規則的なパターンとなっている。
【００２３】
次に、第１の実施形態に係る半導体装置の検査方法を説明する。
【００２４】
この検査方法は、上述した構成の本実施形態に係る半導体装置の接続パッド４に検査装置の探針２を接触させて、接続パッド４を変形させるとともに、半導体装置の電気的特性検査を行う工程を有する。以下、詳細に説明する。
【００２５】
半導体装置の電気的特性検査に用いられる検査装置は、プローブカード或いはソケットなどの検査用治具を有している。図２に示すように、これらの検査用治具は、探針（プローブ針）２を有している。具体的には、検査用治具は、複数の探針２を有し、これら探針２は、半導体装置の各接続パッド４と対応する位置にそれぞれ配置されている。検査の際には、各探針２が、それぞれ対応する接続パッド４に対して接触する。
【００２６】
ここで、接続パッド４は、上述したようなパターン形状に形成されているため、接続パッド４の実体パターン４１に探針２の先端を接触させることにより、実体パターン４１を容易に変形させることができる。探針２は、例えば数十μｍの距離だけ接続パッド４上をオーバードライブする（接続パッド４上を擦るように接触する）ため、実体パターン４１が容易に変形する。
このため、図３に示すように、接続パッド４のパターン形状が崩れる。
具体的には、例えば、接続パッド４は、当初の規則的なパターンの一部分が崩れることにより、不規則なパターンとなる。或いは、接続パッド４は、当初の規則的なパターンの一部分が崩れることにより、規則的なパターンの部分と、不規則なパターンの部分と、が混在する形状となる。
【００２７】
そして、接続パッド４の形状が当初のパターン形状から変形したことを外観検査によって確認することにより、容易に、接続パッド４に探針２が接触したと判定することができる。つまり、接続パッド４の変形箇所を、針跡２０として容易に確認することができる。
【００２８】
ここで、半導体装置の外観検査は、例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像部を有する外観検査装置を用いて行うことができる。外観検査装置の撮像部（ＣＣＤ）は、例えば、半導体装置を上方から撮像する。このＣＣＤは入射された光をフォトダイオードで受光し、電気信号に変換することにより、映像を生成することができる。外観検査装置は、あらかじめ記憶した半導体装置のパターン形状と、外観検査時に得られた個々の半導体装置のパターン形状との比較を行い、半導体装置におけるキズや欠けの有無を判別することができる。パターン形状を認識する際に必要となるもののひとつが、そのパターン形状のエッジ部の検出である。例えば、ＣＣＤにより検出された光の強弱をデジタル数値化し、その数値が急峻に変化する点をエッジ部と認識し検出することができる。
本実施形態の場合、接続パッド４は、上記のようにコントラストが強いパターン形状であるため、エッジ検出によるパターン認識を容易に行うことができる。
【００２９】
また、外観検査を行っても接続パッド４の針跡２０を確認できなかった半導体装置は、電気的特性検査が未検査の半導体装置とみなすことができ、例えば、そのような半導体装置を後工程へ流出させないようにすることができる。
なお、昨今は高機能な外観検査装置が開発されているが、本実施形態の半導体装置については、上記のように接続パッド４の針跡２０を容易に確認できることから、安価で低機能の外観検査装置を用いた場合でも、未検査の半導体装置を容易に検出することができる。
【００３０】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００３１】
この製造方法は、半導体基板１上に回路素子３を形成する工程と、半導体基板１上に、回路素子３と電気的に接続された接続パッド（パッド）４を形成する工程と、半導体装置の電気的特性検査を行う工程と、を有し、接続パッド４を形成する工程では、接続パッド４を、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成し、電気的特性検査を行う工程では、接続パッド４に検査装置の探針２を接触させて、接続パッド４を変形させるとともに、半導体装置の電気的特性検査を行う。以下、詳細に説明する。
【００３２】
先ず、半導体基板１上にトランジスタ等の回路素子３を形成する。また、半導体基板１上に回路素子３と電気的に接続された接続パッド４を形成する。これにより、検査前の段階の半導体装置が得られる。
【００３３】
ここで、接続パッド４は、例えば、導体を半導体基板１上の全面に形成した後、導体上に所定パターンの開口を有するマスクを形成し、このマスクを介してエッチングを行うことによって、所定のパターン形状に形成することができる。
或いは、接続パッド４は、所定のパターン形状の溝を半導体基板１の表層に形成し、この溝内に導体を埋め込み、溝からはみ出た余剰の導体をＣＭＰなどにより除去することによって、所定のパターン形状に形成することができる。
このため、本実施形態の接続パッド４は、後述する比較例の接続パッド１０４と同じ工程数で形成することができる。
【００３４】
次に、このようにして得られた半導体装置の電気的特性検査を、上述したような、本実施形態に係る検査法方法の要領で行う。この結果、半導体装置の接続パッド４の実体パターン４１が変形することで、接続パッド４に針跡２０が形成される。
【００３５】
その後、半導体装置は、後工程に流されて、例えば、接続パッド４に対するワイヤボンディング等が行われたり、半導体装置のパッケージングが行われたりすることにより、最終製品の半導体装置が製造される。
【００３６】
ここで、最終製品の半導体装置においては、上記のような電気的特性検査を行った結果として、接続パッド４に針跡２０が形成されている。
【００３７】
次に、比較例について説明する。図６は比較例に係る半導体装置の接続パッド１０４の針跡１２０を示す図であり、このうち図６（ａ）は接続パッド１０４の平面図、図６（ｂ）は接続パッド１０４に探針２が接触した後の接続パッド１０４の側断面図である。
【００３８】
比較例に係る半導体装置の接続パッド１０４は、全体が平坦な一般的な形状である。この場合、接続パッド１０４に探針２が接触しても、図６に示すように、わずかな凹凸しか有しない低コントラストな針跡１２０が形成されるだけである。このため、ＣＣＤによる光の検出結果をデジタル数値化しても、なだらかなデジタル数値変化しか現れず、針跡１２０を検出することは困難である。また、同様の理由から、顕微鏡を用いた針跡１２０の確認も困難である。
更に、上面が高精度に平坦な接続パッド１０４を形成することは難しく、通常、接続パッド１０４の上面にはわずかな凹凸が存在するため、そのような凹凸の中から、低コントラストな針跡１２０を抽出することは、尚更難しい。
【００３９】
これに対し、以上のような第１の実施形態によれば、以下の効果が得られる。
接続パッド４は、平面視において、導体が存在する実体パターン４１と、導体が存在しない開口パターン４２と、を含む所定のパターン形状に形成されている。このため、接続パッド４に探針２を接触させることにより、実体パターン４１の導体の形状が変形する。すなわち、接続パッド４のパターン形状が変形する（崩れる）。よって、接続パッド４の針跡を容易に確認できる。
また、例えば、パッドの上面に着色された導電性の薄膜を形成するなどの余分な工程が必要ないため、半導体装置の製造工程の増大を抑制することができる。
つまり、半導体装置の製造工程の増大を抑制しつつ、接続パッド４の針跡を容易に確認できるようにすることができる。
【００４０】
〔第２の実施形態〕
図４は第２の実施形態に係る半導体装置の接続パッド４の構成を示す平面図である。このうち図４（ａ）は探針２が接触される前の接続パッド４の形状を示し、図４（ｂ）は探針２が接触されることにより針跡２０が形成された接続パッド４の形状を示す。
【００４１】
第２の実施形態に係る半導体装置は、以下に説明する点でのみ上記の第１の実施形態に係る半導体装置と相違し、その他の点では第１の実施形態と同様である。なお、第２の実施形態の場合も、半導体装置の検査方法及び製造方法は、上記の第１の実施形態と同様である。
【００４２】
上記の第１の実施形態では、開口パターン４２がクランク状に蛇行し、且つ、開口パターン４２が一筆書き形状である例を説明したが、第２の実施形態の場合、図４に示すように、開口パターン４２は、放射状に形成され、また、開口パターン４２は一筆書き形状ではない。開口パターン４２の中心は、接続パッド４の中央に位置していることが好ましい。本実施形態の場合、外形が矩形状の接続パッド４の開口パターン４２以外の部分は実体パターン４１である。このため、本実施形態でも、実体パターン４１は、接続パッド４の平面視における外形線を最短距離で囲む曲線に沿った枠状部４３を含む。
【００４３】
以上のような第２の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
各探針２のオーバードライブの方向は一様でなく、各探針２の傾斜方向に依存するため、開口パターン４２を放射状とすることにより、オーバードライブの方向がどのような方向であっても、より確実に接続パッド４に針跡２０が形成されるようにすることができる。よって、オーバードライブの方向にかかわらず、より確実に、針跡２０を検出することができる。なお、図４（ｂ）は、オーバードライブの方向が図４（ａ）の矢印Ｄ方向であった場合に形成される針跡２０を示している。
【００４４】
〔第３の実施形態〕
上記の第１及び第２の実施形態では、回路素子３と電気的に接続されている接続パッド４が、実体パターン４１と開口パターン４２とを含む所定のパターン形状に形成されている例を説明した。
これに対し、第３の実施形態では、回路素子３と電気的に接続されてはいないパッド、すなわち針跡確認用パッド（図示略）が、上記の第１及び第２の実施形態における接続パッド４と同様の形状に形成されている。すなわち、針跡確認用パッドは、実体パターン及び開口パターンを含む。
第３の実施形態の場合、針跡確認用パッドの他に、回路素子３と電気的に接続されている接続パッド（第２パッド）４を有する。この接続パッド４は、例えば、上記の変形例（図６）の接続パッド１０４と同様に、全体が平坦に形成されていても良い。
【００４５】
すなわち、本実施形態に係る半導体装置は、半導体基板１と、半導体基板１上に形成された回路素子３と、半導体基板１上に形成され、回路素子３とは電気的に接続されていない針跡確認用パッド（パッド）と、針跡確認用パッドとは別に半導体基板１上に形成され、回路素子３と電気的に接続された接続パッド（第２パッド）４と、を有し、針跡確認用パッドは、平面視において、当該針跡確認用パッドの構成材料が存在する実体パターン（実体パターン４１と同様の形状の部分）と、当該構成材料が存在しない開口パターン（開口パターン４２と同様の形状の部分）と、を含む所定のパターン形状に形成されている。換言すれば、針跡確認用パッドには、当該針跡確認用パッドの外形線を最短距離で囲む曲線（例えば、矩形）の内側に、開口パターンが形成されている。
【００４６】
このように、本実施形態に係る半導体装置は、電気的特性検査のために探針２が接触される接続パッド４の他に、ダミーパッドである針跡確認用パッドを有している。この針跡確認用パッドに探針２が接触されることで、針跡確認用パッドには、上記の第１の実施形態で説明した針跡２０と同様の針跡（図示略）が形成される。
【００４７】
なお、本実施形態の場合も、実体パターンは、第１及び第２の実施形態と同様に導体により構成されていることが好ましく、これにより、容易に実体パターンを変形させることができる。ただし、本実施形態の場合、針跡確認用パッドは、探針２が接触されることによって、針跡（針跡２０と同様の変形部分）が形成されれば良く、必ずしも、針跡確認用パッドと探針２とが電気的に接続されなくても良い。このため、針跡確認用パッドの実体パターンは、無機膜或いは有機膜等の絶縁体により構成されていても良い。
【００４８】
また、本実施形態に係る半導体装置の検査方法は、上述した構成の本実施形態に係る半導体装置の針跡確認用パッドに検査装置の第１探針（何れか探針２）を接触させて針跡確認用パッドを変形させるとともに、接続パッド４に検査装置の第２探針（何れか他の探針２）を接触させて半導体装置の電気的特性検査を行う工程を有する。
【００４９】
このような検査を行うことにより、針跡確認用パッドに針跡が形成される。このため、検査後の外観検査によって、針跡確認用パッドに針跡が形成されているかどうかを確認することによって、半導体装置の検査が行われたか否かを判別することができる。
【００５０】
また、本実施形態に係る半導体装置の製造方法は、半導体基板１上に回路素子３を形成する工程と、半導体基板１上に、回路素子３と電気的に接続されていない針跡確認用パッド（パッド）を形成する工程と、半導体基板１上に、針跡確認用パッドとは別に、回路素子３と電気的に接続された接続パッド（第２パッド）４を形成する工程と、半導体装置の電気的特性検査を行う工程と、を有し、針跡確認用パッドを形成する工程では、針跡確認用パッド４を、平面視において、針跡確認用パッドの構成材料が存在する実体パターンと、この構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成し、電気的特性検査を行う工程では、針跡確認用パッドに検査装置の探針（第１探針）２を接触させて、針跡確認用パッドを変形させるとともに、接続パッド４に検査装置の他の探針（第２探針）２を接触させて半導体装置の電気的特性検査を行う。
【００５１】
本実施形態の場合、最終製品の半導体装置においては、上記のような電気的特性検査を行った結果として、針跡確認用パッドに針跡が形成されている。
【００５２】
以上のような第３の実施形態によれば、針跡確認用パッドは、平面視において、当該針跡確認用パッドの構成材料が存在する実体パターンと、当該構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されている。このため、針跡確認用パッドに探針２を接触させることにより、実体パターンの形状が変形する。すなわち、針跡確認用パッドのパターン形状が変形する（崩れる）。よって、針跡確認用パッドの針跡を容易に確認できる。
また、例えば、パッドの上面に着色された導電性の薄膜を形成するなどの余分な工程が必要ないため、半導体装置の製造工程の増大を抑制することができる。
なお、針跡確認用パッドを導体により構成する場合は、接続パッド４を形成するのと同一の工程にて針跡確認用パッドを形成することができる。また、針跡確認用パッドを無機膜等の絶縁体により形成する場合、半導体装置の表層に絶縁体を形成する工程において、針跡確認用パッドも併せて形成することにより、半導体装置の製造工程の増大を抑制することができる。
つまり、半導体装置の製造工程の増大を抑制しつつ、針跡確認用パッドの針跡を容易に確認できるようにすることができる。
【００５３】
なお、第３の実施形態の場合も、上記の第１及び第２の実施形態と同様に、接続パッド４が実体パターン４１と開口パターン４２とを有していても良い。
【００５４】
〔第４の実施形態〕
図５は第４の実施形態に係る半導体装置の構成を示す図であり、このうち図５（ａ）は平面図、図５（ｂ）は断面図である。
【００５５】
第４の実施形態では、上記の第１乃至第３の実施形態に係る半導体装置の構成に加えて、半導体基板１上及び接続パッド４上、或いは、半導体基板１上及び針跡確認用パッド上に、絶縁膜（例えば窒化膜）５を形成する。この絶縁膜５によって、半導体装置の表面を保護することができるので、半導体装置の信頼性を向上させることができる。この絶縁膜５には、開口５ａが形成され、この開口５ａを介して、接続パッド４、或いは、針跡確認用パッドが露出している。この開口５ａは、実体パターン４１と開口パターン４２との境界部を露出させている。これにより、本実施形態でも、上記の各実施形態と同様に、パターンの変形の有無の確認による針跡の確認が可能である。
【００５６】
なお、上記の各実施形態では、半導体装置が複数の回路素子３を有し、且つ、複数の接続パッド４を有している例を説明したが、半導体装置が有する回路素子３及び接続パッド４の数が、それぞれ単数（１つのみ）であっても良い。
【００５７】
また、上記の各実施形態では、開口パターン４２がクランク状に蛇行している例や、放射状に形成されている例を説明したが、開口パターン４２はその他の形状であっても良い。例えば、開口パターン４２を螺旋状に形成しても、任意の方向にオーバードライブさせたときに、容易に針跡２０が形成されるようにすることができる。
【符号の説明】
【００５８】
１ 半導体基板
２ 探針
３ 回路素子
４ 接続パッド
５ 絶縁膜
５ａ 開口
２０ 針跡
４１ 実体パターン
４２ 開口パターン
４３ 枠状部
１０４ 接続パッド
１２０ 針跡
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置。
【請求項３】
前記パッドは、前記開口パターンによって前記実体パターンが複数部分に分断されてはいないことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記開口パターンはクランク状に形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記開口パターンは蛇行形状であることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項６】
前記開口パターンが放射状に形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項７】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法。
【請求項８】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法。
【請求項９】
半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子と電気的に接続されたパッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子とは電気的に接続されていないパッドを形成する工程と、
前記半導体基板上に、前記パッドとは別に、前記回路素子と電気的に接続された第２パッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されていることを特徴とする半導体装置。
【請求項３】
前記パッドは、前記開口パターンによって前記実体パターンが複数部分に分断されてはいないことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記開口パターンはクランク状に形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記開口パターンは蛇行形状であることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項６】
前記開口パターンが放射状に形成されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項７】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子と電気的に接続されたパッドと、
を有し、
前記パッドは、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法。
【請求項８】
半導体基板と、
前記半導体基板上に形成された回路素子と、
前記半導体基板上に形成され、前記回路素子とは電気的に接続されていないパッドと、
前記パッドとは別に前記半導体基板上に形成され、前記回路素子と電気的に接続された第２パッドと、
を有し、
前記パッドは、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成されている半導体装置を準備する工程と、
前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行う工程と、
を有することを特徴とする半導体装置の検査方法。
【請求項９】
半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子と電気的に接続されたパッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、導体が存在する実体パターンと、前記導体が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の探針を接触させて、前記パッドを変形させるとともに、前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板上に回路素子を形成する工程と、
前記半導体基板上に、前記回路素子とは電気的に接続されていないパッドを形成する工程と、
前記半導体基板上に、前記パッドとは別に、前記回路素子と電気的に接続された第２パッドを形成する工程と、
前記半導体装置の電気的特性検査を行う工程と、
を有し、
前記パッドを形成する工程では、前記パッドを、平面視において、前記パッドの構成材料が存在する実体パターンと、前記構成材料が存在しない開口パターンと、を含む所定のパターン形状に形成し、
前記電気的特性検査を行う工程では、前記パッドに検査装置の第１探針を接触させて前記パッドを変形させるとともに、前記第２パッドに前記検査装置の第２探針を接触させて前記半導体装置の電気的特性検査を行うことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１３８３９３（Ｐ２０１２−１３８３９３Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１０−２８７８１８（Ｐ２０１０−２８７８１８）
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]