【課題】 高い荷重を加えても変形が小さく、断熱効果を高めることにより、位置精度の向上や、均熱性の向上、更にはチップの急速な昇温と冷却ができるウェハ保持体およびそれを搭載したウェハプローバ装置を提供する。
【解決手段】 本発明のウェハ保持体は、表面にチャックトップ導体層を有するチャックトップと、該チャックトップを支持する支持体とからなり、前記チャックトップと支持体との間の空隙部に、パイプ形状のみからなる支持部材を有することを特徴とする。前記支持部材は、前記支持体に対し、同心円状に配置されているか、あるいは前記支持体のほぼ中央に配置されていることが好ましく、同心円状に配置された支持部材とほぼ中央に配置された支持部材の両方を備えることがより好ましい。 （もっと読む）

【課題】端子を増やさずに出力判定の期待値を外部から入力できるようにし、設計の容易性、テストパターンの拡張性を高めることができ、また、検査時間を短縮することができる半導体集積回路および半導体集積回路の検査方法を提供する。
【解決手段】出力圧縮回路１１２で各スキャンチェーン１１１に含まれる最後のスキャン機能付きフリップフロップ回路１２の出力を集計して圧縮し、期待値判定回路１１４により、出力圧縮回路１１２から出力された各スキャンチェーン１１１からの出力の集計値と、期待値保持回路１１３に外部から書き込まれた期待値とを比較し、その比較による良否の判定結果を期待値判定回路１１４の１出力端子１１６から外部に出力するとともに、その判定結果をシステムリセットに関係なく保持する。 （もっと読む）

【課題】半導体ウエハに形成された全アドレスと対応する評価素子の抵抗値を測定することなく、チップ領域の合否を確実に評価できるようにする。
【解決手段】半導体ウエハの各ショット領域に形成されたチップ領域内の任意の固定アドレスについて抵抗値を測定し、全てのショット領域において同一アドレスの抵抗値を同様に測定し、ショット領域の累積相対度数としてデータ７０１（□印）を得る。また、全てのショット領域において、各ショット領域内で抵抗値が最も高いアドレスを選択し、選択されたアドレスと対応する評価素子の抵抗値を測定し、ショット領域の累積相対度数としてデータ７０２（▲印）を得る。固定アドレスの抵抗値から累積相対度数が５０％となる抵抗値（Ｍｅｄｉａｎ値）と標準偏差（σ）を求め、Ｍｅｄｉａｎ値＋３σから１０σの間に規格値７０３を設ける。 （もっと読む）

【課題】ウエハ検査時に加えられる荷重を極力抑え、良好な電気的接続状態を安定に維持することができるシート状プローブおよびその製造方法を提供する。
【解決手段】表面電極部２４と、裏面電極部２６と、表面電極部の基端部２４ｂから連続して絶縁層２０をその厚み方向に貫通して伸び、裏面電極部に連結された短絡部２８と、絶縁層の厚み方向に伸び、表面電極部と裏面電極部とを連通する中空部２８Ｈとを備え、短絡部が、絶縁層の中空部の外周側に配置され、表面電極部が、短絡部と連結された基端部と、中空部の表面電極部側の開口部に位置するとともに、表面電極部の中心に位置する突出部２４ａと、表面電極部の突出部と表面電極部の基端部とを連結するとともに、中空部の表面電極部側の開口部に位置する回転力付与連結部２４ｃとを備え、表面電極部の突出部を中空部方向に押圧することによって、回転力付与連結部により、表面電極部の突出部が回転する。 （もっと読む）

【課題】電子デバイスの劣化を精度よく解析し、かつ、電子デバイスを精度よく識別する。
【解決手段】電子デバイスの実動作時に動作する実動作回路と、電子デバイスの試験時に動作する第３のテスト用回路及び第２のテスト用回路と、電子デバイスの実動作時に、第２のテスト用回路に電源電圧が印加されない状態を維持して、実動作回路及び第３のテスト用回路に電源電圧を印加し、電子デバイスの識別時に、第２のテスト用回路に電源電圧を印加する電源部とを備える電子デバイスを提供する。第２および第３のテスト用回路は、電気的に並列に設けられた複数のテスト用素子と、電子デバイスの試験時において、それぞれのテスト用素子を順次オン状態に制御する選択部と、選択部が順次オン状態に制御したテスト用素子のそれぞれの端子電圧を、電子デバイスの識別情報として出力する識別情報出力部とを有してよい。 （もっと読む）

【課題】ウェーハ一括プロービング検査後に通常プロービング検査を実施する場合でも、ウェーハ一括プロービング検査のために塗布した不導体樹脂の剥がれや飛散を防止する半導体装置及びその検査方法を提供する。
【解決手段】半導体基板上の複数の半導体装置において、各半導体装置のパッド電極を少なくとも２つの領域に分離するパッド電極分離層を設ける。事前検査で不良であると判定された半導体装置に対しては、パッド電極分離層によって分離した領域の予め定めた領域に不導体樹脂を塗布し、その不導体樹脂がパッド電極上の他の領域に侵入するのをパッド電極分離層によって阻止する。そして通常プロービング検査は、パッド電極上の別の領域を用いて行う。 （もっと読む）

【課題】リセットトランジスタを用いずにビット線間にストレスをかけることができ、チップサイズを縮小できる半導体装置を提供する。
【解決手段】ビット線ＢＬとワード線ＷＬとの交点にそれぞれ配置されるメモリセルトランジスタと、ビット線ＢＬとダミーワード線ＤＷＬ１との交点に配置される複数の第１のダミーセルトランジスタと、ビット線ＢＬとダミーワード線ＤＷＬ２との交点に配置される複数の第２のダミーセルトランジスタと、を備え、前記第１のダミーセルトランジスタのそれぞれのドレイン領域は、一つおきに対応するビット線ＢＬに接続され、前記第２のダミーセルトランジスタのそれぞれのドレイン領域は、一つおきに対応するビット線ＢＬに接続され、かつ同一のビット線ＢＬには前記第１、第２のダミーセルトランジスタのいずれか一方のドレイン領域のみが接続されている。 （もっと読む）

【課題】本発明は、半導体の検査や半導体をベアチップ実装する基板に関して、材料やプロセスのばらつきによって生じる配線精度のばらつきという課題が生じている。本発明は、このような課題のもとで考え出されたものであって、高い配線精度が得られる基板を提供することを目的としている。
【解決手段】電気絶縁層１０１と前記電気絶縁層の少なくとも片側の主平面に形成された配線パターン１０２を有する配線板１０５と、前記配線板と熱膨張係数の異なる拘束材１０４と、前記配線板と前記拘束材を接着する接着層１０３で構成され、前記接着層の硬化温度が前記配線板のガラス転移温度より低いことを特徴とする回路基板である。この構成において、接着層の硬化温度を適切に選択することで電気絶縁層と拘束材の熱膨張差を利用して配線精度を高精度に調整することができ、高精度な回路基板を提供することができる。 （もっと読む）

【課題】 シートの薄肉化を容易化できる異方性導電シートであるシート状コネクタ、それを用いた半導体検査装置および実装半導体製品を提供する。
【解決手段】 厚み方向に貫通する貫通孔９の壁に沿って形成された中空の導通部５を有する樹脂シート１２と、その導通部５に配置され、導通部と電気的に接続した金属ばね３とを備える。 （もっと読む）

【課題】半導体素子や電極の微小欠陥を基板組付け工程の前の段階で検出可能な半導体素子およびその半導体素子の検査方法を提供すること。
【解決手段】ダイオード素子１００の単位セル１０は，Ｐ型半導体領域１と，Ｎ型半導体領域２と，アノード電極１１と，カソード電極２１とを備えている。また，アノード電極１１の表面は，ワイヤボンディングあるいははんだ付けに供するアノード電極用パッド１５となる。また，アノード電極１１には，絶縁膜３に被覆された破壊検出電極３１が内蔵されている。絶縁破壊電極３１は，アノード電極用パッド１５のパッド面の下方に位置している。そして，微小欠陥の検査では，アノード電極１１と破壊検出電極３１との間に検査バイアスを印加する。 （もっと読む）

【課題】半導体装置の実装後に生じる半導体素子の特性劣化の原因を解析可能な半導体装置の製造方法及び半導体装置を提供する。
【解決手段】基板１と、基板１上に搭載され、Ｘ線照射量に基づく特性変化量が予め定義された複数の半導体素子２０１ａ，２０１ｂを含む半導体チップ２と、基板１上に半導体チップ２と共に搭載され、半導体チップ２のＸ線照射量を測定する照射量測定装置３と、半導体チップ２を封止する封止樹脂４とを備える。 （もっと読む）

【課題】半導体装置の検査工程及び検査内容が簡略化された検査を行う半導体装置検査方法を提供すること。
【解決手段】半導体装置検査方法は、ウエハを検査する第１のウエハ検査工程と、ウエハをバーンインするバーンイン工程と、第１のウエハ検査工程で得られた検査データに基づいて、ウエハを再び検査するか否かを判定する第１の判定工程と、第１の判定工程での判定結果に応じて、バーンインされたウエハを再び検査する第２のウエハ検査工程と、ウエハから得られたチップをパッケージングしたパッケージ品を検査する第１のパッケージ品検査工程と、第１のパッケージ品検査工程で得られた検査データに基づいて、パッケージ品を再び検査するか否かを判定する第２の判定工程と、第２の判定工程での判定結果に応じて、パッケージ品を再び検査する第２のパッケージ品検査工程とを有する。 （もっと読む）

【課題】ウェハ状態でのバーンイン等を効率的に行う半導体素子の通電方法およびそれに用いられる半導体ウェハを提供する。
【解決手段】半導体素子１０を複数含み、半導体素子１０ごとに表裏に電極を有する半導体ウェハ１を、複数枚重ね合わせると共に電気的に直列に接続する。最上層の半導体ウェハ１のｐ側電極１０５と、最下層の半導体ウェハ１のｎ側電極１０６との間に所定の電圧を印加することにより、重ね合わせた方向（縦方向）に直列接続された半導体素子１０に対して、一括して通電を行う。これにより効率的なバーンインがなされる。 （もっと読む）

【課題】バーンイン試験を繰り返しても形状がへたってしまうことを防止することができる接触子およびその製造方法を提供すること。
【解決手段】本発明の接触子は金属ばね膜の表面に形状記憶合金膜を積層させてなり、その形状は円錐らせん状である。その製造方法は、金属犠牲膜の製造工程、レジスト錐形成工程、レジスト膜パターンニング工程、形状記憶合金膜製造工程などを含む１１の工程からなる。有機系レジスト材は耐熱性がないことから、予め金属犠牲膜を形成し、形状記憶合金膜のスパッタ前にレジスト除去を行ない、高温下で行なわれる形状記憶合金のスパッタおよび熱処理後に金属犠牲膜を除去して、余剰の形状記憶合金膜をリフトオフする。 （もっと読む）

【課題】一括ウェーハレベルバーンイン測定に使用するプローブカードのプローブ電極の位置精度を向上させる。
【解決手段】複数のバンプ電極５などのプローブ電極が一主面に形成され、外周部においてセラミクスリング７などの支持体に固定された薄膜シート９を有する半導体集積回路検査用プローブカードにおいて、前記セラミクスリング７に固定された薄膜シート９は局所的な張力変更部１２を形成することで張力歪が発生されていて、複数のバンプ電極５が半導体ウェーハの各半導体集積回路素子の電極に電気的に接続する所定の位置に配置されている。薄膜シート９の張力歪を積極的に且つ持続して変化させることにより、バンプ電極５を所望の位置に再配置させたものである。 （もっと読む）

【課題】チップサイズを増大させることなく、テスト信号入力に必要な入力端子数を削減しつつ、内蔵したアナログ回路が複数あってもウェーハレベルバーンイン試験を実施できるようにする。
【解決手段】アナログ回路１０１のアナログ入力端子ＡＩＮとアナログ電源端子ＡＶＤＤとの間に第１のスイッチ素子１０２を設け、アナログ入力端子ＡＩＮとアナロググランド端子ＡＶＳＳとの間に第２のスイッチ素子１０３を設け、さらに第１のスイッチ素子１０２及び第２のスイッチ素子１０３のオン、オフ動作を制御するスイッチ素子切り替え制御回路１０４を設ける。そして、ウェーハレベルバーンイン試験の際に、スイッチ素子切り替え制御回路１０４によって、第１のスイッチ素子１０２及び第２のスイッチ素子１０３が交互にオンになるように制御する。 （もっと読む）

【課題】簡単な構成で、高温又は低温のウエハのウエハアライメント動作を行う場合に発生するアライメント顕微鏡の光軸ずれを低減する方法の提供。
【解決手段】ウエハＷ上に形成された複数のデバイスをテスタで検査をするために、テスタの各端子をデバイスの電極に接続するプローバであって、ウエハＷを保持するウエハチャック１８と、ウエハチャック１８を移動する移動機構と、ウエハチャック１８の温度を調整して、保持したウエハＷを所定の温度にする温度調整機構と、ウエハチャック１８に保持されたウエハＷの電極とテスタの各端子との位置関係を測定するため、デバイスの表面画像を検出するアライメント顕微鏡と、アライメント顕微鏡の下側に設けられた遮熱板７１と、遮熱板７１とアライメント顕微鏡との間に設けられたヒートパイプ７３と、ヒートパイプ７３により移送される熱のヒートシンク（熱交換器）８１と、を備える。 （もっと読む）

【課題】外部接続端子を有する半導体装置に、電気特性試験とバーンイン試験と外部接続端子の形成とをウェハ状態で一括して、かつ各部に損傷を与えることなく行うことが出来る電極構造を具備させる。
【解決手段】半導体基板１の電極パッド２上に形成する突起電極４を、上面中央部に位置する第１の平坦領域１４ａと、それを囲んで上面外周部近傍に位置する第２の平坦領域１４ｂと、両領域１４ａ，１４ｂの間の第１の凸領域１４ｃとを有する構造とする。これにより、凹凸形状の突起電極４上で電気特性検査を行うことで電極パッド２下へのダメージを避けることができる。電気特性検査によって不良と判定された半導体装置を共通配線から電気的に切り離す際に第１の平坦領域１４ａのみに不導体被膜６を形成することができ、バーンイン試験および外部接続端子の形成を確実に安定して行うことが可能となる。 （もっと読む）

【課題】高温又は低温でウエハのプロービングテストを行う場合に、スループットを低下させること無しに、プローブと電極の接触位置の誤差を低減する方法の提供。
【解決手段】ウエハW上に形成された複数のデバイスをテスタで検査をするために、プローブ２５をデバイスの電極に接続するプローバであって、ウエハチャック１８と、移動機構と、ウエハチャック１８の温度調整機構と、ウエハの電極とプローブとの位置関係を測定するアライメント顕微鏡１９と、位置関係に基づいて移動量を算出して制御する移動制御部４３と、を備えるプローバにおいて、保持前のウエハ温度を検出するウエハ温度センサを更に備え、移動制御部４３は、保持後のウエハＷの温度変化に関するデータを予め記憶した温度変化データ記憶部と、ウエハＷの温度及び温度変化データから予測した温度変化に応じて算出した移動量を補正する移動量補正手段とを備える。 （もっと読む）

【課題】半導体集積回路のＤＣ不良に対してＰＴＣ素子を確実にトリップさせることを可能とし、バーンインの信頼性を高めることを目的とする。
【解決手段】各半導体集積回路１１ａに対応するＰＴＣ素子２２ａと電圧供給線２５ａの接続をリレーを介して行い、順次リレーをオンさせて電圧供給線２５ａに高電圧を供給し、ＰＴＣ素子２２ａ毎に順番に高電圧を供給することにより、あらかじめ、ＤＣ不良である半導体集積回路１１ａに接続されたＰＴＣ素子２２ａをトリップすることができ、この状態で、一括してバーンインを実施することにより、一括バーンイン時に半導体集積回路１１ａのＤＣ不良に対してＰＴＣ素子２２ａを確実にトリップさせることを可能とし、バーンインの信頼性を高めることができる。 （もっと読む）