【課題】ファイナルテスト工程におけるバーンイン簡略を効率的に行なうことが可能な半導体管理装置を提供すること
【解決手段】ウェハ枚葉判定部２１は、ウェハ枚葉でウェハテストにおける合格／不合格を判定する。ロット分割部２２は、ウェハ枚葉判定部２１による判定結果に応じて、ウェハを合格のロットと不合格のロットとに分割する。そして、フラグ付加部２３は、ロット分割部２２によって分割された合格のロットと不合格のロットとに異なるフラグを付加して、バーンイン検査を行なうロットであるか否かを示す情報を付加する。したがって、ファイナルテスト工程においてバーンイン検査を行なうべきウェハを１つのロットに集めることができ、バーンイン簡略を効率的に行なうことが可能となる。 （もっと読む）

【課題】潜在的な不良品を事前に抽出し、製品の信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】ウェハ上に多層成膜し、回路パターンを形成する前工程（ステップＳ１１）と、前工程で処理されたウェハをダイシングし、各半導体チップに分け、リードフレーム上にマウントし、ワイヤーボンディング後、樹脂封入する後工程（ステップＳ１９）と、を含む半導体装置の製造方法であって、前工程中または後工程後に、ウェハまたは半導体装置に熱的および機械的な所定の応力を印可する応力印可工程（ステップＳ１３）と、応力印可工程後に、ウェハまたは半導体装置の電気テストを実施する電気テスト工程（ステップＳ１５）と、を含む。 （もっと読む）

ウェハ及び／又はロットの基準ダイス及び非基準ダイスが、異なるように検査される半導体検査方法及びシステム。本発明の一実施例において、地理形状、リソグラフィ露光、他の特徴、性能及び／又は性質は、基準ダイスを選択するときに考慮され、これによって、基準ダイスの反応が十分に代表する可能性を改善する。一実施例において、基準ダイスの検査からのデータに基づいて、非基準ダイス及び／又は他の検査に関する検査手順は、調整されてもされなくてもよい。 （もっと読む）

【課題】多数個同時テストを容易かつ高品位に行える半導体装置を実現する。
【解決手段】ドライバ部１０に対しての動作テストを行う時に、ドライバ部１０に供給されるテスト信号をテスト回路２０によって生成する。テスト回路２０では、バーンインコントロール回路２２が、外部から供給されるクロック信号ＴＥＳＴＣＫに基づいて、上記テスト信号を生成可能である。 （もっと読む）

【課題】半導体ウエハ上に形成された各被試験集積回路チップのバーンイン試験を半導体ウエハ状態で一括して実施することができる試験方法の提供。
【解決手段】ウエハ状態でバーンイン試験対象である半導体ウエハ１に対応して、表面にバーンイン試験のための電圧を発生する起電デバイス１０が設けたシールド２を貼り付ける。該起電デバイス１０は、該半導体ウエハ１の外部に設けた電波発生部７０からの電波を受信して該バーンイン試験のための電力を発生する。該起電デバイス１０の第２ＧＮＤ端子１５および第２電源端子１６を、該ウエハ１において対応するそれぞれ第１ＧＮＤ端子および第１電源端子と接続用スルーホール９を介して接続する。該起電デバイス１０はアンテナを備えており、該ウエハ１の外部からの電波を受信して交流電力を生成する。該ウエハ１の内部に形成した整流回路は該交流電力を直流電力に変換して該バーンイン試験のための電力とする。 （もっと読む）

ウェーハ試験システムのオンボードプログラマブルコントローラを備えたプローブカードの設計及びプログラミングの方法が提供される。プログラマブルコントローラの導入の検討が、ＣＡＤウェーハレイアウト及びプローブカード設計プロセスに含まれる。（１）試験プロセスの間でさえ、特定のＩＣへの信号の方向を制御し、（２）ＩＣに供給する試験ベクトル信号を生成し、かつ（３）試験信号を受信して、受信した信号からの試験結果を処理するために、ＣＡＤ設計が、プログラマブルコントローラ（例えばこれをプログラムするＦＰＧＡ）にさらにロードされる。いくつかの実施形態では、プローブカード上のプログラマブルコントローラで、プローブカードの外部の試験機器を従来の試験機器から排除又は大幅に減少可能とするために必要な試験システム回路を制限するために、バーンインのみの試験が提供される。 （もっと読む）

【課題】プローブ密集度を高めることなく、検査時間を短縮することができる半導体検査装置及び半導体集積回路検査方法を提供する。
【解決手段】ウェハ２に複数個の半導体集積回路３が形成されている。ウェハ２の有効領域外周２Ａ上又はレチクル外周上に形成された複数の検査用パッド４ａと、検査用パッド４ａから複数個の半導体集積回路３に沿ってそれぞれ延びるバス配線である電源供給用メタル配線１２、グランド用メタル配線１５、出力信号検査用メタル配線、制御信号用メタル配線及びスイッチ素子制御用メタル配線１４と、バス配線と個々の半導体集積回路３とを接続する連結用メタル配線と、連結用メタル配線１６上に形成され、かつ検査対象となる半導体集積回路３を選択するスイッチ素子とが設けられている。 （もっと読む）

【課題】短時間で冷熱耐久試験と同等のスクリーニング結果を得ることができるスクリーニング方法、および該スクリーニング方法の利用に好適な半導体装置を提供する。
【解決手段】半導体基板４の主面側に、絶縁ゲート型トランジスタのゲート電極８が形成されると共に、少なくとも一方の電流端子電極が形成され、該電流端子電極が、第１金属層１０とメッキによって形成される第２金属層１２とからなり、ゲート電極８の近傍において、層間絶縁膜９に形成された接続孔ｈを介して、半導体基板４の所定領域１，２に接続されてなる半導体装置１００のスクリーニング方法であって、前記主面側の電流端子電極に対してゲート電極８に負の所定電位Ｖｓを所定時間印加した後、ゲート電極８に正の所定電位Ｖｇを印加して電流端子電極１０，１２に流れる電流を検出し、検出電流値から半導体装置１００の良否を判定する。 （もっと読む）

【課題】半導体素子をウエハレベルで迅速且つ効率良くしかも高い信頼性を持って信頼性評価試験を行うことができるシェルを提供する。
【解決手段】シェルは、耐熱性基板及び耐熱性基板上に接続パッド部が形成された導体回路を有し且つ１６０℃以上の温度で信頼性評価試験を行う際に使用され、上記耐熱性基板の熱膨張率が１〜５０ｐｐｍ／℃であるコンタクタ１１と、ウエハホルダー３２とを備え、信頼性試験を行う際に、ウエハホルダー３２にウエハＷを載置し、コンタクタ１１の接続パッド部とウエハＷの電極パッドに一括接触させた状態で、ウエハホルダー３２、ウエハＷ及びコンタクタ１１を一体化してなる。 （もっと読む）

【課題】 微細な電極構造を有する被試験電子部品の試験を良好な電気接触を保持して行うことが可能な半導体装置試験用コンタクト基板を提供する。
【解決手段】ポリテトラフルオロエチレン、アラミドを含む液晶性ポリマーもしくはポリイミドのいずれかからなる通気性のある絶縁性材料で形成され、７０％から８０％の開口率で空孔が設けられており、上面及び下面を有し、上面及び下面との間を貫通する複数の導電性ビアを内部に有し、被試験電子部品１を空気圧により吸着するコンタクト基板５と、複数の導電性ビアの周囲を取り囲むように被試験電子部品と接触する面から突出して配置され、被試験電子部品１の熱膨張係数とコンタクト基板５全体の熱膨張係数との差に起因するコンタクト基板５の熱膨張を抑制する変形抑制部４１とを備える。 （もっと読む）

【課題】ウェハレベルで一括に検査する検査用装置において、検査用電極の配置数が増えたとしても、検査用基板の検査用端子と半導体ウェハの検査用電極との接触抵抗が増大することなく確実に且つ安定したコンタクトを得られるようにする。
【解決手段】ウェハトレイ１１には、凹部１１ａに流体を流通させる第１の流路１１ｂと、該第１の流路１１ｂを開閉可能とする第１のバルブ１６とが設けられている。ウェハトレイ１１における凹部１１ａとフレキシブルシート１２とからなる密閉空間４０に第１のバルブ１６及び第１の流路１１ｂを介して空気が流入されて、密閉空間４０が大気圧よりも高い加圧状態とされることにより、半導体ウェハ５０における複数の半導体集積回路素子の各検査用電極と検査用基板２０の各検査用端子とが電気的に接続される。 （もっと読む）

【課題】高さのバラツキを吸収でき、接続の信頼性等を向上できるコンタクトボード及びその構成部品等を提供する。
【解決手段】ウエハ上に多数形成された半導体デバイスのバーンイン試験を一括して行うために使用されるコンタクトボードの一部を構成するメンブレンリングであって、リングに張り渡されたメンブレン２の一方の面にバンプ３を有するとともに、メンブレン２の他方の面にパッド４を有するメンブレンリングにおいて、
前記パッド４の断面形状を凹状としたことを特徴とする。 （もっと読む）

【課題】近年の半導体集積回路の大規模化によりテスト回路規模の増大化、テストの長時間化により、製品コストに占めるテストコストの割合が高くなってきている。特にウェハレベルでの加速試験や通常検査等、長時間ウェハ状態で検査装置を占有する工程があり、テストの効率化が課題である。
【解決手段】ウェハ１１１上のチップ１１２を接続できる配線と、その配線を電気的に遮断できる構成を持ち、全てのチップを一度にテストできる構成とする。具体的には、ウェハ上に複数チップをテストするための共用可能なテスト回路専用領域を形成し、各チップ１１２内からテスト回路を除去する。チップ１１２の端子とテスト回路５１１の端子とをウェハ上又はウェハ外装置の配線により結線することで、バーンイン中に通常検査を実施する。 （もっと読む）

【課題】 被検査体の加熱又は冷却にともなう針先位置の変位を防止することにある。
【解決手段】 電気的接続装置は、貫通穴を中央に有する支持基板と、貫通穴内に位置するように又は貫通穴と対向するように支持基板に組み付けられた板ばねと、下方に向けられた取り付け面を有するブロックであって少なくとも取り付け面が支持基板より下方に突出した状態に板ばねの下側に取り付けられたブロックと、複数の接触子が配置された接触子領域と該接触子領域の周りの外側領域とを有する可撓性の回路基板であって少なくとも接触子領域がブロックの取り付け面に対向された状態に外側領域の一部において支持基板の下面に取り付けられた回路基板とを含む。板ばねは熱膨張率がステンレスのそれより小さい材料で形成されている。 （もっと読む）

【課題】任意の電子コンポーネント内部の電荷収集ゾーンの厚みおよび深さ方向での位置を決定できるようにする。
【解決手段】電子コンポーネント（１）を起動させ、起動させた電子コンポーネント（１）を、レーザー放射線（１５）を用いて励起させ、この励起に対応する起動された電子コンポーネント（１）の機能不良を測定（２５）し、エネルギー相互作用が最も強いコンポーネント内の関心対象の位置特定マップを作成するプロセスにおいて、電子コンポーネント（１）内のさまざまな深さ（３１）にレーザー放射線（１５）を集束させ、これらさまざまな深さ（３１）についてエネルギー相互作用を測定する。 （もっと読む）

【課題】本発明は、フリップフロップを含むメモリ回路を備える信頼性評価用半導体装置において、評価解析時間の短縮が図れ、またより評価解析を向上することができる信頼性評価用半導体装置を提供する。
【解決手段】
メモリ回路１０のレイアウトルールよりも緩和されたレイアウトルールにより作成されており、少なくともバッファ１３を有する緩和レイアウトセル回路１を備えている。また、多層配線構造の上層側にメモリ回路１０または緩和レイアウトセル回路１からの出力信号を伝搬するための複数の上層配線パターン４０ａ，４０ｂ，４０ｃ，４０ｄが形成されている。また、複数の上層配線パターン４０ａ，４０ｂ，４０ｃ，４０ｄのそれぞれを経由するメモリ回路１０または緩和レイアウトセル回路１からの出力信号を選択的に抽出するための選択回路４３を、備えている。 （もっと読む）

【課題】本発明は予備試験（ＰＴ）及び最終試験（ＦＴ）が実施されるウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法に関し、製造効率の向上及び製造コストの低減を図ることを課題とする。
【解決手段】半導体チップ回路形成領域12内にチップ端子13が形成された半導体ウエハー11と、外部接続端子14が形成されてなる再配線15と、封止樹脂22とを具備するウエハーレベルパッケージにおいて、上記チップ端子13の内、試験実施時に用いられるチップ端子13Aを再配線15により回路領域12の外部位置に引出し、かつ、引き出されたこの再配線15と接続するよう試験端子16を設けると共に、この試験端子16が封止樹脂22から露出するよう構成する。また、回路領域12内にバーンイン試験専用回路３２（ＢＩＳＴ）を組み込むと共に、このＢＩＳＴ３２から再配線１５を外部領域１８に引き出し、この引き出し位置において再配線１５に試験端子１６を形成する。 （もっと読む）

【課題】構造が比較的簡略であり、試料の温度調整を精度良く実施可能な温度制御装置、並びに、当該温度制御装置を利用したバーンイン試験方法の提供を目的とする。
【解決手段】温度制御装置１は、伝熱体２および熱交換手段３を備えており、試料Ｗと熱交換手段３とで伝熱体２をクランプ手段５を用いて挟み込んだ状態で使用される。伝熱体２は、圧縮状態に応じて熱抵抗が変化するものである。そのため、温度制御装置１は、クランプ手段５に設けられた動作機構８，８を作動させて試料Ｗと熱交換手段３との間隔を調整することにより、試料Ｗの温度を精度良く調整することができる。 （もっと読む）

【課題】極めて簡易な構成の試験装置により、正確且つ確実に、各半導体チップが形成された半導体ウェーハの状態で少なくとも複数の半導体チップについて一括してプローブ試験を行う。
【解決手段】各第２の電極パッド３は、一括検査時において正確且つ確実にプローブを当接させるべく、半導体チップ１の裏面１ｂを各第２の電極パッド３の設置数に分割した各領域を最大限に占める大きさに形成されている。即ち、この設置数が９個であれば、当該裏面１ｂを９つの領域Ｒに分割し、分割された各領域Ｒを最大限に占める大きさとする。 （もっと読む）

【課題】ゲート電極パターニング後の絶縁膜の損傷を簡便に高感度で検出する。
【解決手段】半導体基板１上にゲート絶縁膜３を形成してその上にゲート電極４を形成した後、ゲート電極４上とゲート電極４形成後のゲート絶縁膜３上に測定用電極５を形成する。そして、測定用電極５と半導体基板１の間に電圧を印加し、そのときの電流を測定する。ゲート電極４形成後のゲート絶縁膜３に損傷６が生じている場合には、測定用電極５と半導体基板１の間にリーク電流が流れるようになるため、それを基にゲート絶縁膜３の損傷６の評価を行う。 （もっと読む）