【課題】 プローブ要素の先端の配向を、プローブカードの位置を変更することなく可能にする、半導体素子にプローブを当てるための技法を提供する。
【解決手段】
本発明によれば、プローブカード・アセンブリには、上部表面、下部表面、及びその上部表面における複数の端子を有する、プローブカード（電子コンポーネント）と、上部表面、下部表面、その下部表面における端子から延伸する、第１の複数の復元性のある接触構造、及びその上部表面における端子から延伸する、第２の複数の復元性のある接触構造を有する、介在体（電子コンポーネント）と、上部表面、下部表面、その下部表面に配設される複数の接触パッド（端子）、及びその上部表面における端子から延伸する、第３の復元性のある接触構造（プローブ要素）を有する、間隔変換器とが含まれる。 （もっと読む）

【課題】 試料プレート８の温度を急激に低下させることができる温度制御装置１を提供することである。
【解決手段】 冷凍機３から供給される冷媒７を通す冷媒通路６ａと加熱器６ｂとを備えたヒートプレート６に、試料載置部８を設け、試料載置部８の温度制御を行う温度制御装置１において、前記ヒートプレート６よりも低温のコールドプレート９を設け、前記コールドプレート９を前記ヒートプレート６に接近させて当接させることができ、且つ、ヒートプレート６から離間させることができる駆動手段１０を設けた。 （もっと読む）

【課題】 バーンイン時にバーンイン印加電極パッドと電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することを目的とする。
【解決手段】 半導体素子において、バーンインに用いるバーンイン印加電極パッド２を、チップ裏面やチップ内部平面に形成することにより、チップ裏面、及び内部平面に形成された電極パッド２はパッドピッチ、パッド開口サイズの制限が大きく緩和されるため、バーンイン時にバーンイン印加電極パッド２とバーンインボードの電極パッドの接続が容易となる電極パッドを提供し、バーンインの端子接続不具合を抑制することができる。 （もっと読む）

【課題】 ウエーハに同時に印加される電気的負荷を低減し、ウエーハ温度の過渡的な上昇を抑制することで、プローブの消耗、焼けを防止するウエーハレベルバーンイン装置およびウエーハレベルバーンイン方法を提供すること。
【解決手段】 上記目的を達成するために、本発明のウエーハレベルバーンイン装置およびウエーハレベルバーンイン方法は、半導体ウエーハ１０１上の各チップを少なくとも２組のグループに分配し、各グループのチップへの電気的負荷を非同期で与える電気的負荷印加装置１０５を有し、半導体チップのスクリーニングを行う。本構成によって、半導体ウエーハ１０１に同時に印加される電気的負荷を低減し、半導体ウエーハ温度の過渡的な上昇を抑制することで、プローブの消耗、焼けの防止をすることができる。 （もっと読む）

【課題】従来のプローブカードでは、半導体デバイスに供給する電源品質が悪く、バーンイン品質を保てないという課題があった。また、ウェーハ中に電源ショートといった不良品半導体デバイスが存在すると、良品半導体デバイスへの電源供給が困難となりバーンインができなくなるという課題があった。
【解決手段】第一の基板であるベース基板２１と、配線パターンと複数の容量素子２４と複数の遮断素子２５とを有する第二の基板であるビルドアップ基板２２と、ベース基板２１とビルドアップ基板２２との間に設けられた中間基材２６と、複数のバンプを有するバンプ付メンブレン２と、ビルドアップ基板２２とバンプとを電気的に接続する異方性導電部材であるＰＣＲ３とで構成されたことにより、電源品質を高め、不良品半導体デバイスに対する電源供給の個別遮断を可能とする。 （もっと読む）

【課題】 面発光型ウエハ及びその製造方法、並びに面発光型ウエハのバーンイン方法において、バーンイン工程の簡略化及びコストダウンを図ることにある。
【解決手段】 面発光型ウエハは、基板１０と、基板１０の上方に形成された複数の面発光型素子１と、を含む。それぞれの面発光型素子１は、発光素子部２０と、発光素子部２０を駆動する第１及び第２の電極３０，３２と、整流素子部４０と、を含む。整流素子部４０は、第１及び第２の電極３０，３２の間に並列接続され、発光素子部２０とは逆方向の整流作用を有する。複数の面発光型素子１は、それぞれの発光素子部２０の順方向が一致する向きに直列接続されている。 （もっと読む）

【課題】 電磁誘導によりウエハ上に電力を供給して行うことにより、プローブが不要のウエハレベルバーンインシステムを提供する。
【解決手段】 高周波磁界生成機構２を用いた電磁誘導により半導体ウエハ３に電力を供給して、半導体ウエハ３上に形成されている複数の半導体素子に対してバーンインを行うバーンインシステム１であって、高周波磁界生成機構２は、高周波磁界を発生する高周波発生装置４とその高周波磁界を出力するコイル（出力用コイル）５とを有し、半導体ウエハ３は、電磁誘導に高周波電力を生成するために形成されたコイルの役割をする配線（コイル配線）６と、コイル配線６により誘起された高周波電力を整流し、整流した電圧を調整するための回路とを有している。 （もっと読む）

【課題】 半導体表面ラフネスから、電子部品が完成時の移動度を類推できる、半導体を使用する電子部品の評価方法の提供。
【解決手段】 半導体を使用する電子部品の表面ラフネスを、X軸、Y軸は平面、Z軸は半導体表面ラフネスの大きさという形で測定する第１の工程と、第１の工程で得られた結果を用いてZ軸方向に対してフーリエ変換を行う第２の工程と、第２の工程で得られた値を数値的に定量化する第３の工程と、第３の工程で数値的に定量化された表面ラフネスの大きさを周波数で積分する第４の工程と、第４の工程で得られた積分値と移動度との相関関係を求める第５の工程とを具備し、第１乃至第５の工程から予め、第４の工程で得られた積分値と移動度の関係を調べておくことで、半導体表面のラフネスの大きさから、その半導体を用いた電子部品の移動度を類推することを特徴とする、半導体を使用する電子部品の評価方法。 （もっと読む）

【課題】 自己遮蔽機能を有する半導体ウェーハおよびそれのテスト方法を提供する。
【解決手段】 ここに開示された半導体ウェーハ及びそれのテスト方法は、テスト時、半導体ウェーハ上に形成された複数個の半導体装置のうち過電流が流れる半導体装置を検出し、 過電流が流れる半導体装置の電源供給を自動的に遮断する。そして、半導体装置に対する過電流検出結果をテスト装備に出力する。 （もっと読む）

【課題】 良好な真空引き圧力を得ること。
【解決手段】 トッププレート１の表面とは反対側の裏面に設けたサブプレート３と、前記トッププレート１の前記表面には格子状に形成した真空引き用溝１ｅと、該真空引き用溝１ｅに連通した真空引き用穴１ａとを有し、前記真空引き用溝１ｅの幅寸法の面積の総和を前記表面で接触する前記被加熱物３１の接触面積の６％以上とし、前記真空引き用穴１ａの面積の総和を前記真空引き用溝１ｅの幅寸法の面積の総和の０．１％以上とし、前記真空引き用穴部に裏面より形成した有底の補助穴１ｃを設けた。 （もっと読む）

【課題】薄膜化した場合でもＳＢＤやＳＩＬＣが生じ難く、高い絶縁破壊耐性（ＳＩＬＣ、ＴＺＤＢ、ＴＤＤＢの改善）が得られる絶縁膜の評価を精度よく行い得る絶縁膜の評価方法、かかる評価方法により評価された信頼性の高い絶縁膜、この絶縁膜を備える半導体素子、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の絶縁膜の評価方法は、シリコンおよび酸素原子を含有する絶縁性無機材料を主材料として構成され、水素原子を含むものであり、絶縁膜の特性を評価する評価方法であり、電界を印加したことがない状態の絶縁膜を昇温脱離ガス分析法で分析し、加熱温度が５００〜１０００℃の範囲において測定される、Ｈ_２フラグメントの強度とＯＨフラグメントの強度とを比較し、その比較結果に基づいて前記絶縁膜の特性を評価するものである。 （もっと読む）

【課題】ウエハレベルのバーンイン検査を確実に実施する。
【解決手段】ＬＳＩチップ１００の内部にセレクタ（１５０）を設け、内部回路（圧縮比較器１３０）の動作を切り替えるための、既存の制御信号（ＥＮＡＢＬＥ）を用いてセレクタ（１５０）を切り替え、複数の信号（Ｓ１，Ｓ５）を時分割でモニタする。また、複数の回路ブロックが搭載される場合は、まず、前段のセレクタにより、検査対象の回路ブロックを特定し、次に、後段のセレクタを切り替えて、モニタすべき信号を特定するようにする。 （もっと読む）

【課題】テスティング基板はもとより、検査後の後処理等も不要としながら、より簡易且つ的確に半導体ウエハ上の集積回路を検査することのできる半導体集積回路の検査方法およびその方法の実施に使用される半導体集積回路を提供する。
【解決手段】半導体ウエハ１１上に形成されている複数の集積回路１２を検査するに先立って、同半導体ウエハ１１上の上記複数の集積回路１２が形成される領域を除く領域に、給電パッド１３と、この給電パッド１３および上記複数の集積回路１２の各給電部を電気的に接続する給電配線１４とを予め形成、敷設しておく。そして、給電パッド１３に所定の電圧を印加することにより、上記給電配線１４を通じて上記半導体ウエハ１１上の各集積回路１２に対する通電試験を行う。 （もっと読む）

例示的な一実施形態に従って、導体におけるジュール加熱とこの導体における電流密度間の関係を確立するための方法がウェーハレベル測定（５００）を実行することによって実装される。この実施形態に従って、導体（１１８，）における抵抗の温度係数を得るためにウェーハレベル測定が実行される（ステップ５０２）。本方法は、又、導体の熱抵抗を判断することを含む（ステップ５１０）。この熱抵抗は、その後導体におけるジュール加熱と導体における電流密度間の関係を確立するために利用される（ステップ５１２）。そのようにして得られた関係は、その後、信頼性のある半導体デバイス設計において補助するために設計ルール、平均故障時間、及び他の情報を判断するために利用される（ステップ５１４）。もう１つの実施形態に従って、ウェーハレベル測定システム（１００）が導体におけるジュール加熱と導体における電流密度間の関係を確立するために利用される。
（もっと読む）

【課題】ウェハバーンインシステムにおけるＤＣパラメータの測定を行うＤＣブロックの接続状態をより簡素化し、ＤＣブロックのハードウェア的な構成を簡素化すると共に、より多くのＤＵＴを受容できるようにすることにより、ＤＣパラメータの測定による工程時間を短縮できるようにするＤＣパラメータ測定装置を提供すること。
【解決手段】本発明によるウェハバーンインシステムにおけるＤＣパラメータ測定装置は、ＤＣパラメータを測定するためのｎ個の同じ回路からなり、それらのｎ個の回路は、１：１に対応して接続されたｎ個のスイッチング手段（ＤＲｙ）を介してそれぞれ１８個のＤＵＴと接続されることを特徴とする。 （もっと読む）

一実施形態による集積回路が開示され、第１のリング発振器モジュールと結合される第１の被試験体（ＤＵＴ）モジュールと、第２のリング発振器モジュールと結合される第２のＤＵＴモジュールとを含む。第１のＤＵＴの誘電体層は、第１のモジュールの間にストレスが加えられ、それによって第１の誘電体層に時間依存性絶縁破壊を引き起こす。第２のＤＵＴの誘電体層は、基準として維持される。第１のリング発振器モジュールの動作周波数は、第２モードの間、ストレスが加えられた誘電体層のゲート漏れ電流の関数である。第２のリング発振器モジュールの動作周波数は、第２モードの間、基準誘電体層のゲート漏れ電流の関数である。この集積回路は、第１のリング発振器モジュールと第２のリング発振器モジュールの動作周波数の間の差の関数として出力信号を発生させるコンパレータモジュールも含んでよい。

（もっと読む）

【課題】 多数の集積回路あるいは大寸法の集積回路を同時にプローブ検査することにより信頼性、生産性をためた半導体装置およびその製造方法を提供する。
【解決手段】 プローブ検査工程および／またはバーンイン検査工程において、押圧部材を用いて薄膜に設けられた複数のプローブをウェーハに押圧する時には押圧部材のウェーハ側とは反対側の面の複数の箇所に押圧荷重を負荷させる。 （もっと読む）

【課題】
従来技術の問題点を解消し、アニールウエーハ、特に、その表面に作られる無欠陥層の厚さを簡便に精度よく評価することのできるアニールウエーハの評価方法及びこの評価方法を利用したアニールウエーハの品質保証方法を提供する。
【解決手段】
アニールウエーハの表面無欠陥層の厚さを評価するに際し、該アニールウエーハの表面をエッチング液によりエッチングし、ウエーハ表面に欠陥が観察されるまでのエッチング代を無欠陥層の厚さとして評価するようにした。 （もっと読む）

【課題】 自動化に好適なベアチップキャリアを提供する。
【解決手段】 キャリアベース７に設けた凹部にエラストマ８を置き、更にこの上にバンプ１０が設けられたコンタクトシート１１を置き、コンタクトシート上に被検査物であるベアチップ９を搭載すると共に、コンタクトシート上のバンプにベアチップのパッドを当接せしめ、ベアチップを押圧部材３でエラストマ側に押圧してベアチップの所定の検査を行うためのベアチップキャリアにおいて、押圧部材を組み付けたキャリア蓋１と、キャリア蓋と押圧部材との間に設けたばね２と、キャリア蓋をキャリアベース側に固定するためキャリア蓋の側部に設けられたフック部１３と、キャリアベース又はキャリアベースに固定された部材６に一端が固定された可撓性を有する一対のキャリア蓋止め部材５と、キャリア蓋止め部材に設けたキャリア蓋を係止するための係止部とで構成した。 （もっと読む）