【課題】低背小型化しても実装後の検出感度を高く維持することができる加速度センサ装置を提供する。
【解決手段】重り部１１と、重り部１１を囲繞する枠状の固定部１３と、一方端が固定部１３に連結され、且つ他方端が重り部１１に連結される梁部１２と、梁部１２に設けられる抵抗素子１５と、を有するセンサ素子２０と、センサ素子２０が載置される基板１と、固定部１３の下面と基板１の上面との間に複数箇所に分かれた状態で介在され、センサ素子２０と基板１とを複数箇所で接合する接着剤８と、を備え、固定部１３の下面には、接着剤８が付着する領域を囲むようにして溝部７が設けられている （もっと読む）

【課題】 本発明によれば製造コストを抑え、かつ信頼性の高い物理量センサ及びその製造方法を提供することができる。
【解決手段】 本発明に係る物理量センサの製造方法は、半導体基板上に開口を有するマスクを形成する工程と、前記開口により露出した前記半導体基板に、熱拡散法により複数のピエゾ抵抗素子を形成する工程と、前記ピエゾ抵抗素子を形成した後、前記マスクを除去する工程と、前記半導体基板上に、前記ピエゾ抵抗素子の少なくとも一部を覆う絶縁層を形成する工程と、前記ピエゾ抵抗素子の形成領域内における前記絶縁層を開孔してコンタクトホールを形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】導電部が腐食されるおそれのない圧力センサおよびその製造方法を提供する。
【解決手段】基板３０，４０内に密閉状態で形成された圧力基準室５１の一側壁を第１ダイアフラム３３が構成し、圧力基準室５１の対向壁を第２ダイアフラム４３が構成する。そして、圧力基準室５１内には、第１ダイアフラム３３の中央部と第２ダイアフラム４３の中央部とを連結して第１ダイアフラム３３の変位を第２ダイアフラム４３に直接伝達する伝達部５２が形成されている。また、第２ダイアフラム４３には当該第２ダイアフラム４３の変位に応じた信号を出力する圧力検出部５３が設けられており、この圧力検出部５３には当該圧力検出部５３からの信号を外部へ出力する導電部としてのボンディングワイヤ５５が取出電極５４等を介して電気的に接続されている。 （もっと読む）

【課題】低背小型化しても実装後の検出感度を高く維持することができる加速度センサ装置を提供する。
【解決手段】重り部１１と、重り部１１を囲繞する枠状の固定部１３と、固定部１３の下面に開口部７ａを有するようにして固定部１３に設けられる孔部７と、一方端が固定部１３に連結され、且つ他方端が重り部１１に連結される梁部１２と、梁部１２に設けられる抵抗素子１５と、を有するセンサ素子２０と、センサ素子２０が載置される主面１Ａを有する基板１と、基板１の主面１Ａと固定部下面の開口部７ａ周囲との間に介在され、一部が孔部７に埋入された状態でセンサ素子２０と基板１とを接合する接着剤８と、を備えた構成とする。 （もっと読む）

【課題】単一のシリコン・オン・インシュレータ（ＳＯＩ）ウェハからＭＥＭＳ装置を製造する方法の提供。
【解決手段】ＳＯＩウェハ２０は、シリコン（Ｓｉ）ハンドル層２８、Ｓｉ機構層２４、およびＳｉハンドル層とＳｉ機構層との間に位置する絶縁層２６を含む。Ｓｉ機構層から活動部品をエッチングする工程を含む。その後、露出されたＳｉ機構層の表面にボロンがドープされる。次に、Ｓｉ機構層のエッチングされた活動部品の近くの絶縁層の一部が取り除かれ、エッチングされた活動部品の近くのＳｉハンドル層が、エッチングされる。 （もっと読む）

【課題】少なくとも１つの懸架膜を備えた素子を製造する方法である。
【解決手段】少なくとも１つの懸架膜を備えた素子を製造する方法であって、該方法は少なくとも、第１犠牲層および該第１犠牲層に堆積された第２層を貫通し、該第１犠牲層の少なくとも一部および第２層の少なくとも一部を完全に囲繞するトレンチを形成し、該トレンチの全体または一部に、少なくとも１種類のエッチング剤に対する耐性を有する少なくとも１種類の材料を充填し、該第１犠牲層の一部を、第２層に設けられた少なくとも１つの開口部を介してエッチング剤でエッチングする工程を含み、該第２層の一部は、懸架膜の少なくとも一部を形成することを特徴とする。 （もっと読む）

【課題】ダイヤフラムの寸法精度を高めることが可能なトランスデューサ用基板の製造方法およびトランスデューサ用基板、並びにトランスデューサを提供する。
【解決手段】半導体基板１０の一表面側に形成するダイヤフラム２０（図１（ｆ））の仮想投影領域を取り囲む不純物ドーピング領域１３を半導体基板１０の上記一表面側に形成し（図１（ｂ））、半導体基板１０の上記一表面側にダイヤフラム２０の基礎となる薄膜１４を形成した後、半導体基板１０の他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成し（図１（ｄ））、その後、マスク層１５をエッチングマスクとするとともに薄膜１４をエッチングストッパ層として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングすることにより薄膜１４の一部からなるダイヤフラム２０を形成する（図１（ｆ））。 （もっと読む）

【課題】気室の容量が大きいコンデンサマイクロホンの製造方法を提供する。
【解決手段】基板の第一面上に前記プレートを構成する薄膜と前記ダイアフラムを構成する薄膜とを堆積により形成し、前記基板の前記第一面と反対側の第二面上に、第一開口部を有する第一マスクを形成し、前記基板の前記第二面上に、前記第一マスクを覆い前記第一開口部の内側に前記基板の前記プレートを構成する前記薄膜の一部上の部位を露出させる第二開口部を有する第二マスクを形成し、前記第二マスクを用いて前記第二開口部に露出する前記基板を異方性エッチングすることにより前記基板に凹部を形成し、前記第二マスクを除去し、前記第一マスクを用いて前記第一開口部に露出する前記基板を前記凹部の底が除去されるまで異方性エッチングすることにより、前記気室を構成する通孔を前記基板に形成する、ことを含む。 （もっと読む）

【課題】可動電極とこれに対向する固定電極とを備え、加速度が印加されたときにこれら両電極間の検出間隔の変化に基づいて加速度を検出する加速度センサにおいて、可動および固定電極を構成する半導体基板以外のパッケージ部材を用いることなく、当該両電極を封止する構成を実現する。
【解決手段】厚さ方向の一面１０ａ、２０ａを互いに対向させて第１の半導体基板１０と第２の半導体基板２０とを重ね合わせ、第１の半導体基板１０の一面１０ａをパターニングして可動電極３０を形成し、第２の半導体基板２０の一面２０ａをパターニングして固定電極４０を形成し、両半導体基板１０、２０の間において、可動および固定電極３０、４０を検出間隔Ｋを介して対向させ、その周囲で両半導体基板１０、２０を接合し、この接合部５０により両電極３０、４０を両半導体基板１０、２０の間に封止している。 （もっと読む）

【課題】センサチップの平面形状が小型化されても各軸力間の検知バランスを良好に保持し、印加外力が連結部に応力集中するのを防止してチップ破損を防止し、また各歪み検出素子のひずみ検出量の設計誤差を生じにくくできる力覚センサ用チップを提供する。
【解決手段】力覚センサ用チップ１は、多軸力センサ機能を有する力覚センサ用チップであって、外力作用領域部４Ａを有する作用部４、この作用部を支持する支持部３、作用部と支持部を連結する連結部５Ａ〜５Ｄを備えるベース部材２と、連結部内、または連結部と作用部との境界に設けられた歪み抵抗素子Ｓxa1〜Ｓxa3，Ｓxb1〜Ｓxb3，Ｓya1〜Ｓya3，Ｓyb1〜Ｓyb3とを備え、さらに、ベース部材は、薄く形成された薄化領域２０を有し、薄化領域の境界は支持部および作用部に配されるように構成される。 （もっと読む）

【課題】信頼性と精度の高い加速度センサの製造方法を提供する。
【解決手段】２枚のシリコン基板１０，２０を絶縁層３０で貼り合わせたＳＯ
Ｉウェハをエッチングし、第１のシリコン基板１０に開口部１１を設けることに
よって、周辺固定部１２、錘固定部１３、梁部１４、ストッパ部１５の各領域を
形成する。一方、第２のシリコン基板２０には、台座部２１とこの台座部よりも
若干薄い錘部２３を形成する。そして、周辺固定部１２と台座部２１、及び錘固
定部１３と錘部２３の接続箇所以外の絶縁層３０をエッチングで除去する。錘部
２３とストッパ部１５が重なるような寸法に形成することにより、この錘部２３
の加速度による変位は、ストッパ部１５と台座部２１が固定された容器の底面で
制限される。これにより、過大な加速度による破壊を防止することができる。 （もっと読む）

【課題】外部電界の影響（表面電界効果）による抵抗値変動の少ないピエゾ抵抗素子及びその製造方法を提供することを第一の課題とする。また、ブレイクダウン耐圧が高く、リーク電流が小さいピエゾ抵抗素子及びその製造方法を提供することを第２の課題とする。
【解決手段】ピエゾ抵抗素子を製造する方法において、半導体基板に溝を形成する工程と；溝の内部に半導体基板と異なる導電型の抵抗層を形成する工程と；抵抗層の上部に半導体基板と同じ導電型のシリコン層を形成する工程とを含むことを特徴とする。また、本発明の第２の態様に係るピエゾ抵抗素子は、半導体基板内に形成された一対のコンタクト領域と；半導体基板と異なる導電型であり、半導体基板の一対のコンタクト領域の間に形成された溝の内部に形成された抵抗層と；半導体基板と同じ導電型であり、抵抗層の上に形成されたシリコン層とを備えたこと特徴とする。 （もっと読む）

本発明は、半導体構造体を製造する方法に関し、この方法は以下のステップを有する：
結晶半導体基板（１）を設けるステップ；前記結晶半導体基板（１）の表面（OF)に接して、ポーラス領域（１０）を設けるステップ；前記表面（OF)のポーラス領域（１０）に、ドーピング物質（１２）を導入するステップ；前記結晶半導体基板（１）内の前記ポーラス領域（１０）を、熱によって再結晶化するステップ、ただし前記ポーラス領域のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布は、前記結晶半導体基板のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布とは異なる。さらに本発明は、このようにして製造された半導体構造体に関する。
（もっと読む）

【課題】機械的応力が制御された弱い引張応力を持ち、かつ、導通化された薄膜構造体を形成するための方法を提供する。
【解決手段】Ｓｉ等の基板３２の上にポリシリコン薄膜からなる下層膜３５を形成した後、下層膜３５にＰ等の不純物をドープして熱拡散させることにより下層膜３５を導通化させる。ついで、下層膜３５の上に、成膜されただけで導通化されていないポリシリコン薄膜からなる上層膜３６を成膜する。上層膜３６は、下層膜３５の圧縮応力と同程度の引張応力を有しており、下層膜３５及び上層膜３６からなる薄膜構造体Ａは全体として弱い引張応力を有するように調整されている。 （もっと読む）

【課題】感度が高く製造コストが低いコンデンサマイクロホン及びその製造方法を提供する。
【解決手段】固定電極と有するプレートと、可動電極を有し音波によって振動するダイヤフラムと、前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサとを備え、前記プレート、前記ダイヤフラムの少なくとも一方は、前記スペーサに近い近端部の比抵抗が前記スペーサから遠い中央部の比抵抗に比べて高い、半導体又は金属の単層膜である、コンデンサマイクロホン。 （もっと読む）

【課題】振動子を囲む真空室の形成を安定におこなうとともに、共振周波数を検出するための静電容量の静電ギャップを、必要十分に狭く、且つ、精度良く制御した振動式トランスデューサを提供する。
【解決手段】基板に設けられた振動子と、該振動子の周囲に隙間が維持されるように該振動子を囲み前記基板内に真空室を構成するシェルと、前記振動子を励振する励振手段と、前記振動子の振動を検出する励振検出手段とを具備する振動式トランスデューサにおいて、前記振動子を囲む真空室を形成するに際しては、振動子を囲む犠牲層を除去するために用いたエッチング液導入穴を減圧ＣＶＤ装置を用いてポリシリコン膜により封止しつつ、振動子とシェル間の抵抗値を最適にし、振動子およびシェルを電極として静電容量により駆動させ、前記振動子に加えられた歪を共振周波数の変化として検出する。 （もっと読む）

【課題】金属配線の溶解を防止できる加速度センサチップの製造方法。
【解決手段】複数のチップ領域が区画される半導体基板２０を準備する工程と、機能素子１７を作り込む工程と、配線３６を形成する工程と、配線を覆う配線保護膜３７を形成する工程と、犠牲層２２及び第１半導体層２１により固定されている可動部１４を形成する工程と、第１半導体層の表面から第１半導体層の厚み内に収まる深さの溝部２８を形成する工程とを含む。 （もっと読む）

【課題】ピエゾ抵抗特性の不釣合いを誘引するような構造を改善し、残留応力の影響の小さいＭＥＭＳ加速度センサを実現する。
【解決手段】ＭＥＭＳ加速度センサは、枠形状のフレーム部１２と、上記フレーム部の枠内に配置される錘部１１とを、複数の可撓性の梁部１３にて接続する構成とする。梁部１３におけるフレーム部１２との接続側では、長さＵのノッチ部１２Ａがフレーム部１２において形成され、梁部１３における錘部１１との接続側では、長さＵｐのノッチ部１１Ａが錘部１１において形成される。 （もっと読む）

【課題】破損しにくく、かつ、感度を向上させることが可能なセンサを提供する。
【解決手段】このセンサ（マイクロホン３０）は、電極板部８ａと、電極板部８ａと対向するように設けられ、中央部に配置された振動部５ａと、振動部５ａの周辺部に配置され、振動部５ａよりも弾性率の低い材料からなる振動部４ｃとを含むダイアフラム６とを備えている。 （もっと読む）

【課題】ピエゾ抵抗素子を用いた加速度センサーを有する電気機械変換器の製造方法において、製造工程が複雑になるという課題があった。
【解決手段】基板の上部にシリコン酸化膜とシリコン窒化膜と多結晶シリコン膜とを積層し、梁部とピエゾ抵抗素子とを形成する工程を有する電気機械変換器の製造方法において、シリコン窒化膜１４を梁部に加工する工程と、多結晶シリコン膜１６をピエゾ抵抗素子３２に加工する工程と、梁部の応力を調整する梁部応力調整工程と、ピエゾ抵抗素子３２の抵抗値を調節する抵抗値調整工程とを有し、梁部応力調整工程と抵抗値調整工程とは、同時に行う。その際、ピエゾ抵抗素子３２になる領域はシリコン酸化膜２０やフォトレジスト８の膜厚や形状を調節することで、ピエゾ抵抗素子３２の抵抗値調整とシリコン窒化膜１４の応力調整とを両立させる。 （もっと読む）