【課題】データの読み出しマージンの改善を図ることが可能な半導体記憶装置を提供する。
【解決手段】制御回路は、複数の第１のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第１のメモリセルを第１の参照セルとして第１のセルアレイから選定する。制御回路は、複数の第２のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第２のメモリセルを第２の参照セルとして第２のセルアレイから選定する。第１の参照電流設定回路は、第１の参照セルの読み出し電流に第１の調整電流を加算して得られた電流を第１の参照電流として設定する。第２の参照電流設定回路は、第２の参照セルの読み出し電流に第２の調整電流を加算して得られた電流を第２の参照電流として設定する。 （もっと読む）

【課題】垂直磁気異方性を有するとともにより大きな磁気抵抗効果を発現することが可能な磁気抵抗素子およびこれを用いた磁気メモリを提供する。
【解決手段】下地層と、下地層上に設けられ、膜面に垂直方向に磁化容易軸を有し、Ｍｎ_ｘＧａ_{１００−ｘ}（４５≦ｘ＜６４ａｔｍ％）である磁性体膜を含む第１の磁性層と、第１の磁性層上に設けられた第１の非磁性層と、第１の非磁性層上に設けられ、膜面に垂直方向に磁化容易軸を有し、Ｍｎ_ｙＧａ_{１００−ｙ}（４５≦ｘ＜６４ａｔｍ％）である磁性体膜を含む第２の磁性層と、を備え、第１および第２の磁性層のＭｎの組成比が異なり、第１の非磁性層を介して第１の磁性層と第２の磁性層との間に流れる電流によって、第１の磁性層の磁化方向が可変となる。 （もっと読む）

【課題】 界面磁性層が十分に結晶化された磁気ランダムアクセスメモリ及びその製造方法を提供する。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。前記第１の磁性層の下層、前記第１の磁性層と前記第１の界面磁性層との間、前記第２の界面磁性層と前記第２の磁性層との間、及び前記第２の磁性層上のいずれかに第１の金属原子、第２の金属原子、及びB原子を含む金属層が設けられる。 （もっと読む）

【課題】磁気抵抗素子間での電気的特性のバラツキを低減する。
【解決手段】磁気メモリの製造方法は、半導体基板２０上のセルアレイ部に磁気抵抗素子３７を形成する工程と、半導体基板２０上の周辺回路部に、磁気抵抗素子３７と同じ積層構造を有しかつ磁気抵抗素子３７と同じレベルに配置されたダミー素子６８を形成する工程と、磁気抵抗素子３７及びダミー素子６８を一括して平坦化する工程と、ダミー素子６８にレーザー光線を照射し、ダミー素子６８を非磁性体化する工程と、平坦化された磁気抵抗素子３７上に上部電極４１を形成する工程とを含む。 （もっと読む）

【課題】磁壁が静止した状態から移動状態に遷移させるために必要な電流密度を低減化することができるとともに、磁壁の移動を安定に行うことができる磁気記憶素子、磁気記憶装置、および磁気メモリを提供する。
【解決手段】本実施形態の磁気記憶素子は、第１方向に延在し、磁壁により隔てられた複数の磁区を有する磁性細線と、前記磁性細線に前記第１方向の電流および前記第１方向と逆方向の電流を流すことが可能な電極と、電気的な入力を受け、前記磁性細線の全体または一部の領域の磁壁の移動をアシストするアシスト部と、を備えている。 （もっと読む）

【課題】 トンネル層における面抵抗の低減が図られたスピン伝導素子及び磁気ヘッドを提供する。
【解決手段】
本発明に係るスピン伝導素子（磁気センサー１）は、半導体で構成されるチャンネル層１０と、チャンネル層１０上に形成された強磁性層２０Ａ、２０Ｂと、チャンネル層１０と強磁性層２０Ａ、２０Ｂとの間に介在するように形成されたトンネル層２２Ａ、２２Ｂとを備え、トンネル層２２Ａ、２２Ｂが、ＭｇＯのＭｇの一部がＺｎで置換された材料で構成されている。発明者らの研究によれば、ＭｇＯのＭｇの一部をＺｎで置換したトンネル材料において、面積抵抗の低下が観測された。そのため、トンネル層２２Ａ、２２Ｂを、ＭｇＯのＭｇの一部がＺｎで置換された材料で構成することにより、トンネル層２２Ａ、２２Ｂの面積抵抗の低減が図られる。 （もっと読む）

【課題】読み出し時の誤書き込みを抑制する磁気素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、第１導電層と、第２導電層と、中間配線と、第１積層部と、第２積層部と、を備えた磁気素子が提供される。中間配線は、第１導電層と第２導電層との間に設けられる。第１積層部は、第１導電層と中間配線との間に設けられる。第１積層部は、第１方向に磁化が固定された第１強磁性層と、第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、を含む。第２積層部は、第２導電層と中間配線との間に設けられる。第２積層部は、磁化の方向が可変である第３強磁性層と、第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間に設けられた第２非磁性層と、を含む。 （もっと読む）

【課題】メモリの動作マージンを向上する。
【解決手段】本実施形態の抵抗変化型メモリは、ビット線ＢＬＡ，ＢＬＣ間に接続された第１のセルＳＣＡとビット線ＢＬＢ，ＢＬＣ間に接続された第２のセルＳＣＢとを含むメモリセルＭＣと、第１のセルＳＣＡを形成するメモリ素子８Ａ及び選択トランジスタＴｒＡと、第２のセルＳＣＢを形成するメモリ素子８Ｂ及び選択トランジスタＴｒＢとを具備し、メモリセルに対する書き込み動作時、ワード線が活性化されている期間において、メモリセルＭＣ内の２つのメモリ素子８Ａ，８Ｂを第１の抵抗状態に変化させた後、２つのメモリ素子８Ａ，８Ｂのうち一方のメモリ素子を第２の抵抗状態に変化させる。 （もっと読む）

【課題】書込み電流の範囲を広くすることができるとともに書込み電流を低減することができる磁気抵抗素子および磁気メモリを提供する。
【解決手段】本実施形態の磁気抵抗素子は、膜面に垂直方向に磁化容易軸を有し、磁化が可変の第１強磁性層と、膜面に垂直方向に磁化容易軸を有し、磁化が不変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、第２強磁性層に対して第１非磁性層と反対側に設けられ、それぞれが異なる発振周波数の回転磁界を発振する強磁性体の複数の発振体を有し、各発振体が膜面に平行な磁化を有する、第３強磁性層と、を備え、第３強磁性層と、第１強磁性層との間に電流を流すことにより、スピン偏極した電子を第１強磁性層に作用させるとともに、第３強磁性層の複数の発振体に作用させて前記発振体の磁化に歳差運動を誘起し、歳差運動によって生じた複数の回転周波数を有し第１強磁性層の磁化反転をアシストする回転磁界が第１強磁性層に印加される。 （もっと読む）

【課題】 信号量の低減を抑制できる磁気抵抗効果によるメモリ素子を具備する半導体装置の製造方法を提供すること。
【解決手段】 コバルト、鉄およびニッケルの少なくとも一つを含む磁性材料を用いた磁気抵抗効果素子を形成する工程を含む半導体装置の製造方法であって、前記磁気抵抗効果素子を形成する工程は、半導体基板１上に、前記磁性材料を含む複数の層４，５，８を具備する積層体３−１０を形成する工程と、真空雰囲気中で、塩素を含むガスを用いたプラズマエッチングにより、前記積層体３−１０を加工する工程と、前記積層体３−１０を加工した後、前記積層体３−１０を真空雰囲気中に保持したまま、前記積層体３−１０に対してアミノ基を含むガスを用いガス処理を施す工程とを含む。 （もっと読む）

【課題】セルサイズの微細化が可能な抵抗変化メモリを提供する。
【解決手段】抵抗変化メモリ１０は、第１の方向に延在する複数のワード線と、第２の方向に延在する第１乃至第３のビット線と、第１及び第３のビット線に接続された複数の可変抵抗素子２０と、半導体基板３０内に設けられ、かつ斜め方向に延在する複数のアクティブ領域ＡＡと、複数のアクティブ領域ＡＡに設けられた、かつ可変抵抗素子２０に接続された複数の選択トランジスタ２１と、選択トランジスタと第３のビット線とを接続する複数のコンタクトプラグ３７とを含む。複数の可変抵抗素子２０は、第２の方向に並ぶようにして、第１のビット線の下方かつ複数のワード線間のそれぞれに配置された第１の可変抵抗素子群と、第２の方向に並ぶようにして、第３のビット線の下方かつ複数のワード線間のそれぞれに配置された第２の可変抵抗素子群とからなる。 （もっと読む）

【課題】高速、不揮発性、低消費電力のメモリ回路を提供する。
【解決手段】一方のソース／ドレインがノード４０に接続された第１導電型スピンＭＯＳＦＥＴ１０と、一方のソース／ドレインがノード４０に接続された第１導電型スピンＭＯＳＦＥＴもしくは第１導電型のＭＯＳＦＥＴ１２と、ノード４０にゲート電極が接続され一方のソース／ドレイン電極が出力端子３７に接続されたｐチャネルスピンＭＯＳＦＥＴもしくはｐチャネルのＭＯＳＦＥＴ１４と、ノード４０にゲート電極が接続され、一方のソース／ドレイン電極が出力端子３７に接続されたｎチャネルスピンＭＯＳＦＥＴもしくはｎチャネルのＭＯＳＦＥＴ１６と、出力端子３７と、を備え、第３トランジスタ１４と第４トランジスタ１６はインバータ回路を構成し、第３トランジスタ１４および第４トランジスタ１６の少なくとも一方がスピンＭＯＳＦＥＴであり、出力端子３７からインバータ回路が出力される。 （もっと読む）

【課題】集積度が高い磁気記憶装置を提供する。
【解決手段】実施形態に係る磁気記憶装置は、基板と、前記基板上に設けられた複数個の磁気抵抗効果素子と、を備える。そして、前記複数個の磁気抵抗効果素子のうち、上方から見て互いに最も近い位置にある２個の磁気抵抗効果素子は、前記基板からの距離が相互に異なる。 （もっと読む）

【課題】記憶素子の配置を均等にし、微細化および大容量化を実現可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のビット線と、複数のワード線と、互いに隣接する２本の前記ビット線間に直列に接続された記憶素子およびセルトランジスタを含む複数のメモリセルとを備える。２本のビット線間に接続された複数のメモリセルのそれぞれのセルトランジスタのゲートは、互いに異なるワード線に接続されている。互いに隣接する複数のメモリセルの複数の前記記憶素子および複数のセルトランジスタは、交互に直列に接続される。 （もっと読む）

【課題】半導体集積回路装置におけるマイクロコンピュータ周辺装置の高速起動。
【解決手段】マイクロコンピュータ周辺装置は、マイクロコンピュータから受信した初期設定コマンドに基づく設定信号をレジスタを介して機能回路部に出力し、初期設定を行う。ここで、レジスタにおける設定信号のデータをＭＴＪ素子等の不揮発性記憶素子を用いた保持回路で記憶しておく。電源再投入時には、保持回路に記憶された設定信号のデータで初期設定を行う。 （もっと読む）

【課題】 スピン注入効率の向上が図られたスピン伝導素子及び磁気ヘッドを提供する。
【解決手段】
発明者らは、Ｓｉで構成されるチャンネル層１０と、チャンネル層１０上に形成された強磁性層２０Ａ、２０Ｂと、チャンネル層１０と強磁性層２０Ａ、２０Ｂとの間に介在するように形成されたトンネル層２２Ａ、２２Ｂとを備え、トンネル層２２Ａ、２２Ｂが、ＮａＣｌ構造のアルカリ土類酸化物（たとえばＢａＯ）で構成されており、かつ、該アルカリ土類酸化物のアルカリ土類イオン（たとえばＢａイオン）の一部が、異なる種類のアルカリ土類イオン（たとえばＭｇイオン）に置換された磁気センサー１を新たに見いだした。 （もっと読む）

【課題】高温域におけるスピン注入効率の低下が抑制されたスピン伝導素子及び磁気ヘッドを提供する。
【解決手段】Ｓｉで構成されるチャンネル層１０と、チャンネル層１０上に形成された強磁性層２０Ａ、２０Ｂと、チャンネル層１０と強磁性層２０Ａ、２０Ｂとの間に介在するように形成され、ＢａＯで構成されるトンネル層２２Ａ、２２Ｂとを備える構造のスピン伝導素子。シリコンの格子定数は５．４３０９Åであり、ＢａＯの格子定数は５．５２６３Åである。シリコンの格子定数に対して、ＢａＯの格子定数は１．８％の差（不整合率）があり、この値は、シリコンとＭｇＯの格子定数の差と比較して１／５程度である。トンネル材料としてＢａＯを採用し、シリコンとトンネル材料との間の格子定数の差を従来材料に比べて低減することで、高温域におけるスピン注入効率の低下が抑制される。 （もっと読む）

【課題】磁化反転に必要とされる電流密度のマージンを広げる。
【解決手段】実施形態に係わる磁気メモリの製造方法は、磁化方向が可変である第１の磁性層１６を形成する工程と、第１の磁性層１６上にトンネルバリア層１７を形成する工程と、トンネルバリア層１７上に、磁化方向が不変である第２の磁性層１９を形成する工程と、第２の磁性層１９上にハードマスク層２０を形成する工程と、ハードマスク層２０をマスクにして第２の磁性層１９のパターニングを行なう工程と、第２の磁性層１９のパターニング後に、ハードマスク層２０をマスクにしてＧＣＩＢ照射を行うことにより、少なくとも第１の磁性層１６内に磁気的及び電気的に不活性な領域Ｎｏｎを形成する工程とを備える。 （もっと読む）

【課題】書き込み時における磁化反転がより高速に起こる磁気記録素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、積層体を備えた磁気記録素子が提供される。積層体は第１積層部と第２積層部とを含む。第１積層部は、膜面に対して垂直成分を有する第１の方向に磁化が固定された第１の強磁性層と、磁化の方向が膜面垂直な方向に可変である第２の強磁性層と、第１の強磁性層と第２の強磁性層との間の第１の非磁性層と、を含む。第２積層部は、積層軸に沿って第１積層部と積層される。第２積層部は、磁化の方向が膜面平行な方向に可変である第３の強磁性層と、膜面に対して垂直成分を有する第２の方向に磁化が固定された第４の強磁性層と、第３の強磁性層と第４の強磁性層との間の２の非磁性層と、を含む。積層軸を法線とする平面において、第４の強磁性層の外縁は第１積層部の外縁よりも外側の部分を有する。 （もっと読む）

【課題】書き込みマージンの増加および回路面積の縮小を図ることが可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１のビット線の一端に一端が接続された第１のスイッチ回路を備える。半導体記憶装置は、第２のビット線の一端に一端が接続された第２のスイッチ回路を備える。半導体記憶装置は、ワード線の電圧を制御するロウデコーダを備える。半導体記憶装置は、第１のスイッチ回路の他端に、書き込み電流を入出力するための第１の信号端子が接続された第１の書き込み回路を備える。半導体記憶装置は、 第２のスイッチ回路の他端に、書き込み電流を入出力するための第２の信号端子が接続された第２の書き込み回路を備える。半導体記憶装置は、ワード線に制御端子が接続された選択トランジスタを備える。半導体記憶装置は、第１のビット線と第２のビット線との間で選択トランジスタと直列に接続され、流れる電流に応じてその抵抗値が変化する抵抗変化素子と、を備える。 （もっと読む）