Fターム[5B005UU32]の内容
階層構造のメモリシステム (9,317) | メモリの構成 (535) | 多階層のメモリ構成 (167) | セカンドキャッシュ (142)
Fターム[5B005UU32]に分類される特許
141 - 142 / 142
最新型プロセッサ
最新型プロセッサは、それぞれがデータキャッシュおよび命令キャッシュを持っている複数のマルチスレッドプロセッサコアを備えている。データスイッチ相互接続はプロセッサコアのそれぞれに接合されておりプロセッサコア間で情報を手渡すように構成されている。メッセージネットワークはプロセッサコアおよび複数の通信ポートのそれぞれに接合されている。本発明の1つの実施態様の1つの側面では、データスイッチ相互接続がプロセッサコアのそれぞれにそれぞれのデータキャッシュによって接合されており、メッセージングネットワークがプロセッサコアのそれぞれにそれぞれのメッセージステーションによって接合されている。本発明の利点としては、コンピュータシステムとメモリとの間で高い帯域幅の通信を効率的かつ費用効果的なやり方で提供できる能力が挙げられる。
(もっと読む)
キャッシュに適用可能な読み込みアクセス及び記憶回路の読み込み割り当て
読み込みアクセスについて読み込み割り当てが実行されるかどうかを選択的に決定する為に、読み込み割り当て標識(例えば、読み込み割り当て信号30)が記憶回路(例えば、キャッシュ22)に供給される。読み込み割り当てには、キャッシュ(22)の情報の内容の修正及び/又はキャッシュ(22)で読み込み割り当て回路(70)により実施される読み込み交換アルゴリズムの状態の修正が組み込まれている。デバッグ操作の特定のタイプについては、読み込みアクセス中に記憶回路に望ましくない修正がなされないことを確実にする読み込み割り当て標識を供給することが非常に有用である。デバッグ操作の更なる他のタイプでは、読み込みアクセスが起きたときには記憶回路が標準的なやり方で修正されることが望まれる。
(もっと読む)
141 - 142 / 142
[ Back to top ]